KR20060052281A - 통신 시스템에서의 데이터 처리 장치 및 방법 - Google Patents

통신 시스템에서의 데이터 처리 장치 및 방법 Download PDF

Info

Publication number
KR20060052281A
KR20060052281A KR1020050102055A KR20050102055A KR20060052281A KR 20060052281 A KR20060052281 A KR 20060052281A KR 1020050102055 A KR1020050102055 A KR 1020050102055A KR 20050102055 A KR20050102055 A KR 20050102055A KR 20060052281 A KR20060052281 A KR 20060052281A
Authority
KR
South Korea
Prior art keywords
traffic
data
processing
data processing
self
Prior art date
Application number
KR1020050102055A
Other languages
English (en)
Other versions
KR100703369B1 (ko
Inventor
임재인
박동수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20060052281A publication Critical patent/KR20060052281A/ko
Application granted granted Critical
Publication of KR100703369B1 publication Critical patent/KR100703369B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2441—Traffic characterised by specific attributes, e.g. priority or QoS relying on flow classification, e.g. using integrated services [IntServ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 통신 시스템의 핵심망에 접속되는 데이터 처리 장치 및 방법에 관한 것으로, 본 발명은 통신 시스템의 핵심망 및 상기 핵심망에 접속되는 액세스망에서 구현되는 데이터 처리 장치에 있어서, 저속의 데이터 라인과 연결되고, 상기 저속 데이터라인을 통해 수신된 트래픽에 대해 하위계층에 대한 동작을 수행하고 고성능의 데이터 처리가 필요한 경우 상위 계층 처리를 위한 셀프로 전송하는 적어도 저속 패킷 처리 셀프와, 고속의 데이터 라인과 연결되고, 상기 고속 데이터라인을 통해 수신된 트래픽에 대해 하위계층에 대한 동작을 수행하고 고성능의 데이터 처리가 필요한 경우 상위 계층 처리를 위한 셀프로 전송하는 적어도 고속 패킷 처리 셀프와, 상기 패킷 처리 셀프들로부터 수신된 트래픽에 대한 상위 계층에 관한 처리를 수행하는 적어도 하나의 데이터 처리 셀프와, 상기 패킷 처리 셀프들과 상기 데이터 처리 셀프의 트래픽 경로를 스위칭하는 셀 스위치를 포함하여 구성됨을 특징으로 한다.
데이터/라인 처리부, 핵심망, 텔넷(Telnet), FTP, 이메일 서비스

Description

통신 시스템에서의 데이터 처리 장치 및 방법{METHOD AND APPARATUS FOR PROCESSING DATA IN COMMUNICATION SYSTEM}
도 1은 하나의 셀프에서 일반적인 데이터 처리 장치가 확장된 구조를 나타낸 도면
도 2는 다수의 셀프를 이용하여 데이터 처리 장치의 확장된 구조를 나타낸 도면
도 3은 본 발명의 실시 예에 따른 확장된 데이터 처리 장치를 나타낸 도면
도 4는 본 발명의 실시 예에 따른 데이터 처리 장치의 데이터 트래픽 처리를 나타낸 흐름도.
본 발명은 통신 시스템에 관한 것으로 특히 통신 시스템의 핵심망(Core Nework: CN) 및 핵심망에 에 접속되는 액세스망에서 사용되는 데이터 처리 장치 및 방법에 관한 것이다.
일반적으로 핵심망 및 액세스망에 접속되는 데이터 처리 장치로는 기지국 제 어기(Base Station Controller : BSC), 서버(Server), 미디어 게이트웨이(Media Gateway)등 많은 종류가 있다. 오늘날 기술의 발전과 더불어 점점 고집적화, 고성능화가 되어감으로써 상기 접속 장비들이 종래의 장비보다 많은 용량의 데이터를 처리해야 한다. 따라서 점점 대용량의 데이터를 처리하기 위해서는 기존 데이터 처리 장치를 확장하여야 할 필요성이 있다.
도 1은 하나의 셀프에서 일반적인 데이터 처리 장치가 확장된 구조를 나타낸 도면이다.
상기 도 1을 참조하면, 상기 데이터 처리 장치는 스위치(110), 데이터/라인 처리부들(120 내지 130), 입출력부들(150 내지 160)로 구성된다. 상기 데이터 처리 장치의 입출력부들(150 내지 160)은 네트워크 연결 및 망 관리에 관한 케이블링(cabling)을 담당한다. 상기 데이터/라인 처리부들(120 내지 130)은 데이터 처리부와 라인 처리부로 구성되어 외부 네트워크와의 인터 워킹(Inter-Working)기능 및 패킷 전송 기능을 수행한다. 즉 상기 데이터 처리/라인 처리부는 수신 트래픽을 트래픽 특성에 따라 필요한 보드로 전송하며, 이 때 패킷 분류(Classification), 폴리싱(Policing), 지연(Queuing), 스케줄링(Scheduling)등의 기능을 수행하여 상기 트래픽의 서비스 품질(Quality of Service : QoS)을 제어한다. 그리고 상기 트래픽의 QoS제어에 필요한 시그널링 프로토콜(Signaling Protocol)을 수행한다. 그리고 상기 스위치(110)는 상기 데이터 처리부들(120 내지 130)에서 처리한 데이터 트래픽을 출력할 경로에 따라 스위칭한다.
여기서 상기 데이터 처리 장치는 다음과 같이 확장할 수 있다. 첫 번째는 셀 프내에서 데이터 처리부를 확장하여 구성할 수 있다. 이 경우 스위치가 처리할 수 있는 용량 범위 내에서 확장해야 하므로 대용량의 데이터 처리를 하는데 있어서 한계가 있다. 다음으로 이러한 문제점을 해결하기 위해 대용량의 스위치부를 구비하여 데이터를 처리할 수 있는 셀프를 확장하는 것이다. 상기 구조는 다음의 도 2를 이용하여 설명하기로 한다.
도 2는 다수의 셀프를 이용하여 데이터 처리 장치의 확장된 구조를 나타낸 도면이다.
상기 도 2를 참조하면, 상기 데이터 처리 장치의 확장 구조는 다수의 셀프들(220, 230)과, 상기 다수의 셀프에서 처리된 데이터 트래픽의 경로를 설정하여 스위칭하는 대용량의 스위치부(210)를 구비하여 구성된다. 여기서 상기 다수의 셀프들(220, 230)은 도 1의 셀프와 유사하거나 또는 동일하다. 따라서 상기 각 셀프들(220, 230)은 각 셀프(220, 230)에 구비되어 있는 입출력부(225, 229, 235, 239)들은 외부 시스템의 데이터 트래픽을 입출력하는 물리적 인터페이스를 담당하고 있다. 그리고 상기 데이터/라인 처리부들(223,227,233,237)은 상기 입출력부를 통해 수신된 데이터 트래픽을 처리하는데, 상기 데이터/라인 처리부들(223,227,233,237)은 수신 패킷 처리와 같은 하위 계층에서부터 대용량의 복잡한 프로토콜 및 데이터 처리를 수행하는 베어러 플랫폼(Bearer Platform) 기능이나 상기 베어러 플랫폼의 신호 기능, 제어 및 자원 관리를 위한 제어 플래인(Control Plane)기능을 수행하는 상위 계층까지의 동작을 수행한다. 각 셀프(220, 230)의 각 스위치(221, 231)들은 상기 데이터/라인 처리부들(223,227,233,237)의 출력 데이터를 미리 지정된 데이터 처리부로 전송한다. 그리고 대용량 스위치부(210)는 각 셀프(220, 230)의 스위치들(221, 231)을 연결하여 전송된 패킷을 지정된 셀프로 전송하는 경로를 스위칭하는 역할을 한다.
상술한 바와 같은 데이터 처리 장치는 소 용량 스위치에서 대용량 스위치부로 확장하는 단순한 확장구조이다. 즉 상기 데이터 처리 장치의 확장 구조는 라인 처리부와 데이터 처리부를 포함하여 구성된 데이터/라인 처리부가 구비된 다수의 셀프를 추가하여 확장하는 것이다. 그러나 이러한 데이터 처리 장치에서 데이터 처리부에 대한 확장이 필요한 경우 라인 처리부의 확장도 불필요하게 이루어지는 문제점이 발생한다. 즉 상기 데이터 처리 장치에서 데이터 처리부용으로 제한하여 확장하는 경우 입출력 인터페이스 용량에 대한 제한이 없는 경우에도 셀프내의 각 보드에서 고가의 스위치 인터페이스 구조 형상을 제공해야 하는 비효율적인 문제점이 발생하는 것이다.
따라서 본 발명의 목적은 필요한 라인 처리부와 데이터 처리부를 독립적으로 확장할 수 있는 데이터 처리 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 적은 비용으로 효율적인 확장이 가능한 데이터 처리 장치 및 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은 통신 시스템의 핵심망(Core Netwokr : CN) 및 상기 핵심망에 접속되는 액세스망에서 구현되는 데이터 처리 장치에 있어 서, 저속의 데이터 라인과 연결되고, 상기 저속 데이터라인을 통해 수신된 트래픽에 대해 하위계층에 대한 동작을 수행하고 고성능의 데이터 처리가 필요한 경우 상위 계층 처리를 위한 셀프로 전송하는 적어도 저속 패킷 처리 셀프와, 고속의 데이터 라인과 연결되고, 상기 고속 데이터라인을 통해 수신된 트래픽에 대해 하위계층에 대한 동작을 수행하고 고성능의 데이터 처리가 필요한 경우 상위 계층 처리를 위한 셀프로 전송하는 적어도 고속 패킷 처리 셀프와, 상기 패킷 처리 셀프들로부터 수신된 트래픽에 대한 상위 계층에 관한 처리를 수행하는 적어도 하나의 데이터 처리 셀프와, 상기 패킷 처리 셀프들과 상기 데이터 처리 셀프의 트래픽 경로를 스위칭하는 셀 스위치를 포함하여 구성됨을 특징으로 한다.
상기 저속 패킷 처리 셀프는 상기 저속 데이터 라인을 통해 저속의 데이터 트래픽을 수신하여 상기 저속 데이터 트래픽에 대한 입출력과 데이터 링크 계층 및 네트워크 계층에 대한 동작을 수행하는 적어도 하나의 저속 패킷 처리부와, 상기 데이터 트래픽에 대해 상위 계층의 대한 처리를 동작하는 경우 상기 데이터 처리 셀프로 전송하고, 상기 셀프 내 시스템 전반에 걸쳐 관리 및 제어하는 스위치인터페이스를 포함하여 구성됨을 특징으로 한다.
상기 스위치 인터페이스부는 상기 저속 패킷 처리부로부터 전송된 트래픽을 다른 처리 셀프들로 전송하기 위한 트래픽 경로를 지정하기 위한 어드레스를 할당하는 네트워크 프로세서 유닛(Network Processor Unit : NPU)과, 상기 저속 패킷 처리부와 상기 데이터 처리 셀프들로간의 송수신 트래픽을 스위칭하는 이더넷 스위치를 구비하여 구성됨을 특징으로 한다.
상기 고속 패킷 처리 셀프는 상기 고속 데이터 라인을 통해 고속의 데이터 트래픽을 수신하여 상기 고속 데이터 트래픽에 대한 입출력과 데이터 링크 계층 및 네트워크 계층에 대한 동작을 수행하는 적어도 하나의 고속 패킷 처리부와, 상기 데이터 트래픽에 대해 상위 계층의 대한 처리를 동작하는 경우 상기 데이터 처리 셀프로 전송하고, 상기 셀프 내 시스템 전반에 걸쳐 관리 및 제어하는 스위치인터페이스를 포함하여 구성됨을 특징으로 한다.
상기 스위치 인터페이스부는 상기 고속 패킷 처리부로부터 전송된 트래픽을 다른 처리 셀프들로 전송하기 위한 트래픽 경로를 지정하기 위한 어드레스를 할당하는 네트워크 프로세서 유닛(Network Processor Unit : NPU)과,
상기 패킷 처리부들과 상기 데이터 처리 셀프들간의 송수신 트래픽을 스위칭하는 이더넷 스위치를 구비하여 구성됨을 특징으로 한다.
상기 데이터 처리 셀프는 상기 패킷 처리 셀프들로부터 수신된 데이터 트래픽에 대해 상위 계층에 관한 데이터 처리를 수행하는 적어도 하나의 데이터 처리부와, 상기 고속 패킷 처리 셀프들과 다른 상기 데이터 처리부간의 경로를 스위칭하고, 상기 셀프 내 시스템 전반에 걸쳐 관리 및 제어하는 스위치 인터페이스부를 구비하여 구성됨을 특징으로 한다.
상기 스위치 인터페이스부는 상기 패킷 처리 셀프들로부터 전송된 트래픽과, 상기 데이터 처리부로부터 처리된 트래픽의 전송경로를 지정하기 위한 어드레스를 할당하는 네트워크 프로세서 유닛(Network Processor Unit)과, 상기 데이터 처리부와 상기 패킷 처리 셀프들간의 송수신 트래픽을 스위칭하는 이더넷 스위치를 구비 하여 구성됨을 특징으로 하는 한다.
상기 목적을 달성하기 위한 본 발명은 통신 시스템에서 고속 데이터 라인과 저속 데이터 라인을 통해 독립적으로 트래픽을 수신하여 하위 계층에 대한 동작을 수행하는 패킷 처리 셀프와, 상기 트래픽에 관한 상위 계층에 대한 동작을 별도로 수행할수 있는 데이터 처리 셀프를 구비하는 데이터 처리 장치에서 데이터를 처리하는 방법에 있어서, 상기 패킷 처리 셀프가 상기 트래픽을 수신하여 하위 계층의 동작을 수행하고 고성능의 데이터 처리 또는 상위 계층에 대한 처리가 필요한지 판단하는 제 1과정과, 상기 트래픽이 상위 계층에 대한 처리가 필요한 경우, 상기 트래픽을 상기 데이터 처리 셀프에서 전송하기 위해 스위칭 동작을 수행하는 제 2과정과, 상기 패킷 처리 셀프로부터 전송된 트래픽을 수신하여 상위 계층에 관한 처리를 수행하고 처리된 트래픽을 전송하기 위해 스위칭 동작을 수행하는 제 3과정을 포함하여 이루어짐을 특징으로 한다.
상기 제 2과정은 상기 패킷 처리 셀프에서 처리된 트래픽에 상기 데이터 처리 셀프로 경로를 지정하기 위한 어드레스를 지정하는 과정과, 상기 지정된 어드레스를 근거로 상기 데이터 처리 셀프로 스위칭하는 과정을 포함하여 이루어짐을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적 인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 3은 본 발명의 실시 예에 따른 데이터 처리 장치를 나타낸 도면이다. 본 발명의 실시 예에서는 다수의 셀프를 이용하여 데이터 트래픽 처리에 있어서 상위 계층과 하위 계층을 분리하여 처리할 수 있다.
상기 도 3을 참조하면, 본 발명에서 제안하는 데이터 처리 장치는 기능별로 데이터 처리 셀프(310), 저속 패킷 처리 셀프(320), 고속 패킷 처리 셀프(330)로 분류되어 있다. 따라서 외부 시스템으로부터 유입된 데이터 트래픽 처리에 있어서 패킷 처리에 대한 동작과 시그널링 프로토콜에 대한 동작으로 나누어 상기 데이터 트래픽을 처리할 수 있다. 상기 각 셀프들은 기능별로 적어도 하나이상의 셀프로 구성된다. 그리고 셀 스위치(300)는 대용량 스위치로서 상기 각 셀프 및 고성능 패킷 처리 카드간에 서로 연결되어 있어 상호간의 트래픽 경로를 스위칭한다.
그러면 상기 데이터 처리 장치에 대해 상세히 설명하겠다.
상기 데이터 처리 셀프(310)는 스위치 인터페이스(311)와 다수의 데이터 처리부들(317 내지 319)을 구비하여 구성된다.
상기 각 데이터 처리부(317 내지 319)는 고성능의 중앙처리장치(Central Processing Unit : CPU)를 구비하고 있어 다른 셀프에서 전송된 데이터 트래픽에 대해 시그널링 프로토콜에 대한 처리를 하게 될 뿐만 아니라 필요시 L2계층에 대한 처리도 한다. 즉 대용량의 복잡한 프로토콜 및 데이터 처리를 수행하는 기능을 수행하거나 시스템의 신호 기능, 제어 및 자원 관리를 위한 제어부 기능을 수행하는 데 활용된다. 예컨대 기지국 제어기(Base Station Controller : BSC)의 경우 데이터 처리부는 호 처리 수행 시 필요한 자원 할당한다. 그리고 RLP(Radio Linl Protocol) 이하 MAC(Medium Access Control) 프로토콜을 처리하는 프로세서(Air Termination Processor)의 부하를 관리하고 그 부하 정보에 따라서 새로운 서비스에 대한 자원을 할당한다. 또한 호 처리, 핸드오프 및 세션 관리를 수행하는등의 처리에 적합한 구조를 제공한다. 그리고 상기 처리된 데이터 트래픽에 후술할 스위치 인터페이스(311)의 이더넷 스위치(Ethernet Switch)(315)의 경로를 지정하기 위한 이더넷 어드레스(Ethernet Address)를 추가한다.
상기 스위치 인터페이스(311)는 상기 데이터 처리부들(317 내지 319)과 후술할 셀 스위치(300)사이에 연결되어, 다른 셀프들로부터 전송된 데이터 트래픽에 대해 데이터 처리부내 처리위치 지정을 위한 이더넷 어드레스 부여 및 이더넷 스위칭 기능이나, 외부로 출력할 데이터 트래픽에 대한 대용량 스위치 어드레스 부여를 통해 대용량 스위치에서 출력 경로를 지정하는 기능을 한다.
이러한 상기 스위치 인터페이스(311)는 이더넷 스위치(Ethernet Switch)(315)와 네트워크 처리 유닛(Network Processor Unit : NPU)(313)으로 구성된다. 상기 이더넷 스위치(315)는 셀 스위치(300)로부터 전송된 데이터 트래픽을 미리 지정된 데이터 처리부들(317 내지 319)로 전송하기 위해 트래픽 경로를 스위칭한다.
상기 NPU(313)는 상기 이더넷 스위치(315)에서 전송된 데이터 트래픽이 미리 지정된 출력 포트로 전송하기 위해 상기 데이터 트래픽에 셀 스위치(300)의 트래픽 경로를 지정하는 어드레스를 추가한다. 상기 NPU(313)을 상세히 설명하면 2 Gbps 속도 이상으로 패킷을 처리 할 수 있다. NPU는 파싱(Parsing), 저장(Storing)등의 수신기 처리(Receiver Processing), 패킷 분류(Packet Classification), 품질 제어(Qos), 어셈블링, 전송등의 송신기 처리(Transceiver Processing) 및 통계처리(Statistics) 등의 기능을 수행한다. NPU 기능들을 정리하면 다음과 같다.
첫째로 L3 포워딩(Layer 3 Forwarding) 을 위한 룩업(Lookup) 기능을 지원한다. 둘째로 분류(Classification)를 위한 플로우(Flow) 별 룩업(Lookup) 기능을 제공한다. 셋째로 미터링(Metering), 마킹(Marking), 세이핑(shaping), 폴리싱(Policing) 등 품질제어(QoS) 관련 기능을 지원한다. 넷째로 플로우 제어(Flow Control)를 지원하며 트래픽의 충돌 방지(Congestion Avoidance)를 위해 RED, WRED등의 알고리즘(Algorithm)을 지원한다. 다섯째로 사용자 세션(User Session), 인터페이스(Interface), 인터넷 프로토콜(IP), 패킷 사이즈 범위(Packet Size Range), IP sec, DiffServ Class 등의 통계(Statistics) 처리 기능을 지원한다.
상기 스위치 인터페이스(311)는 셀 스위치(300)를 통해 전송된 데이터 트래픽의 경로를 제어하고, 처리된 데이터 트래픽을 외부로 출력하기 위해 상기 데이터 트래픽에 상기 셀 스위치(300)의 트래픽 경로를 제어하기 위한 어드레스를 추가한다. 또한 상기 스위치 인터페이스(311)는 셀프 내 시스템 전반에 걸쳐 관리 및 제어하는 OAM&P(Operation, Administration, Management, and Provision)기능도 제공한다.
상기 OAM&P 기능은 데이터 처리셀프 전체를 관리할 뿐 아니라 셀프 내의 프 로세서 보드들의 호스트 역할을 하고 시스템 전체 OAM&P 보드와 제어 정보를 주고받는다. 따라서, OAM&P 기능은 부팅 정보를 받아 자신을 초기화 하고, NPU등을 초기화한다. 상기 NPU에서 처리할 수 없는 패킷들은 OAM&P기능 블럭에서 받아 라우팅 프로토콜(Routing Protocol) 관련된 패킷들을 처리한다.
다음으로 저속 패킷 처리 셀프(320)는 스위치 인터페이스(321)와 다수의 저속 패킷 처리부들(327 내지 329)이 포함되어 구성된다.
상기 스위치 인터페이스(321)는 대용량 스위치(300)와 다수의 저속 패킷 처리부들(327 내지 329)들 사이에 연결되어 있어 데이터 트래픽 경로를 제공한다.
상기 각 저속 패킷 처리부(327 내지 329)는 T1 이나 E1 라인과 같은 저속의 라인과 연결되는 입출력부를 구비하고 있어 외부로부터 수신된 저속 데이터 트래픽만을 처리하게 된다. 여기서 상기 저속 패킷 처리부(327 내지 329)는 기본적으로 입출력에 관한 L1 계층에 대한 동작과 이더넷, IP라우팅과 같은 L2 계층과 L3계층에 대한 동작을 수행하게 된다. 그리고 수신된 데이터 트래픽의 페이로드(Payload)에 대해 별도의 처리가 필요한 경우 즉 대용량의 복잡한 프로토콜 및 데이터 처리를 수행하는 베어러 플랫폼(Bearer Platform) 기능이나 상기 베어러 플랫폼의 신호 기능, 제어 및 자원 관리를 위한 제어 플래인(Control Plane)기능을 수행하여야 하는 경우 상기 저속 패킷 처리부(327 내지 329)는 상기 저속의 데이터 트래픽을 상기 데이터 처리부들(317 내지 319)에 전송하기 위해 스위치 인터페이스(321)에 전송한다. 상기 스위치 인터페이스(321)는 NPU(323)와 이더넷 스위치(325)로 구현되어 상기 데이터 처리 셀프(310)의 스위치 인터페이스(311)와 동일한 기능을 수행한 다.
데이터 처리 장치의 고속 패킷 처리 셀프(330)는 다수의 고속 패킷 처리부들(331 내지 333)로 구성된다. 본 도면에서는 도시되어 있지는 않지만 상기 각각의 고속 패킷 처리부(331 내지 333)는 상기 저속 패킷 처리 셀프(320)에서와 같이 스위치 인터페이스를 구비하고 있다. 여기서 상기 고속 패킷 처리부(331 내지 333)도 내부에 입출력부를 구비하고 있어 Fast Ethernet(100Mbps), STM-1(155Mbps) 등 메가(Mega) 또는 기가 이더넷(Gigabit Ethernet) 등 기가(Giga)급의 고속의 외부 라인과 연결된다. 즉 상기 고속 패킷 처리부(331 내지 333)는 상기 미도시된 입출력부를 통해 고속의 패킷 데이터를 송수신함으로써 패킷 처리와 같은 하위 계층의 동작을 수행한다.
기본적으로 상기 고속 패킷 처리부(331 내지 333)는 시스템 외부에서 유입되거나 시스템 외부로 전송될 데이터 트래픽에 대해 이더넷이나 IP 라우팅과 같이 L2 계층과 L3 계층에 대한 동작을 수행한다. 그러나 상기 고속 패킷 처리부(331 내지 333)는 시그널링 프로토콜과 같이 별도의 작업이 필요한 경우에는 고성능의 프로세서가 필요하므로 셀 스위치(300)를 통해 데이터 처리부들(317 내지 319)에 전송된다.
상술한 각 셀프들은 셀 스위치(300)를 통하여 미리 지정된 주소로 연결하기 위해 데이터 트래픽의 경로를 스위칭한다. 결국 상기 셀 스위치(300)는 상기 저속 패킷 처리 셀프(320)나 상기 고속 패킷 처리 셀프(330)에서 전송된 데이터 트래픽의 전송 경로를 스위칭하거나 상기 데이터 처리 셀프(310)에서 처리된 데이터 트래 픽을 외부로 전송하기 위한 경로를 스위칭한다.
본 발명의 데이터 처리 장치는 패킷 처리에 대한 동작을 수행하는 셀프와 수신 트래픽의 QoS제어에 필요한 시그널링 프로토콜 처리등의 상위계층에 대한 동작을 담당하거나 고성능의 데이터 처리에 대한 동작을 담당하는 셀프를 따로 분리하여 구현하였다. 따라서 이러한 데이터 처리 장치는 상기 셀 스위치가 허용하는 용량내에서 기능별로 확장이 가능하다.
다음으로 상기 도 3의 장치를 이용하여 본 발명의 실시 예에 따른 데이터 처리 장치가 데이터 트래픽을 처리하는 흐름을 다음의 도 4를 통해 설명한다. 여기서 설명의 편의상 상기 데이터 트래픽은 고속의 데이터로서 고속 패킷 처리부에 수신됨을 가정하기로 한다.
상기 도 4를 참조하면, 우선 입출력부가 구비된 고속 패킷 처리부는 401단계에서 데이터 트래픽을 수신한다. 그런 후 상기 고속 패킷 처리부는 403단계에서 상기 데이터 트래픽에 대해 이더넷과 IP라우팅과 같이 L2 계층 및 L3 계층에 대한 동작을 수행한다. 그리고 상기 고속 패킷 처리부(327 내지 329)는 405 단계에서 상기 데이터 트래픽의 QoS제어에 필요한 시그널링 프로토콜 처리와 같이 고성능의 데이터 처리가 필요한지 알아본다. 상기 데이터 트래픽에 대해 고성능의 데이터 처리가 필요하지 않은 경우에 상기 고속 패킷 처리부는 411 단계로 진행하여 미리 지정된 출력부로 전송하여 출력하게 된다. 그러나 상기 데이터 트래픽에 대해 고성능의 데이터 처리가 필요한 경우 즉 상위 계층에 대한 처리가 필요한 경우 407단계로 진행한다. 그러면 상기 고속 패킷 처리부는 407단계에서 셀 스위치(300)를 통해 상기 데이터 트래픽을 미리 지정된 데이터 처리부에 전송한다. 상기 지정된 데이터 처리부는 409 단계에서 데이터 트래픽에 대해 상위 계층에 대한 동작을 수행하게 된다. 그 후 상기 데이터 처리부는 411 단계에서 처리된 데이터 트래픽을 셀 스위치(300)를 통해 지정된 고속 또는 저속 패킷 처리부의 입출력부에 전송하여 출력하게 된다. 본 발명의 실시 예에서는 상기 데이터 처리부가 상위 계층에 대한 동작을 수행하나 필요시 L2 계층에 대한 처리도 가능하다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다, 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 데이터 처리 장치는 물리 계층과 네트워크 계층에 대한 처리를 담당하는 라인 처리부와 고성능의 프로세서가 필요한 처리를 담당하는 데이터 처리부를 분리하여 구현함으로써 데이터 처리부만을 따로 구비되어 있어 대용량의 데이터 처리가 가능할 뿐만 아니라 데이터 처리부 확장시에도 불필요하게 입출력부를 추가하지 않아도 된다.

Claims (13)

  1. 통신 시스템의 핵심망(Core Network : CN) 및 상기 핵심망에 접속되는 액세스망에서 구현되는 데이터 처리 장치에 있어서,
    저속의 데이터 라인과 연결되고, 상기 저속 데이터라인을 통해 수신된 트래픽에 대해 하위계층에 대한 동작을 수행하고 고성능의 데이터 처리가 필요한 경우 상위 계층 처리를 위한 셀프로 전송하는 적어도 저속 패킷 처리 셀프와,
    고속의 데이터 라인과 연결되고, 상기 고속 데이터라인을 통해 수신된 트래픽에 대해 하위계층에 대한 동작을 수행하고 고성능의 데이터 처리가 필요한 경우 상위 계층 처리를 위한 셀프로 전송하는 적어도 고속 패킷 처리 셀프와,
    상기 패킷 처리 셀프들로부터 수신된 트래픽에 대한 상위 계층에 관한 처리를 수행하는 적어도 하나의 데이터 처리 셀프와,
    상기 패킷 처리 셀프들과 상기 데이터 처리 셀프의 트래픽 경로를 스위칭하는 셀 스위치를 포함하여 구성됨을 특징으로 하는 상기 데이터 처리 장치.
  2. 제 1항에 있어서, 상기 저속 데이터 라인은,
    T1 또는 E1라인임을 특징으로 하는 상기 데이터 처리 장치.
  3. 제 1항에 있어서, 상기 저속 패킷 처리 셀프는,
    상기 저속 데이터 라인을 통해 저속의 데이터 트래픽을 수신하여 상기 저속 데이터 트래픽에 대한 입출력과 데이터 링크 계층 및 네트워크 계층에 대한 동작을 수행하는 적어도 하나의 저속 패킷 처리부와,
    상기 데이터 트래픽에 대해 상위 계층의 대한 처리를 동작하는 경우 상기 데이터 처리 셀프로 전송하고, 상기 셀프 내 시스템 전반에 걸쳐 관리 및 제어하는 스위치인터페이스를 포함하여 구성됨을 특징으로 하는 상기 데이터 처리 장치.
  4. 제 2항에 있어서, 상기 스위치 인터페이스부는,
    상기 저속 패킷 처리부로부터 전송된 트래픽을 다른 처리 셀프들로 전송하기 위한 트래픽 경로를 지정하기 위한 어드레스를 할당하는 네트워크 프로세서 유닛(Network Processor Unit : NPU)과,
    상기 저속 패킷 처리부와 상기 데이터 처리 셀프들로간의 송수신 트래픽을 스위칭하는 이더넷 스위치를 구비하여 구성됨을 특징으로 하는 상기 데이터 처리 장치.
  5. 제 1항에 있어서, 상기 고속 데이터 라인은,
    패스트 이더넷(Fast Ethernet), STM-1의 메가(Mega)급 또는 기가 이더넷 (Gigabit Ethernet)의 기가급 라인임을 특징으로 하는 상기 데이터 처리 장치.
  6. 제 1항에 있어서, 상기 고속 패킷 처리 셀프는,
    상기 고속 데이터 라인을 통해 고속의 데이터 트래픽을 수신하여 상기 고속 데이터 트래픽에 대한 입출력과 데이터 링크 계층 및 네트워크 계층에 대한 동작을 수행하는 적어도 하나의 고속 패킷 처리부와,
    상기 데이터 트래픽에 대해 상위 계층의 대한 처리를 동작하는 경우 상기 데이터 처리 셀프로 전송하고, 상기 셀프 내 시스템 전반에 걸쳐 관리 및 제어하는 스위치인터페이스를 포함하여 구성됨을 특징으로 하는 상기 데이터 처리 장치.
  7. 제 6항에 있어서, 상기 스위치 인터페이스부는,
    상기 고속 패킷 처리부로부터 전송된 트래픽을 다른 처리 셀프들로 전송하기 위한 트래픽 경로를 지정하기 위한 어드레스를 할당하는 네트워크 프로세서 유닛(Network Processor Unit : NPU)과,
    상기 패킷 처리부들과 상기 데이터 처리 셀프들간의 송수신 트래픽을 스위칭하는 이더넷 스위치를 구비하여 구성됨을 특징으로 하는 상기 데이터 처리 장치.
  8. 제 1항에 있어서, 상기 데이터 처리 셀프는,
    상기 패킷 처리 셀프들로부터 수신된 데이터 트래픽에 대해 상위 계층에 관한 데이터 처리를 수행하는 적어도 하나의 데이터 처리부와,
    상기 고속 패킷 처리 셀프들과 다른 상기 데이터 처리부간의 경로를 스위칭하고, 상기 셀프 내 시스템 전반에 걸쳐 관리 및 제어하는 스위치 인터페이스부를 구비하여 구성됨을 특징으로 하는 상기 데이터 처리 장치.
  9. 제 8항에 있어서, 상기 스위치 인터페이스부는,
    상기 패킷 처리 셀프들로부터 전송된 트래픽과, 상기 데이터 처리부로부터 처리된 트래픽의 전송경로를 지정하기 위한 어드레스를 할당하는 네트워크 프로세서 유닛(Network Processor Unit)과,
    상기 데이터 처리부와 상기 패킷 처리 셀프들간의 송수신 트래픽을 스위칭하는 이더넷 스위치를 구비하여 구성됨을 특징으로 하는 상기 데이터 처리 장치.
  10. 통신 시스템에서 고속 데이터 라인과 저속 데이터 라인을 통해 독립적으로 트래픽을 수신하여 하위 계층에 대한 동작을 수행하는 패킷 처리 셀프와, 상기 트래픽에 관한 상위 계층에 대한 동작을 별도로 수행할 수 있는 데이터 처리 셀프를 구비하는 데이터 처리 장치에서 데이터를 처리하는 방법에 있어서,
    상기 패킷 처리 셀프가 상기 트래픽을 수신하여 하위 계층의 동작을 수행하고 고성능의 데이터 처리 또는 상위 계층에 대한 처리가 필요한지 판단하는 제 1과정과,
    상기 트래픽이 상위 처리가 필요한 경우, 상기 트래픽을 상기 데이터 처리 셀프에서 전송하기 위해 스위칭 동작을 수행하는 제 2과정과,
    상기 패킷 처리 셀프로부터 전송된 트래픽을 수신하여 상위 계층에 관한 처리를 수행하고 처리된 트래픽을 전송하기 위해 스위칭 동작을 수행하는 제 3과정을 포함하여 이루어짐을 특징으로 하는 상기 데이터 처리 방법.
  11. 제 10항에 있어서, 상기 제 2과정은,
    상기 패킷 처리 셀프에서 처리된 트래픽에 상기 데이터 처리 셀프로 경로를 지정하기 위한 어드레스를 지정하는 과정과,
    상기 지정된 어드레스를 근거로 상기 데이터 처리 셀프로 스위칭하는 과정을 포함하여 이루어짐을 특징으로 하는 상기 데이터 처리 방법.
  12. 제 10항에 있어서, 상기 고속 데이터는,
    패스트 이더넷(Fast Ethernet), STM-1의 메가(Mega)급 또는 기가 이더넷(Gigabit Ethernet)의 기가급의 데이터임을 특징으로 하는 상기 데이터 처리 방법.
  13. 제 10항에 있어서, 상기 저속 데이터 라인은,
    T1 또는 E1급의 데이터임을 특징으로 하는 상기 데이터 처리 방법.
KR1020050102055A 2004-10-27 2005-10-27 통신 시스템에서의 데이터 처리 장치 및 방법 KR100703369B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040086307 2004-10-27
KR20040086307 2004-10-27

Publications (2)

Publication Number Publication Date
KR20060052281A true KR20060052281A (ko) 2006-05-19
KR100703369B1 KR100703369B1 (ko) 2007-04-03

Family

ID=36206128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102055A KR100703369B1 (ko) 2004-10-27 2005-10-27 통신 시스템에서의 데이터 처리 장치 및 방법

Country Status (4)

Country Link
US (1) US20060088059A1 (ko)
KR (1) KR100703369B1 (ko)
CN (1) CN101044715A (ko)
WO (1) WO2006046836A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7693068B2 (en) * 2006-11-07 2010-04-06 Tekelec Systems, methods, and computer program products for providing a distributed hardware platform interface (HPI) architecture
CN103731357B (zh) * 2012-10-15 2018-02-27 中兴通讯股份有限公司 网络拓扑结构的确定方法及装置
EP3569033B1 (en) * 2017-02-01 2023-08-30 Huawei Technologies Co., Ltd. Session type manager entity, control plane function entity, method and computer program for session management in nextgen mobile core networks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2566081B2 (ja) * 1990-12-19 1996-12-25 エイ・ティ・アンド・ティ・コーポレーション 光パケットのエンコーディング方法及びスイッチングノード
US6697362B1 (en) * 1998-11-06 2004-02-24 Level One Communications, Inc. Distributed switch memory architecture
US6778526B1 (en) * 2000-12-22 2004-08-17 Nortel Networks Limited High speed access bus interface and protocol
US6999454B1 (en) * 2001-02-09 2006-02-14 Nortel Networks Limited Information routing system and apparatus
WO2003009541A1 (en) * 2001-07-20 2003-01-30 Thomson Licensing S.A. Dynamic traffic bandwidth management system and method for a communication network
KR100418395B1 (ko) * 2001-11-29 2004-02-14 삼성전자주식회사 멀티 디에스램 시스템
US7330468B1 (en) * 2002-11-18 2008-02-12 At&T Corp. Scalable, reconfigurable routers

Also Published As

Publication number Publication date
CN101044715A (zh) 2007-09-26
US20060088059A1 (en) 2006-04-27
WO2006046836A1 (en) 2006-05-04
KR100703369B1 (ko) 2007-04-03

Similar Documents

Publication Publication Date Title
US6981054B1 (en) Flow control arrangement in a network switch based on priority traffic
US8472312B1 (en) Stacked network switch using resilient packet ring communication protocol
US7626932B2 (en) Traffic control in an IP based network
US11323790B2 (en) Dynamic bandwidth allocation method and related device
CN112422679B (zh) 一种通信方法及装置
US6473815B1 (en) Queue sharing
EP3761571B1 (en) Method, device and system for handling message fragmentation
US9565112B2 (en) Load balancing in a link aggregation
CN101631068A (zh) 一种实现拥塞控制的方法和装置
EP3188419A2 (en) Packet storing and forwarding method and circuit, and device
US20240137272A1 (en) Parameter configuration method and apparatus, controller, communication device, and communication system
US7787469B2 (en) System and method for provisioning a quality of service within a switch fabric
CN116506365B (zh) 一种多网络出口智能负载均衡方法、系统及存储介质
US12015560B2 (en) Data transmission method and network device
KR100703369B1 (ko) 통신 시스템에서의 데이터 처리 장치 및 방법
Alfaro et al. A strategy to compute the InfiniBand arbitration tables
US7072352B2 (en) Inverse multiplexing of unmanaged traffic flows over a multi-star network
US8131854B2 (en) Interfacing with streams of differing speeds
KR100414918B1 (ko) 이동통신시스템의 서비스 품질 우선순위에 따른 호처리시스템 및 방법
US20220166721A1 (en) Traffic balancing method, network device, and electronic device
WO2008128464A1 (fr) Dispositif et procédé pour réaliser le transfert d'un flux unique par de multiples unités de traitement en réseau
KR100423392B1 (ko) 무선 근거리 통신망 액세스 포인트 접속장치
KR100552515B1 (ko) 패킷 처리 장치 및 방법
CN114070776B (zh) 一种改进的时间敏感网络数据传输方法、装置及设备
US7221682B2 (en) Controller for allocation of processor resources and related methods

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051027

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061026

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070328

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070328

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100225

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110225

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120228

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130227

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140227

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150226

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170224

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190108