KR20060015207A - Substrate for a display panel, liquid crystal display panel and method for repairing the same - Google Patents

Substrate for a display panel, liquid crystal display panel and method for repairing the same Download PDF

Info

Publication number
KR20060015207A
KR20060015207A KR1020040064059A KR20040064059A KR20060015207A KR 20060015207 A KR20060015207 A KR 20060015207A KR 1020040064059 A KR1020040064059 A KR 1020040064059A KR 20040064059 A KR20040064059 A KR 20040064059A KR 20060015207 A KR20060015207 A KR 20060015207A
Authority
KR
South Korea
Prior art keywords
display panel
disposed
line
substrate
electrode
Prior art date
Application number
KR1020040064059A
Other languages
Korean (ko)
Inventor
기동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040064059A priority Critical patent/KR20060015207A/en
Publication of KR20060015207A publication Critical patent/KR20060015207A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

액정 표시 패널은 제1 기판, 제2 기판 및 액정층을 포함한다. 상기 제1 기판은 상부 플레이트 및 공통 전극을 포함한다. 상기 제2 기판은 하부 플레이트와, 상기 하부 플레이트 상에 배치되고 스위칭 소자의 게이트 전극과 전기적으로 연결되는 게이트 라인과, 상기 하부 플레이트 상에 배치된 스토리지 캐패시터 라인과, 상기 게이트 라인 및 상기 캐패시터 라인 상에 배치되는 절연막과, 상기 절연막 상에 배치되어 상기 게이트 라인의 일부 및 상기 스토리지 캐패시터 라인의 일부와 중첩되는 리페어 패턴을 포함한다. 상기 액정층은 상기 공통 전극과 상기 제2 기판의 화소 전극의 사이에 배치된다. 따라서, 다수의 박막 트랜지스터들의 오동작을 방지하여 표시 패널의 화질이 향상된다.The liquid crystal display panel includes a first substrate, a second substrate, and a liquid crystal layer. The first substrate includes an upper plate and a common electrode. The second substrate includes a lower plate, a gate line disposed on the lower plate and electrically connected to a gate electrode of a switching element, a storage capacitor line disposed on the lower plate, and on the gate line and the capacitor line. And a repair pattern disposed on the insulation layer and overlapping a portion of the gate line and a portion of the storage capacitor line. The liquid crystal layer is disposed between the common electrode and the pixel electrode of the second substrate. Therefore, the malfunction of the plurality of thin film transistors is prevented, thereby improving the image quality of the display panel.

Description

표시 패널용 기판, 액정 표시 장치 및 표시 패널의 불량 제거 방법 {Substrate for A Display Panel, Liquid Crystal Display Panel and Method for Repairing The Same}Substrate for A Display Panel, Liquid Crystal Display Panel and Method for Repairing The Same}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 평면도이다.1 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 제1 실시예에 따른 액정 표시 패널을 나타내는 평면도이다.2 is a plan view illustrating a liquid crystal display panel according to a first exemplary embodiment of the present invention.

도 3은 상기 도 2의 I-I'라인의 단면도이다.3 is a cross-sectional view taken along the line II ′ of FIG. 2.

도 4는 상기 도 2의 II-II'라인의 단면도이다.4 is a cross-sectional view taken along the line II-II 'of FIG. 2.

도 5는 상기 도 2의 III-III'라인의 단면도이다.5 is a cross-sectional view taken along the line III-III ′ of FIG. 2.

도 6은 상기 도 2에 도시된 액정 표시 패널에 발생한 불량을 나타내는 평면도이다.6 is a plan view illustrating a failure occurring in the liquid crystal display panel illustrated in FIG. 2.

도 7은 상기 도 6의 VI-VI'라인의 단면도이다.FIG. 7 is a cross-sectional view taken along the line VI-VI 'of FIG. 6.

도 8은 본 발명의 제2 실시예에 따른 액정 표시 패널을 나타내는 평면도이다.8 is a plan view illustrating a liquid crystal display panel according to a second exemplary embodiment of the present invention.

도 9는 상기 도 8의 V-V'라인의 단면도이다.9 is a cross-sectional view taken along the line VV ′ of FIG. 8.

도 10 내지 도 14는 본 발명의 제2 실시예에 따른 액정 표시 패널의 제조방법을 나타내는 단면도들이다. 10 to 14 are cross-sectional views illustrating a method of manufacturing a liquid crystal display panel according to a second embodiment of the present invention.                 

도 15는 상기 도 8에 도시된 액정 표시 패널에 발생한 불량을 나타내는 평면도이다.FIG. 15 is a plan view illustrating a failure occurring in the liquid crystal display panel illustrated in FIG. 8.

도 16은 상기 도 15의 VI-VI'라인의 단면도이다.FIG. 16 is a cross-sectional view taken along the line VI-VI 'of FIG. 15.

도 17 내지 도 19는 본 발명의 제2 실시예에 따른 액정 표시 패널의 불량 제거 방법을 나타내는 평면도들이다.17 to 19 are plan views illustrating a method for removing defects of a liquid crystal display panel according to a second exemplary embodiment of the present invention.

도 20은 본 발명의 제3 실시예에 따른 액정 표시 패널을 나타내는 평면도이다.20 is a plan view illustrating a liquid crystal display panel according to a third exemplary embodiment of the present invention.

도 21은 상기 도 20의 VII-VII'라인의 단면도이다.FIG. 21 is a cross-sectional view taken along the line VII-VII ′ of FIG. 20.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 액정 표시 패널 11 : 제2 기판10 liquid crystal display panel 11 second substrate

12 : 게이트 구동부 13 : 데이터 구동부12 gate driver 13 data driver

20 : 인쇄 회로 기판 25 : 연성 회로 기판20: printed circuit board 25: flexible circuit board

100 : 상부 플레이트 102 : 블랙 매트릭스100: upper plate 102: black matrix

104a, 104b : 컬러 필터 105 : 오버 코팅층104a, 104b: color filter 105: overcoating layer

106 : 공통 전극 108 : 액정층106: common electrode 108: liquid crystal layer

112 : 화소 전극 114 : 유기막112 pixel electrode 114 organic film

116 : 패시베이션막 118a : 소오스 전극116: passivation film 118a: source electrode

118a' : 데이터 라인 118b : 게이트 전극118a ': data line 118b: gate electrode

118b' : 게이트 라인 118c : 드레인 전극118b ': gate line 118c: drain electrode

119 : 박막 트랜지스터 120 : 하부 플레이트 119 thin film transistor 120 bottom plate                 

122 : 스토리지 캐패시터 라인 123 : 스토리지 캐패시터122: storage capacitor line 123: storage capacitor

126 : 게이트 절연막 130 : 리페어 패턴126: gate insulating film 130: repair pattern

140 : 파티클140: Particles

141a, 141b, 142a, 142b, 146a, 146b : 오픈된 부분141a, 141b, 142a, 142b, 146a, 146b: open part

144a, 144b, 144c, 144d : 리페어 패턴용 콘택홀144a, 144b, 144c, 144d: Contact hole for repair pattern

170 : 제1 기판170: first substrate

180 : 제2 기판180: second substrate

본 발명은 표시 패널용 기판, 액정 표시 패널 및 그 불량 제거 방법에 관한 것으로 보다 상세하게는 화질이 향상된 표시 패널용 기판, 화질이 향상된 액정 표시 패널 및 그 불량 제거 방법에 관한 것이다.The present invention relates to a substrate for a display panel, a liquid crystal display panel and a defect removing method thereof, and more particularly, to a display panel substrate having an improved image quality, a liquid crystal display panel having an improved image quality, and a defect removing method.

액정 표시 장치(Liquid Crystal Display, LCD)는 박막 트랜지스터가 형성된 어레이 기판(Array Substrate) 및 대향 기판(Counter Substrate) 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계(Electric Field)를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 광의 양을 조절함으로써 원하는 화상 신호를 얻는 표시 장치이다.A liquid crystal display (LCD) applies an electric field to a liquid crystal material having an anisotropic dielectric constant injected between an array substrate and a counter substrate on which a thin film transistor is formed. A display device that obtains a desired image signal by controlling an intensity of an electric field to adjust an amount of light transmitted through a substrate.

상기 어레이 기판은 박막 트랜지스터, 게이트 라인 및 데이터 라인을 포함한다. 상기 박막 트랜지스터는 상기 게이트 라인과 전기적으로 연결된 게이트 전극, 상기 데이터 라인과 전기적으로 연결된 소오스 전극, 드레인 전극 및 반도체층 패턴을 포함한다. 상기 박막 트랜지스터, 상기 게이트 라인 및 상기 데이터 라인은 복수회의 박막 증착 공정을 통하여 형성된다. 이때, 상기 박막 증착 공정 중에 식각 불량이 발생하는 경우, 상기 게이트 전극이 상기 게이트 라인과 전기적으로 절연될 수 있다. 또한, 상기 박막 증착 공정 중에 불순물이 존재하는 경우, 상기 게이트 전극이 상기 소오스 전극 또는 상기 드레인 전극과 단락될 수 있다.The array substrate includes a thin film transistor, a gate line and a data line. The thin film transistor includes a gate electrode electrically connected to the gate line, a source electrode electrically connected to the data line, a drain electrode, and a semiconductor layer pattern. The thin film transistor, the gate line, and the data line are formed through a plurality of thin film deposition processes. In this case, when an etching failure occurs during the thin film deposition process, the gate electrode may be electrically insulated from the gate line. In addition, when impurities are present during the thin film deposition process, the gate electrode may be shorted to the source electrode or the drain electrode.

상기 게이트 전극이 상기 게이트 라인과 전기적으로 절연되는 경우, 상기 어레이 기판의 화소 전극과 상기 대향 기판의 공통 전극의 사이에 전압이 인가되지 않는다.When the gate electrode is electrically insulated from the gate line, no voltage is applied between the pixel electrode of the array substrate and the common electrode of the opposite substrate.

상기 게이트 전극이 상기 소오스 전극 또는 상기 드레인 전극과 단락되는 경우, 상기 박막 트랜지스터가 오작동하여 콘트라스트비가 감소한다.When the gate electrode is shorted to the source electrode or the drain electrode, the thin film transistor malfunctions and the contrast ratio is reduced.

특히, 상기 콘트라스트비가 감소하는 경우, 상기 액정 표시 장치의 화질이 급격히 감소한다.In particular, when the contrast ratio is reduced, the image quality of the liquid crystal display is drastically reduced.

상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은, 화질이 향상된 표시 패널용 기판을 제공하는데 있다.The first object of the present invention for solving the above problems is to provide a display panel substrate with improved image quality.

본 발명의 제2 목적은 화질이 향상된 액정 표시 패널을 제공하는데 있다.It is a second object of the present invention to provide a liquid crystal display panel with improved image quality.

본 발명의 제3 목적은 상기 표시 패널의 불량을 제거하는 방법을 제공하는데 있다.It is a third object of the present invention to provide a method of removing a defect of the display panel.

상기 제1 목적을 달성하기 위한 본 발명의 일 실시예에 따른 표시 패널용 기판은 플레이트, 게이트 라인, 스토리지 캐패시터 라인, 절연막, 화소 전극 및 리페어 패턴을 포함한다. 상기 게이트 라인은 상기 플레이트 상에 배치되고 스위칭 소자의 게이트 전극과 전기적으로 연결된다. 상기 스토리지 캐패시터 라인은 상기 플레이트 상에 배치된다. 상기 절연막은 상기 게이트 라인 및 상기 캐패시터 라인 상에 배치된다. 상기 화소 전극은 상기 절연막 상에 배치되고, 상기 스위칭 소자의 드레인 전극과 전기적으로 연결되며, 상기 스토리지 캐패시터 라인의 일부와 중첩된다. 상기 리페어 패턴은 상기 절연막 상에 배치되어 상기 게이트 라인의 일부 및 상기 스토리지 캐패시터 라인의 일부와 중첩된다.A display panel substrate according to an exemplary embodiment of the present invention for achieving the first object includes a plate, a gate line, a storage capacitor line, an insulating film, a pixel electrode, and a repair pattern. The gate line is disposed on the plate and electrically connected to the gate electrode of the switching element. The storage capacitor line is disposed on the plate. The insulating layer is disposed on the gate line and the capacitor line. The pixel electrode is disposed on the insulating layer, is electrically connected to the drain electrode of the switching element, and overlaps a portion of the storage capacitor line. The repair pattern is disposed on the insulating layer and overlaps a portion of the gate line and a portion of the storage capacitor line.

상기 제2 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 패널은 제1 기판, 제2 기판 및 액정층을 포함한다. 상기 제1 기판은 상부 플레이트 및 상기 상부 플레이트 상에 배치된 공통 전극을 포함한다. 상기 제2 기판은 하부 플레이트와, 상기 하부 플레이트 상에 배치되고 스위칭 소자의 게이트 전극과 전기적으로 연결되는 게이트 라인과, 상기 하부 플레이트 상에 배치된 스토리지 캐패시터 라인과, 상기 게이트 라인 및 상기 캐패시터 라인 상에 배치되는 절연막과, 상기 절연막 상에 배치되고, 상기 스위칭 소자의 드레인 전극과 전기적으로 연결되며, 상기 스토리지 캐패시터 라인의 일부와 중첩되는 화소 전극과, 상기 절연막 상에 배치되어 상기 게이트 라인의 일부 및 상기 스토리지 캐패시터 라인의 일부와 중첩되는 리페어 패턴을 포함한다. 상기 액정층은 상기 공통 전극과 상기 화소 전극의 사이에 배치된다. A liquid crystal display panel according to an exemplary embodiment of the present invention for achieving the second object includes a first substrate, a second substrate, and a liquid crystal layer. The first substrate includes an upper plate and a common electrode disposed on the upper plate. The second substrate includes a lower plate, a gate line disposed on the lower plate and electrically connected to a gate electrode of a switching element, a storage capacitor line disposed on the lower plate, and on the gate line and the capacitor line. An insulating film disposed on the insulating film, a pixel electrode disposed on the insulating film, and electrically connected to a drain electrode of the switching element, and overlapping a portion of the storage capacitor line, a portion of the gate line disposed on the insulating film; It includes a repair pattern overlapping a portion of the storage capacitor line. The liquid crystal layer is disposed between the common electrode and the pixel electrode.                     

상기 제3 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 표시 패널의 불량 제거 방법에서, 먼저 오동작하는 박막 트랜지스터에 인접하는 게이트 라인의 양측을 오픈시켜 상기 박막 트랜지스터를 상기 게이트 라인과 전기적으로 절연시킨다. 이어서, 상기 박막 트랜지스터에 인접하여 배치된 리페어 패턴들을 상기 게이트 라인 및 상기 게이트 라인에 이격되어 배치된 스토리지 캐패시터 라인과 전기적으로 연결시킨다. 마지막으로, 상기 리페어 패턴들을 기준으로 상기 박막 트랜지스터의 반대쪽에 배치된 스토리지 캐패시터 라인의 양측을 오픈시킨다.In the method of removing a defect of a display panel according to an exemplary embodiment of the present invention, first, both sides of a gate line adjacent to a malfunctioning thin film transistor are opened to electrically insulate the thin film transistor from the gate line. Let's do it. Subsequently, repair patterns arranged adjacent to the thin film transistor are electrically connected to the gate line and the storage capacitor line spaced apart from the gate line. Finally, both sides of the storage capacitor line disposed on the opposite side of the thin film transistor are opened based on the repair patterns.

상기 표시 패널은 상기 액정 표시 패널(LCD), 유기 전계 발광 표시 패널(OLED), 플라즈마 표시 패널(PDP) 등을 포함한다.The display panel includes the liquid crystal display panel (LCD), an organic electroluminescent display panel (OLED), a plasma display panel (PDP), and the like.

따라서, 다수의 박막 트랜지스터들이 오동작하는 경우에도 상기 다수의 박막 트랜지스터들의 오동작을 방지하여 표시 패널의 화질이 향상된다. 또한, 상기 표시 패널의 수리가 용이하여 제조비용 및 수리비용이 감소하고 수율이 향상된다.Therefore, even when a plurality of thin film transistors malfunction, the malfunction of the plurality of thin film transistors is prevented, thereby improving the image quality of the display panel. In addition, the display panel can be easily repaired, thereby reducing manufacturing and repair costs and improving yield.

이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 평면도이다.1 is a plan view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 1을 참조하면, 상기 액정 표시 장치는 영상을 표시하는 액정 표시 패널(10), 상기 액정 표시 패널(10)을 구동하는 게이트 구동부(12) 및 상기 액정 표시 패널에 데이터 신호를 인가하는 데이터 구동부(13)를 포함한다.Referring to FIG. 1, the liquid crystal display includes a liquid crystal display panel 10 for displaying an image, a gate driver 12 for driving the liquid crystal display panel 10, and a data driver for applying a data signal to the liquid crystal display panel. (13).

상기 액정 표시 패널(10)은 제1 기판(도시되지 않음), 제2 기판(11) 및 상기 제1 기판(도시되지 않음)과 상기 제2 기판(11)의 사이에 베치된 액정층(도시되지 않음)을 포함한다. 상기 액정 표시 패널(10)은 영상을 표시하는 표시부(DP) 및 상기 표시부에 인접하는 주변부(PP)로 구분된다.The liquid crystal display panel 10 includes a first substrate (not shown), a second substrate 11, and a liquid crystal layer disposed between the first substrate (not shown) and the second substrate 11 (not shown). Not included). The liquid crystal display panel 10 is divided into a display portion DP for displaying an image and a peripheral portion PP adjacent to the display portion.

상기 제2 기판(11)은 복수의 박막 트랜지스터들(TFT), 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL), 복수의 스토리지 캐패시터 라인들(SL), 제1 리페어 라인(RL1) 및 제2 리페어 라인(RL2)을 포함한다. 상기 게이트 라인들(GL), 상기 데이터 라인들(DL) 및 상기 스토리지 캐패시터 라인들(SL)은 상기 표시부(DP) 내에 배치된다. 상기 데이터 라인들(DL) 및 상기 게이트 라인들(GL)은 서로 교차되어 복수의 화소 영역들을 정의한다. 상기 각 데이터 라인들(DL)은 상기 각 박막 트랜지스터의 소오스 전극에 전기적으로 연결된다. 상기 각 게이트 라인들(GL)은 상기 각 박막 트랜지스터들(TFT)의 게이트 전극에 전기적으로 연결된다. 상기 각 박막 트랜지스터들(TFT)의 드레인 전극은 화소 전극에 연결된다. 상기 화소 전극과, 상기 제1 기판(도시되지 않음)의 공통 전극과, 상기 화소 전극 및 상기 공통 전극의 사이에 배치된 상기 액정층(도시되지 않음)은 액정 캐패시터(Clc)를 형성한다. 상기 스토리지 캐패시터 라인(SL)은 상기 화소 전극의 일부와 중첩되어 스토리지 캐패시터(Cst)를 형성한다.The second substrate 11 includes a plurality of thin film transistors TFT, a plurality of gate lines GL, a plurality of data lines DL, a plurality of storage capacitor lines SL, and a first repair line RL1) and a second repair line RL2. The gate lines GL, the data lines DL, and the storage capacitor lines SL are disposed in the display unit DP. The data lines DL and the gate lines GL cross each other to define a plurality of pixel regions. Each of the data lines DL is electrically connected to a source electrode of each of the thin film transistors. The gate lines GL are electrically connected to gate electrodes of the thin film transistors TFT. The drain electrodes of the TFTs are connected to the pixel electrodes. The pixel electrode, the common electrode of the first substrate (not shown), and the liquid crystal layer (not shown) disposed between the pixel electrode and the common electrode form a liquid crystal capacitor Clc. The storage capacitor line SL overlaps a portion of the pixel electrode to form a storage capacitor Cst.

상기 게이트 라인들(GL)은 알루미늄, 알루미늄 합금 등의 금속을 포함한다. 상기 데이터 라인들(DL)은 크롬, 몰리브덴, 크롬 합금, 몰리브덴 합금 등의 금속을 포함한다. 이때, 상기 알루미늄의 비저항(ρ)은 대략 4.5이고, 크롬의 비저항(ρ)은 대략 21이다.The gate lines GL may include a metal such as aluminum or an aluminum alloy. The data lines DL include a metal such as chromium, molybdenum, chromium alloy, and molybdenum alloy. In this case, the specific resistance p of the aluminum is about 4.5, and the specific resistance p of chromium is about 21.

상기 게이트 구동부(12)는 상기 게이트 라인들(GL)에 게이트 신호들을 인가 한다. 상기 데이터 구동부(13)는 상기 데이터 라인들(DL)에 데이터 신호들을 인가한다.The gate driver 12 applies gate signals to the gate lines GL. The data driver 13 applies data signals to the data lines DL.

인쇄 회로 기판(20)은 외부 장치(미도시)로부터 제공된 각종 신호에 응답하여 상기 게이트 구동부(12) 및 상기 데이터 구동부(13)를 구동하기 위한 구동 신호들을 연성 회로 기판(25)을 통하여 상기 제2 기판(11)의 상기 게이트 구동부(12) 및 상기 데이터 구동부(13)에 인가한다.The printed circuit board 20 transmits driving signals for driving the gate driver 12 and the data driver 13 through the flexible circuit board 25 in response to various signals provided from an external device (not shown). 2 is applied to the gate driver 12 and the data driver 13 of the substrate 11.

i번째 게이트 라인(GLi) 및 j번째 데이터 라인(DLi)에 전기적으로 연결된 박막 트랜지스터의 게이트 전극과 드레인 전극이 단락되는 경우, 상기 박막 트랜지스터가 오동작하여 액정 표시 장치의 화질이 저하된다. 따라서, 상기 오동작하는 박막 트랜지스터에 인가되는 신호를 차단하기 위하여, 상기 오동작하는 박막 트랜지스터에 인접하는 j번째 데이터 라인의 일부를 오픈시킨다. 이때, 상기 박막 트랜지스터에 인접하는 j번째 데이터 라인의 일부에 레이저를 조사하여 상기 박막 트랜지스터에 인접하는 j번째 데이터 라인의 일부를 오픈시킬 수 있다.When the gate electrode and the drain electrode of the thin film transistor electrically connected to the i-th gate line GLi and the j-th data line DLi are short-circuited, the thin film transistor malfunctions and the image quality of the liquid crystal display is degraded. Therefore, in order to block the signal applied to the malfunctioning thin film transistor, a part of the j-th data line adjacent to the malfunctioning thin film transistor is opened. In this case, a portion of the j-th data line adjacent to the thin film transistor may be opened by irradiating a laser to a portion of the j-th data line adjacent to the thin film transistor.

이때, 상기 데이터 신호는 상기 데이터 구동부(13)에 연결된 단부로부터 상기 j번째 데이터 라인의 상부로 인가되기 때문에, 상기 액정 표시 패널(10)의 하부에 배치된 j번째 데이터 라인에 상기 데이터 신호를 인가하기 위하여 제1 리페어 라인(FRL)과 상기 j번째 데이터 라인의 상부 및 하부를 전기적으로 연결시킨다. 이때, 상기 j번째 데이터 라인의 상부 및 하부에 레이저를 조사하여 제1 리페어 라인(FRL)과 상기 j번째 데이터 라인의 상부 및 하부를 전기적으로 연결시킬 수 있다. 상기 j번째 데이터 라인의 상부는 제1 포인트(LP1)를 통하여 상기 제1 리페어 라인 (FRL)과 전기적으로 연결된다. 상기 j번째 데이터 라인의 하부는 제2 포인트(LP2)를 통하여 상기 제1 리페어 라인(FRL)과 전기적으로 연결된다. 따라서, 상기 데이터 신호는 제1 포인트(LP1), 상기 제1 리페어 라인(FRL) 및 제2 포인트(LP2)를 통하여 상기 액정 표시 패널(10)의 하부에 배치된 j번째 데이터 라인에 인가된다.In this case, since the data signal is applied from the end connected to the data driver 13 to the upper portion of the j-th data line, the data signal is applied to the j-th data line disposed below the liquid crystal display panel 10. To this end, the first repair line FRL and the upper and lower portions of the j-th data line are electrically connected to each other. In this case, the upper and lower portions of the j-th data line may be irradiated with a laser to electrically connect the first repair line FRL to the upper and lower portions of the j-th data line. An upper portion of the j th data line is electrically connected to the first repair line FRL through a first point LP1. A lower portion of the j th data line is electrically connected to the first repair line FRL through a second point LP2. Accordingly, the data signal is applied to the j-th data line disposed below the liquid crystal display panel 10 through the first point LP1, the first repair line FRL, and the second point LP2.

다른 박막 트랜지스터가 오동작하는 경우, 상기 제2 리페어 라인(SRL)을 이용하여 상기 오동작을 방지할 수 있다.If another thin film transistor malfunctions, the second repair line SRL may be used to prevent the malfunction.

실시예Example 1 One

도 2는 본 발명의 제1 실시예에 따른 액정 표시 패널을 나타내는 평면도이고, 도 3은 상기 도 2의 I-I'라인의 단면도이며, 도 4는 상기 도 2의 II-II'라인의 단면도이고, 도 5는 상기 도 2의 III-III'라인의 단면도이다.2 is a plan view illustrating a liquid crystal display panel according to a first exemplary embodiment of the present invention, FIG. 3 is a cross-sectional view taken along the line II ′ of FIG. 2, and FIG. 4 is a cross-sectional view taken along the line II-II ′ of FIG. 2. 5 is a cross-sectional view taken along the line III-III ′ of FIG. 2.

도 2 내지 도 5를 참조하면, 상기 액정 표시 패널은 제1 기판(170), 제2 기판(180) 및 액정층(108)을 포함한다.2 to 5, the liquid crystal display panel includes a first substrate 170, a second substrate 180, and a liquid crystal layer 108.

상기 제1 기판(170)은 상부 플레이트(100), 블랙 매트릭스(102), 오버코팅층(105) 및 공통 전극(106)을 포함한다.The first substrate 170 includes an upper plate 100, a black matrix 102, an overcoating layer 105, and a common electrode 106.

상기 제2 기판(180)은 하부 플레이트(120), 복수의 박막 트랜지스터(119), 복수의 스토리지 캐패시터(123), 복수의 데이터 라인(118a'), 복수의 게이트 라인(118b'), 복수의 스토리지 캐패시터 라인(122), 게이트 절연막(126), 패시베이션막(116), 복수의 컬러 필터(104a), 유기막(114), 복수의 화소 전극(112), 제1 리페어 라인(도시되지 않음) 및 제2 리페어 라인(도시되지 않음)을 포함한다.The second substrate 180 may include a lower plate 120, a plurality of thin film transistors 119, a plurality of storage capacitors 123, a plurality of data lines 118a ', a plurality of gate lines 118b', and a plurality of substrates. The storage capacitor line 122, the gate insulating film 126, the passivation film 116, the plurality of color filters 104a, the organic film 114, the plurality of pixel electrodes 112, and the first repair line (not shown). And a second repair line (not shown).

상기 액정 표시 패널은 복수의 화소들을 포함하고, 상기 화소들은 서로 인접 하는 데이터 라인들(118a')과 게이트 라인들(118b')에 의해 정의된다.The liquid crystal display panel includes a plurality of pixels, which are defined by the data lines 118a 'and the gate lines 118b' adjacent to each other.

상기 액정층(108)은 상기 제1 기판(170) 및 상기 제2 기판(180)의 사이에 배치된다.The liquid crystal layer 108 is disposed between the first substrate 170 and the second substrate 180.

상기 상부 플레이트(100) 및 상기 하부 플레이트(120)는 광을 통과시킬 수 있는 투명한 재질의 유리를 사용한다. 상기 유리는 무알칼리 특성이다. 상기 유리가 알칼리 특성인 경우, 상기 유리에서 알칼리 이온이 액정 셀 중에 용출되면 액정 비저항이 저하되어 표시 특성이 변하게 되고, 상기 씰과 유리와의 부착력을 저하시키고, 스위칭 소자의 동작에 악영향을 준다.The upper plate 100 and the lower plate 120 uses a glass of transparent material that can pass light. The glass is alkali free. In the case where the glass has an alkali property, when alkali ions are eluted in the liquid crystal cell in the glass, the liquid crystal specific resistance is lowered to change the display characteristics.

이때, 상기 상부 플레이트(100) 및 상기 하부 플레이트(120)는 트리아세틸셀룰로오스 (Triacetylcellulose; TAC), 폴리카보네이트 (Polycarbonate; PC), 폴리에테르설폰 (Polyethersulfone; PES), 폴리에틸렌테라프탈레이트 (Polyethyleneterephthalate; PET), 폴리에틸렌나프탈레이트 (Polyethylenenaphthalate; PEN), 폴리비닐알콜 (Polyvinylalcohol; PVA), 폴리메틸메타아크릴레이트 (Polymethylmethacrylate; PMMA), 싸이클로올핀 폴리머 (Cyclo-Olefin Polymer; COP) 등을 포함할 수도 있다.In this case, the upper plate 100 and the lower plate 120 are triacetylcellulose (TAC), polycarbonate (PC), polyethersulfone (PES), polyethylene terephthalate (PET) Polyethylenenaphthalate (PEN), Polyvinylalcohol (PVA), Polymethylmethacrylate (PMMA), Cyclo-Olefin Polymer (COP) and the like.

바람직하게는, 상기 상부 플레이트(100) 및 상기 하부 플레이트(120)는 광학적으로 등방성이다.Preferably, the top plate 100 and the bottom plate 120 are optically isotropic.

상기 박막 트랜지스터(119)는 상기 화소에 대응하는 상기 하부 플레이트(120) 상에 배치되며, 소오스 전극(118a), 게이트 전극(118b), 드레인 전극(118c) 및 반도체층 패턴을 포함한다. 데이터 구동부(도시되지 않음)는 데이터 전압을 출 력하여 상기 데이터 라인(118a')을 통하여 상기 소오스 전극(118a)에 인가하고, 게이트 구동부(도시되지 않음)는 선택 신호를 출력하여 상기 게이트 라인(118b')을 통하여 상기 게이트 전극(118b)에 인가한다.The thin film transistor 119 is disposed on the lower plate 120 corresponding to the pixel and includes a source electrode 118a, a gate electrode 118b, a drain electrode 118c, and a semiconductor layer pattern. A data driver (not shown) outputs a data voltage to the source electrode 118a through the data line 118a ', and a gate driver (not shown) outputs a select signal to the gate line (not shown). 118b ') to the gate electrode 118b.

상기 게이트 절연막(126)은 상기 게이트 전극(118b)이 형성된 상기 하부 플레이트(120) 상에 배치되어 상기 게이트 전극(118b)을 상기 소오스 전극(118a) 및 상기 드레인 전극(118c)과 전기적으로 절연한다. 상기 게이트 절연막(126)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등을 포함한다.The gate insulating layer 126 is disposed on the lower plate 120 on which the gate electrode 118b is formed to electrically insulate the gate electrode 118b from the source electrode 118a and the drain electrode 118c. . The gate insulating layer 126 may include silicon nitride (SiNx), silicon oxide (SiOx), or the like.

상기 패시베이션막(116)은 상기 박막 트랜지스터(119)가 형성된 상기 하부 플레이트(120) 상에 배치되고, 상기 드레인 전극(118c)의 일부를 노출하는 콘택홀을 포함한다. 상기 패시베이션막(116)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등을 포함한다.The passivation layer 116 is disposed on the lower plate 120 on which the thin film transistor 119 is formed, and includes a contact hole exposing a portion of the drain electrode 118c. The passivation film 116 includes silicon nitride (SiNx), silicon oxide (SiOx), or the like.

상기 스토리지 캐패시터 라인(122)은 상기 하부 플레이트(120)와 상기 게이트 절연막(126)의 사이에 배치되어, 상기 화소 전극(112)의 일부와 함께 상기 스토리지 캐패시터(123)를 형성한다.The storage capacitor line 122 is disposed between the lower plate 120 and the gate insulating layer 126 to form the storage capacitor 123 together with a portion of the pixel electrode 112.

상기 스토리지 캐패시터(123)는 상기 공통 전극(106)과 상기 화소 전극(112)의 사이의 전위차를 유지시켜준다.The storage capacitor 123 maintains a potential difference between the common electrode 106 and the pixel electrode 112.

상기 컬러 필터(104a)는 상기 박막 트랜지스터(119) 및 상기 패시베이션막(116)이 형성된 상기 하부 플레이트(120) 상에 배치되어 소정의 파장을 갖는 광만을 투과시킨다. 상기 컬러 필터(104a)는 적색 컬러 필터부, 녹색 컬러 필터부 및 청색 컬러 필터부를 포함한다. 상기 컬러 필터(104a)는 광중합 개시제, 모노머, 바 인더, 안료, 분산제, 용제, 포토레지스트 등을 포함한다.The color filter 104a is disposed on the lower plate 120 on which the thin film transistor 119 and the passivation layer 116 are formed to transmit only light having a predetermined wavelength. The color filter 104a includes a red color filter part, a green color filter part, and a blue color filter part. The color filter 104a includes a photopolymerization initiator, a monomer, a binder, a pigment, a dispersant, a solvent, a photoresist, and the like.

상기 유기막(114)은 상기 박막 트랜지스터(119), 상기 패시베이션막(116) 및 상기 컬러 필터(104a)가 형성된 상기 하부 플레이트(120) 상에 배치되어 상기 액정층(108)의 두께를 조절하고, 상기 하부 기판(180)의 표면을 평탄화한다.The organic layer 114 is disposed on the lower plate 120 on which the thin film transistor 119, the passivation layer 116, and the color filter 104a are formed to adjust the thickness of the liquid crystal layer 108. In addition, the surface of the lower substrate 180 is planarized.

상기 컬러 필터(104a) 및 상기 유기막(114)은 상기 드레인 전극(108c)의 일부를 노출하는 콘택홀을 포함한다.The color filter 104a and the organic layer 114 include a contact hole exposing a part of the drain electrode 108c.

상기 화소 전극(112)은 상기 화소에 대응하는 상기 유기막(114)의 표면 및 상기 콘택홀의 내면 상에 형성되어 상기 드레인 전극(118c)과 전기적으로 연결된다. 상기 화소 전극(112)은 상기 공통 전극(106)과의 사이에 인가된 전압에 의해 상기 액정층(108) 내의 액정을 제어하여 광의 투과를 조절한다. 상기 화소 전극(112)은 투명한 도전성 물질인 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO), 산화 아연(Zinc Oxide, ZO) 등을 포함한다. 이때, 상기 화소 전극이 반사율이 높은 물질을 갖는 반사 전극을 포함할 수도 있다. 또한, 상기 화소 전극이 상기 투명한 도전성 물질을 갖는 투명 전극 및 상기 투명 전극 상에 배치되고 반사율이 높은 물질을 갖는 반사 전극을 포함할 수도 있다.The pixel electrode 112 is formed on a surface of the organic layer 114 corresponding to the pixel and an inner surface of the contact hole to be electrically connected to the drain electrode 118c. The pixel electrode 112 controls the liquid crystal in the liquid crystal layer 108 by a voltage applied between the common electrode 106 and the light transmission. The pixel electrode 112 includes indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZO), or the like, which is a transparent conductive material. In this case, the pixel electrode may include a reflective electrode having a material having a high reflectance. In addition, the pixel electrode may include a transparent electrode having the transparent conductive material and a reflective electrode having a material having a high reflectance disposed on the transparent electrode.

상기 블랙 매트릭스(102)는 상기 데이터 라인(118a') 및 상기 게이트 라인(118b')에 대응하는 상기 상부 플레이트(100)의 일부에 형성되어 광을 차단한다. 상기 블랙 매트릭스(102)는 액정을 제어할 수 없는 영역을 통과하는 광을 차단하여 화질을 향상시킨다.The black matrix 102 is formed on a portion of the upper plate 100 corresponding to the data line 118a 'and the gate line 118b' to block light. The black matrix 102 improves image quality by blocking light passing through an area in which the liquid crystal cannot be controlled.

상기 블랙 매트릭스(102)는 금속 또는 금속화합물을 증착하고 식각하여 형성 된다. 상기 금속은 크롬(Cr) 등을 포함하고, 상기 금속화합물은 산화 크롬(CrOx), 질화 크롬(CrNx) 등을 포함한다. 또한, 상기 블랙 매트릭스(102)는 포토 레지스트 성분을 포함하는 불투명한 유기물을 도포한 후에, 사진 공정을 통해 상기 도포된 유기물을 부분적으로 제거하여 형성될 수 있다. 상기 불투명한 유기물은 카본 블랙(Carbon Black), 안료 혼합물, 염료 혼합물 등을 포함한다. 상기 안료 혼합물은 적색, 녹색 및 청색 안료를 포함하고, 상기 염료 혼합물은 적색, 녹색 및 청색 염료를 포함한다. 이때, 복수의 컬러 필터들(104a)을 중첩하여 상기 제2 기판(180)의 상기 패시베이션막(116) 상에 블랙 매트릭스를 형성할 수도 있다.The black matrix 102 is formed by depositing and etching a metal or metal compound. The metal includes chromium (Cr) and the like, and the metal compound includes chromium oxide (CrOx), chromium nitride (CrNx), and the like. In addition, the black matrix 102 may be formed by applying an opaque organic material including a photoresist component, and then partially removing the applied organic material through a photolithography process. The opaque organics include carbon black, pigment mixtures, dye mixtures, and the like. The pigment mixture comprises red, green and blue pigments and the dye mixture comprises red, green and blue dyes. In this case, a plurality of color filters 104a may be overlapped to form a black matrix on the passivation layer 116 of the second substrate 180.

상기 오버코팅층(105)은 상기 블랙 매트릭스(102)가 형성된 상기 상부 플레이트(100) 상에 배치되어 상기 블랙 매트릭스(102)를 보호하고 상기 제1 기판(170)의 표면을 평탄화한다.The overcoat layer 105 is disposed on the upper plate 100 on which the black matrix 102 is formed to protect the black matrix 102 and to planarize the surface of the first substrate 170.

상기 공통 전극(106)은 상기 오버코팅층(105) 상에 배치된다. 상기 공통 전극(106)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZO(Zinc Oxide)와 같은 투명한 도전성 물질을 포함한다.The common electrode 106 is disposed on the overcoat layer 105. The common electrode 106 includes a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or zinc oxide (ZO).

도 6은 상기 도 2에 도시된 액정 표시 장치에 발생한 불량을 나타내는 평면도이고, 도 7은 상기 도 6의 VI-VI'라인의 단면도이다.FIG. 6 is a plan view illustrating a failure occurring in the liquid crystal display illustrated in FIG. 2, and FIG. 7 is a cross-sectional view taken along the line VI-VI ′ of FIG. 6.

도 6 및 도 7을 참조하면, 상기 게이트 전극(118b)과 상기 드레인 전극(118c)의 사이에 파티클(140)이 배치되어 상기 게이트 전극(118b)과 상기 드레인 전극(118c)이 단락된다. 상기 게이트 전극(118b)과 상기 드레인 전극(118c)이 단락되는 경우, 상기 박막 트랜지스터(119)가 오동작하여 상기 액정 표시 패널의 화질 이 저하된다. 따라서, 상기 오동작하는 박막 트랜지스터(119)에 인가되는 상기 데이터 신호를 차단하기 위하여, 상기 오동작하는 박막 트랜지스터(119)에 인접하는 상기 데이터 라인(118a')의 일부에 레이저를 조사하여 상기 박막 트랜지스터(119)에 인접하는 상기 데이터 라인(118a')의 일부를 오픈시킨다.6 and 7, a particle 140 is disposed between the gate electrode 118b and the drain electrode 118c to short-circuit the gate electrode 118b and the drain electrode 118c. When the gate electrode 118b and the drain electrode 118c are short-circuited, the thin film transistor 119 malfunctions and the image quality of the liquid crystal display panel is degraded. Accordingly, in order to block the data signal applied to the malfunctioning thin film transistor 119, a portion of the data line 118a ′ adjacent to the malfunctioning thin film transistor 119 is irradiated with a laser to expose the thin film transistor ( A portion of the data line 118a 'adjacent to 119 is opened.

또한, 상기 오픈된 데이터 라인(118a')의 하부에 상기 데이터 신호를 인가하기 위하여, 상기 제1 리페어 라인(도시되지 않음)과 상기 오픈된 데이터 라인(118a')의 상부 및 하부에 레이저를 조사하여 상기 제1 리페어 라인(도시되지 않음)과 상기 오픈된 데이터 라인(118a')의 상부 및 하부를 전기적으로 연결시킨다. 따라서, 상기 오픈된 데이터 라인(118a')의 상부에는 상기 데이터 구동부(도시되지 않음)로부터 상기 데이터 신호가 직접 인가되지만, 상기 오픈된 데이터 라인(118a')의 하부에는 상기 데이터 구동부(도시되지 않음)로부터 상기 데이터 신호가 상기 제1 리페어 라인(도시되지 않음)을 통하여 우회하여 인가된다.Further, in order to apply the data signal to the lower portion of the open data line 118a ', a laser is irradiated to the upper and lower portions of the first repair line (not shown) and the open data line 118a'. Thereby electrically connecting upper and lower portions of the first repair line (not shown) and the open data line 118a '. Accordingly, although the data signal is directly applied from the data driver (not shown) on the open data line 118a ', the data driver (not shown) is under the open data line 118a'. The data signal is bypassed and applied through the first repair line (not shown).

따라서, 2개 이하의 박막 트랜지스터가 오동작하는 경우, 상기 제1 및 제2 리페어 라인들(도시되지 않음)을 이용하여 상기 오동작을 방지할 수 있다.Therefore, when two or less thin film transistors malfunction, the malfunctions may be prevented by using the first and second repair lines (not shown).

실시예Example 2 2

도 8은 본 발명의 제2 실시예에 따른 액정 표시 패널을 나타내는 평면도이고, 도 9는 상기 도 8의 V-V'라인의 단면도이다. 본 실시예에서 리페어 패턴을 제외한 나머지 구성 요소들은 실시예 1과 동일하므로 중복된 부분에 대해서는 상세한 설명을 생략한다.8 is a plan view illustrating a liquid crystal display panel according to a second exemplary embodiment of the present invention, and FIG. 9 is a cross-sectional view taken along the line VV ′ of FIG. 8. In the present embodiment, the rest of the components except for the repair pattern are the same as those of the first embodiment, and thus detailed descriptions of overlapping portions will be omitted.

도 8 및 도 9를 참조하면, 상기 액정 표시 패널은 제1 기판(170), 제2 기판 (180) 및 액정층(108)을 포함한다.8 and 9, the liquid crystal display panel includes a first substrate 170, a second substrate 180, and a liquid crystal layer 108.

상기 제1 기판(170)은 상부 플레이트(100), 블랙 매트릭스(102), 오버코팅층(105) 및 공통 전극(106)을 포함한다.The first substrate 170 includes an upper plate 100, a black matrix 102, an overcoating layer 105, and a common electrode 106.

상기 제2 기판(180)은 하부 플레이트(120), 복수의 박막 트랜지스터(119), 복수의 스토리지 캐패시터(123), 복수의 데이터 라인(118a'), 복수의 게이트 라인(118b'), 복수의 스토리지 캐패시터 라인(122), 게이트 절연막(126), 패시베이션막(116), 복수의 컬러 필터(104a), 유기막(114), 복수의 화소 전극(112) 및 복수의 리페어 패턴(130)을 포함한다.The second substrate 180 may include a lower plate 120, a plurality of thin film transistors 119, a plurality of storage capacitors 123, a plurality of data lines 118a ', a plurality of gate lines 118b', and a plurality of substrates. The storage capacitor line 122, the gate insulating layer 126, the passivation layer 116, the plurality of color filters 104a, the organic layer 114, the plurality of pixel electrodes 112, and the plurality of repair patterns 130 are included. do.

상기 액정 표시 패널은 복수의 화소들을 포함하고, 상기 화소들은 서로 인접하는 데이터 라인들(118a')과 게이트 라인들(118b')에 의해 정의된다.The liquid crystal display panel includes a plurality of pixels, which are defined by data lines 118a 'and gate lines 118b' adjacent to each other.

상기 리페어 패턴(130)은 상기 화소에 대응하는 상기 게이트 절연막(126)과 상기 패시베이션막(116)의 사이에 배치되며, 상단부 및 하단부가 각각 상기 스토리지 캐패시터 라인(122) 및 상기 게이트 라인(118b')과 오버랩된다.The repair pattern 130 is disposed between the gate insulating layer 126 and the passivation layer 116 corresponding to the pixel, and an upper end portion and a lower end portion thereof respectively correspond to the storage capacitor line 122 and the gate line 118b '. ).

상기 리페어 패턴(130)이 상기 스토리지 캐패시터 라인(122) 또는 상기 게이트 라인(118b')에 오버랩되는 부분에 레이저가 조사되는 경우, 상기 리페어 패턴(130)은 상기 스토리지 캐패시터 라인(122) 또는 상기 게이트 라인(118b')과 전기적으로 연결된다.When the laser is irradiated to a portion where the repair pattern 130 overlaps the storage capacitor line 122 or the gate line 118b ', the repair pattern 130 may include the storage capacitor line 122 or the gate. Is electrically connected to line 118b '.

도 10 내지 도 14는 본 발명의 제2 실시예에 따른 액정 표시 패널의 제조방법을 나타내는 단면도들이다.10 to 14 are cross-sectional views illustrating a method of manufacturing a liquid crystal display panel according to a second embodiment of the present invention.

도 8 및 도 10을 참조하면, 먼저 상기 하부 플레이트(120) 상에 도전성 물질 을 증착한다. 계속해서, 상기 도전성 물질의 일부를 식각하여 상기 게이트 전극(118b), 상기 게이트 라인(118b'), 상기 스토리지 캐패시터 라인(122), 상기 제1 리페어 라인(도시되지 않음) 및 상기 제2 리페어 라인(도시되지 않음)을 형성한다. 이후에, 상기 게이트 전극(118b), 상기 게이트 라인(118b'), 상기 스토리지 캐패시터 라인(122), 상기 제1 리페어 라인(도시되지 않음) 및 상기 제2 리페어 라인(도시되지 않음)이 형성된 하부 플레이트(120) 상에 게이트 절연막(126)을 증착한다. 상기 게이트 절연막(126)은 산화 실리콘, 질화 실리콘 등을 포함한다.8 and 10, first, a conductive material is deposited on the lower plate 120. Subsequently, a portion of the conductive material is etched to form the gate electrode 118b, the gate line 118b ′, the storage capacitor line 122, the first repair line (not shown), and the second repair line. (Not shown). Subsequently, the gate electrode 118b, the gate line 118b ′, the storage capacitor line 122, the first repair line (not shown), and the second repair line (not shown) are formed below. The gate insulating layer 126 is deposited on the plate 120. The gate insulating layer 126 includes silicon oxide, silicon nitride, or the like.

도 8 및 도 11을 참조하면, 계속해서 아몰퍼스 실리콘 패턴 및 N+ 아몰퍼스 실리콘 패턴을 상기 게이트 전극(118b)에 대응하는 상기 게이트 절연막(126) 상에 형성하여 상기 반도체층을 형성한다. 이어서, 상기 반도체층이 형성된 상기 게이트 절연막(126) 상에 도전성 물질을 증착한다. 이후에, 상기 도전성 물질의 일부를 식각하여 상기 소오스 전극(118a), 상기 데이터 라인(118a'), 상기 드레인 전극(118c) 및 상기 리페어 패턴(130)을 형성한다. 따라서, 상기 소오스 전극(118a), 상기 게이트 전극(118b), 상기 드레인 전극(118c) 및 상기 반도체층을 포함하는 상기 박막 트랜지스터(119) 및 상기 리페어 패턴(130)이 형성된다.8 and 11, an amorphous silicon pattern and an N + amorphous silicon pattern are subsequently formed on the gate insulating layer 126 corresponding to the gate electrode 118b to form the semiconductor layer. Subsequently, a conductive material is deposited on the gate insulating layer 126 on which the semiconductor layer is formed. Subsequently, a portion of the conductive material is etched to form the source electrode 118a, the data line 118a ′, the drain electrode 118c, and the repair pattern 130. Accordingly, the thin film transistor 119 and the repair pattern 130 including the source electrode 118a, the gate electrode 118b, the drain electrode 118c, and the semiconductor layer are formed.

도 8 및 도 12를 참조하면, 계속해서 상기 박막 트랜지스터(119) 및 상기 리페어 패턴(130)이 형성된 상기 하부 플레이트(120) 상에 투명한 절연물질을 증착한다.8 and 12, a transparent insulating material is deposited on the lower plate 120 on which the thin film transistor 119 and the repair pattern 130 are formed.

이어서, 상기 증착된 투명한 절연물질 상에 컬러 필터용 물질을 도포한다. 상기 컬러 필터용 물질은 포토 레지스트를 포함한다. 이후에, 상기 도포된 컬러 필 터용 물질 상에 유기물을 도포한다. 상기 유기물을 포토 레지스트를 포함한다. 계속해서, 사진 공정을 이용하여 상기 도포된 유기물 및 컬러 필터용 물질의 일부를 제거하여 상기 드레인 전극(118c)의 일부에 대응하는 상기 증착된 투명한 절연물질이 노출되는 상기 유기막(114) 및 상기 컬러 필터(104a)를 형성한다. 이후에, 상기 유기막(114) 및 상기 컬러 필터(104a)를 식각 마스크로 이용하여 상기 드레인 전극(118c)의 일부에 대응하는 상기 증착된 투명한 절연물질을 식각하여 상기 패시베이션막(116) 및 상기 콘택홀을 형성한다.Subsequently, a color filter material is coated on the deposited transparent insulating material. The color filter material includes a photoresist. Thereafter, the organic material is applied onto the applied color filter material. The organic material includes a photoresist. Subsequently, a portion of the applied organic material and color filter material is removed using a photographic process to expose the organic layer 114 and the exposed transparent insulating material corresponding to a part of the drain electrode 118c. The color filter 104a is formed. Subsequently, the deposited transparent insulating material corresponding to a part of the drain electrode 118c is etched using the organic layer 114 and the color filter 104a as an etching mask to etch the passivation layer 116 and the passivation layer. A contact hole is formed.

이어서, 상기 유기막(114) 및 상기 콘택홀의 내면 상에 투명한 도전성 물질을 증착한다. 상기 투명한 도전성 물질은 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ZO(Zinc Oxide) 등을 포함한다. 계속해서, 상기 증착된 투명한 도전성 물질의 일부를 식각하여 상기 화소 전극(112)을 형성한다. 상기 스토리지 캐패서터 라인(122)과, 상기 화소 전극(122)과, 상기 스토리지 캐패시터 라인(122) 및 상기 화소 전극(122)의 사이에 배치된 절연막은 상기 스토리지 캐패시터(123)를 형성한다.Subsequently, a transparent conductive material is deposited on the inner surface of the organic layer 114 and the contact hole. The transparent conductive material includes indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO), zinc oxide (ZO), and the like. Subsequently, a portion of the deposited transparent conductive material is etched to form the pixel electrode 112. An insulating layer disposed between the storage capacitor line 122, the pixel electrode 122, the storage capacitor line 122, and the pixel electrode 122 forms the storage capacitor 123.

따라서, 상기 하부 플레이트(120), 상기 박막 트랜지스터(119), 상기 스토리지 캐패시터(123), 상기 데이터 라인(118a'), 상기 게이트 라인(118b'), 상기 스토리지 캐패시터 라인(122), 상기 게이트 절연막(126), 상기 패시베이션막(116), 상기 컬러 필터(104a), 상기 유기막(114), 상기 화소 전극(112), 상기 제1 리페어 라인(도시되지 않음) 및 상기 제2 리페어 라인(도시되지 않음)을 포함하는 상기 제2 기판(180)이 형성된다. Accordingly, the lower plate 120, the thin film transistor 119, the storage capacitor 123, the data line 118a ′, the gate line 118b ′, the storage capacitor line 122, and the gate insulating layer 126, the passivation film 116, the color filter 104a, the organic film 114, the pixel electrode 112, the first repair line (not shown), and the second repair line (not shown) Second substrate 180 is formed.                     

도 8 및 도 13을 참조하면, 이어서 상기 상부 플레이트(100) 상에 불투명한 물질을 증착한다. 계속해서, 상기 불투명한 물질의 일부를 제거하여 상기 블랙 매트릭스(102)를 형성한다. 이때, 불투명한 물질 및 포토레지스트를 상기 상부 기판(100) 상에 도포한 후에 사진 공정(Photo Process)을 이용하여 상기 블랙 매트릭스(102)를 형성할 수도 있다. 상기 사진 공정(Photo Process)은 노광 공정(Exposure Process) 및 현상 공정(Development Process)을 포함한다.8 and 13, an opaque material is subsequently deposited on the top plate 100. Subsequently, some of the opaque material is removed to form the black matrix 102. In this case, after the opaque material and the photoresist are applied onto the upper substrate 100, the black matrix 102 may be formed using a photo process. The photo process includes an exposure process and a development process.

이후에, 상기 블랙 매트릭스(102)가 형성된 상기 상부 플레이트(100) 상에 유기물을 도포하여 상기 패시베이션막(105)을 형성한다. 계속해서, 상기 패시베이션막(105) 상에 투명한 도전성 물질을 도포하여 상기 공통 전극(106)을 형성한다.Thereafter, the passivation layer 105 is formed by applying an organic material on the upper plate 100 on which the black matrix 102 is formed. Subsequently, a transparent conductive material is coated on the passivation film 105 to form the common electrode 106.

따라서, 상기 하부 플레이트(100), 상기 블랙 매트릭스(102), 상기 오버코팅층(105) 및 상기 공통 전극(106)을 포함하는 상기 제1 기판(170)이 형성된다.Accordingly, the first substrate 170 including the lower plate 100, the black matrix 102, the overcoating layer 105, and the common electrode 106 is formed.

도 8 및 도 14를 참조하면, 이어서 상기 제1 기판(170) 및 상기 제2 기판(180)을 대향하여 결합한다.8 and 14, the first substrate 170 and the second substrate 180 are then coupled to each other.

계속해서, 상기 제1 기판(170) 및 상기 제2 기판(180) 사이에 액정을 주입한 후에 씰런트(Sealant, 도시되지 않음)에 의해 밀봉하여 상기 액정층(108)을 형성한다. 이때, 상기 씰런트(도시되지 않음)가 형성된 상기 제1 기판(170) 또는 상기 제2 기판(180) 상에 액정을 적하(Drop)한 후에 상기 제1 기판(170) 및 상기 제2 기판(180)을 대향하여 결합하여 상기 액정층(108)을 형성할 수도 있다.Subsequently, the liquid crystal is injected between the first substrate 170 and the second substrate 180 and then sealed by a sealant (not shown) to form the liquid crystal layer 108. In this case, after the liquid crystal is dropped onto the first substrate 170 or the second substrate 180 on which the sealant (not shown) is formed, the first substrate 170 and the second substrate ( The liquid crystal layer 108 may be formed by opposing and combining 180.

도 15는 상기 도 8에 도시된 액정 표시 패널에 발생한 불량을 나타내는 평면도이고, 도 16은 상기 도 15의 VI-VI'라인의 단면도이다. FIG. 15 is a plan view illustrating a failure occurring in the liquid crystal display panel illustrated in FIG. 8, and FIG. 16 is a cross-sectional view taken along the line VI-VI ′ of FIG. 15.                     

도 15 및 도 16을 참조하면, 상기 게이트 전극(118b)과 상기 드레인 전극(118c)의 사이에 파티클(140)이 배치되어 상기 게이트 전극(118b)과 상기 드레인 전극(118c)이 단락된다. 상기 게이트 전극(118b)과 상기 드레인 전극(118c)이 단락되는 경우, 상기 박막 트랜지스터(119)가 오동작하여 상기 액정 표시 패널의 화질이 저하된다.15 and 16, a particle 140 is disposed between the gate electrode 118b and the drain electrode 118c to short-circuit the gate electrode 118b and the drain electrode 118c. When the gate electrode 118b and the drain electrode 118c are short-circuited, the thin film transistor 119 malfunctions and the image quality of the liquid crystal display panel is degraded.

도 17 내지 도 19는 본 발명의 제2 실시예에 따른 액정 표시 패널의 불량 제거 방법을 나타내는 평면도들이다.17 to 19 are plan views illustrating a method for removing defects of a liquid crystal display panel according to a second exemplary embodiment of the present invention.

도 17을 참조하면, 상기 오동작하는 박막 트랜지스터(119)에 인가되는 상기 데이터 신호를 차단하기 위하여, 상기 오동작하는 박막 트랜지스터(119)에 인접하는 상기 게이트 라인(118b')의 양측에 레이저를 조사하여 상기 오동작하는 박막 트랜지스터(119)에 인접하는 상기 게이트 라인(118b')의 양측을 오픈시킨다. 상기 게이트 라인(118b')의 오픈된 부분들(142a, 142b)은 상기 오동작하는 박막 트랜지스터(119)의 좌우측에 각각 배치된다. 따라서, 상기 오동작하는 박막 트랜지스터(119)는 상기 게이트 라인(118b')과 전기적으로 절연된다.Referring to FIG. 17, in order to block the data signal applied to the malfunctioning thin film transistor 119, a laser is irradiated to both sides of the gate line 118b ′ adjacent to the malfunctioning thin film transistor 119. Both sides of the gate line 118b 'adjacent to the malfunctioning thin film transistor 119 are opened. Open portions 142a and 142b of the gate line 118b 'are disposed on the left and right sides of the malfunctioning thin film transistor 119, respectively. Thus, the malfunctioning thin film transistor 119 is electrically insulated from the gate line 118b '.

도 18을 참조하면, 상기 오동작하는 박막 트랜지스터(119)에 인접하는 상기 리페어 패턴들(130)과 상기 오픈된 게이트 라인(118b')이 오버랩되는 부분, 및 상기 리페어 패턴들(130)과 상기 스토리지 캐패시터 라인(122)이 오버랩되는 부분에 레이저를 조사하여, 상기 오픈된 게이트 라인(118b')이 상기 리페어 패턴들(130)을 통하여 상기 스토리지 캐패시터 라인(122)에 전기적으로 연결시키는 리패어 패턴용 콘택홀들(144a, 144b, 144c, 144d)을 형성한다. Referring to FIG. 18, a portion of the repair patterns 130 adjacent to the malfunctioning thin film transistor 119 and the open gate line 118b 'overlaps with the repair patterns 130 and the storage. For the repair pattern for irradiating a laser to the overlapping portion of the capacitor line 122, the open gate line 118b 'electrically connected to the storage capacitor line 122 through the repair patterns 130 Contact holes 144a, 144b, 144c and 144d are formed.                     

도 19를 참조하면, 상기 공통 전압이 상기 오픈된 게이트 라인(118b')에 인가되는 것을 방지하기 위하여, 상기 리페어 패턴들(130)을 기준으로 상기 오동작하는 박막 트랜지스터(119)의 반대쪽에 배치되며, 상기 리페어 패턴들(130)에 전기적으로 연결된 상기 스토리지 캐패시터 라인(122)의 양측에 레이저를 조사하여 상기 스토리지 캐패시터 라인(122)의 양측을 오픈시킨다. 상기 스토리지 캐패시터 라인(122)의 오픈된 부분들(146a, 146b)은 상기 스토리지 캐패시터 라인(122)과 상기 리페어 패턴들(130)을 연결하는 콘택홀들(144b, 144c)의 좌우측에 배치된다.Referring to FIG. 19, to prevent the common voltage from being applied to the open gate line 118b ', it is disposed on the opposite side of the malfunctioning thin film transistor 119 based on the repair patterns 130. In addition, both sides of the storage capacitor line 122 are opened by irradiating a laser to both sides of the storage capacitor line 122 electrically connected to the repair patterns 130. Open portions 146a and 146b of the storage capacitor line 122 are disposed at left and right sides of the contact holes 144b and 144c connecting the storage capacitor line 122 and the repair patterns 130.

따라서, 상기 게이트 신호가 상기 리페어 패턴들(130) 및 상기 스토리지 캐패시터 라인(122)을 통하여 상기 오동작하는 박막 트랜지스터를 우회하여 상기 오픈된 게이트 라인(118b')에 인가된다. 본 실시예에서, 상기 게이트 신호는 상기 게이트 라인(118b')의 일측에서만 인가되나, 상기 공통 전압은 상기 스토리지 캐패시터 라인(122)의 양측에서 인가된다.Accordingly, the gate signal is applied to the open gate line 118b 'by bypassing the malfunctioning thin film transistor through the repair patterns 130 and the storage capacitor line 122. In the present embodiment, the gate signal is applied only at one side of the gate line 118b ', but the common voltage is applied at both sides of the storage capacitor line 122.

따라서, 상기 제2 기판(180)이 상기 리페어 라인들(130)을 포함하여 상기 오동작하는 박막 트랜지스터(119)의 수가 3개 이상인 경우에도 상기 오동작을 방지할 수 있다.Therefore, even when the second substrate 180 includes the repair lines 130 and the number of the malfunctioning thin film transistors 119 is three or more, the malfunction can be prevented.

실시예Example 3 3

도 20은 본 발명의 제3 실시예에 따른 액정 표시 패널을 나타내는 평면도이고, 도 21은 상기 도 20의 VII-VII'라인의 단면도이다. 본 실시예에서 컬러 필터를 제외한 나머지 구성 요소들은 실시예 2와 동일하므로 중복된 부분에 대해서는 상세한 설명을 생략한다. 20 is a plan view illustrating a liquid crystal display panel according to a third exemplary embodiment of the present invention, and FIG. 21 is a cross-sectional view taken along the line VII-VII ′ of FIG. 20. In the present embodiment, the rest of the components except for the color filter are the same as those of the second embodiment, and thus detailed descriptions thereof will be omitted.                     

도 20 및 도 21을 참조하면, 상기 액정 표시 패널은 제1 기판(170), 제2 기판(180) 및 액정층(108)을 포함한다.20 and 21, the liquid crystal display panel includes a first substrate 170, a second substrate 180, and a liquid crystal layer 108.

상기 제1 기판(170)은 상부 플레이트(100), 블랙 매트릭스(102), 컬러 필터(104b) 및 공통 전극(106)을 포함한다.The first substrate 170 includes an upper plate 100, a black matrix 102, a color filter 104b, and a common electrode 106.

상기 제2 기판(180)은 하부 플레이트(120), 복수의 박막 트랜지스터(119), 복수의 스토리지 캐패시터(123), 복수의 데이터 라인(118a'), 복수의 게이트 라인(118b'), 복수의 스토리지 캐패시터 라인(122), 게이트 절연막(126), 패시베이션막(116), 유기막(114), 복수의 화소 전극(112) 및 복수의 리페어 패턴(130)을 포함한다.The second substrate 180 may include a lower plate 120, a plurality of thin film transistors 119, a plurality of storage capacitors 123, a plurality of data lines 118a ', a plurality of gate lines 118b', and a plurality of substrates. The storage capacitor line 122, the gate insulating layer 126, the passivation layer 116, the organic layer 114, the plurality of pixel electrodes 112, and the plurality of repair patterns 130 are included.

따라서, 상기 제1 기판(170)이 상기 컬러 필터(104b)를 포함하는 경우에도, 상기 리페어 패턴을 이용하여 상기 박막 트랜지스터(119)의 오동작을 방지할 수 있다.Therefore, even when the first substrate 170 includes the color filter 104b, a malfunction of the thin film transistor 119 may be prevented by using the repair pattern.

상기와 같은 본 발명에 따르면, 표시 패널이 우회회로용 패턴을 포함하여 박막 트랜지스터의 오동작을 방지한다. 또한, 상기 표시 패널이 리페어 패턴을 포함하여 다수의 박막 트랜지스터들이 오동작하는 경우에도 상기 다수의 박막 트랜지스터들의 오동작을 방지할 수 있다. 또한, 상기 박막 트랜지스터들의 오동작을 방지하여 상기 표시 패널의 화질이 향상된다.According to the present invention as described above, the display panel includes a bypass circuit pattern to prevent malfunction of the thin film transistor. In addition, even when the display panel includes a repair pattern and a plurality of thin film transistors malfunction, the malfunction of the plurality of thin film transistors can be prevented. In addition, the image quality of the display panel is improved by preventing malfunction of the thin film transistors.

더욱이, 상기 표시 패널의 수리가 용이하여 제조비용 및 수리비용이 감소하고 수율이 향상된다. In addition, the display panel can be easily repaired, thereby reducing manufacturing and repair costs and improving yield.                     

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (17)

플레이트;plate; 상기 플레이트 상에 배치되고 스위칭 소자의 게이트 전극과 전기적으로 연결되는 게이트 라인;A gate line disposed on the plate and electrically connected to the gate electrode of the switching element; 상기 플레이트 상에 배치된 스토리지 캐패시터 라인;A storage capacitor line disposed on the plate; 상기 게이트 라인 및 상기 캐패시터 라인 상에 배치되는 절연막;An insulating layer disposed on the gate line and the capacitor line; 상기 절연막 상에 배치되고, 상기 스위칭 소자의 드레인 전극과 전기적으로 연결되며, 상기 스토리지 캐패시터 라인의 일부와 중첩되는 화소 전극; 및A pixel electrode on the insulating layer, electrically connected to the drain electrode of the switching element, and overlapping a portion of the storage capacitor line; And 상기 절연막 상에 배치되어 상기 게이트 라인의 일부 및 상기 스토리지 캐패시터 라인의 일부와 중첩되는 리페어 패턴을 포함하는 표시 패널용 기판.And a repair pattern disposed on the insulating layer and overlapping a portion of the gate line and a portion of the storage capacitor line. 제1항에 있어서, 상기 리페어 패턴은 상기 게이트 라인 및 상기 스토리지 캐패시터 라인과 전기적으로 절연되는 것을 특징으로 하는 표시 패널용 기판.The display panel substrate of claim 1, wherein the repair pattern is electrically insulated from the gate line and the storage capacitor line. 제1항에 있어서, 상기 표시 패널용 기판은 상기 스위칭 소자의 소오스 전극과 전기적으로 연결되는 데이터 라인을 더 포함하고, 상기 리페어 패턴은 상기 데이터 라인과 동일한 층에 배치되는 것을 특징으로 하는 표시 패널용 기판.The display panel of claim 1, wherein the display panel substrate further comprises a data line electrically connected to a source electrode of the switching element, and the repair pattern is disposed on the same layer as the data line. Board. 제1항에 있어서, 상기 화소 전극은 투명한 도전성 물질을 갖는 투명 전극을 포함하는 것을 특징으로 하는 표시 패널용 기판.The display panel substrate of claim 1, wherein the pixel electrode comprises a transparent electrode having a transparent conductive material. 제1항에 있어서, 상기 화소 전극은 반사율이 높은 물질을 갖는 반사 전극을 포함하는 것을 특징으로 하는 표시 패널용 기판.The display panel substrate of claim 1, wherein the pixel electrode comprises a reflective electrode having a material having a high reflectance. 제1항에 있어서, 상기 화소 전극은 투명한 도전성 물질을 갖는 투명 전극 및 상기 투명 전극 상에 배치되고 반사율이 높은 물질을 갖는 반사 전극을 포함하는 것을 특징으로 하는 표시 패널용 기판.The display panel substrate of claim 1, wherein the pixel electrode comprises a transparent electrode having a transparent conductive material and a reflective electrode disposed on the transparent electrode and having a material having a high reflectance. 제1항에 있어서, 상기 리페어 패턴이 형성된 상기 절연막과 상기 화소 전극의 사이에 배치되어 상기 표시 패널용 기판의 표면을 평탄화하는 유기막을 더 포함하는 것을 특징으로 하는 표시 패널용 기판.The display panel substrate of claim 1, further comprising an organic layer disposed between the insulating layer on which the repair pattern is formed and the pixel electrode to planarize a surface of the display panel substrate. 제1항에 있어서, 상기 리페어 패턴이 형성된 상기 절연막과 상기 화소 전극의 사이에 배치되어 소정의 파장을 갖는 광을 투과시키는 컬러 필터를 더 포함하는 것을 특징으로 하는 표시 패널용 기판.The display panel substrate of claim 1, further comprising a color filter disposed between the insulating layer on which the repair pattern is formed and the pixel electrode to transmit light having a predetermined wavelength. 제8항에 있어서, 상기 컬러 필터와 상기 화소 전극의 사이에 배치되어 상기 표시 패널용 기판의 표면을 평탄화하는 유기막을 더 포함하는 것을 특징으로 하는 표시 패널용 기판.The display panel substrate of claim 8, further comprising an organic layer disposed between the color filter and the pixel electrode to planarize the surface of the display panel substrate. 상부 플레이트 및 상기 상부 플레이트 상에 배치된 공통 전극을 포함하는 제1 기판;A first substrate including an upper plate and a common electrode disposed on the upper plate; 하부 플레이트와, 상기 하부 플레이트 상에 배치되고 스위칭 소자의 게이트 전극과 전기적으로 연결되는 게이트 라인과, 상기 하부 플레이트 상에 배치된 스토리지 캐패시터 라인과, 상기 게이트 라인 및 상기 캐패시터 라인 상에 배치되는 절연막과, 상기 절연막 상에 배치되고, 상기 스위칭 소자의 드레인 전극과 전기적으로 연결되며, 상기 스토리지 캐패시터 라인의 일부와 중첩되는 화소 전극과, 상기 절연막 상에 배치되어 상기 게이트 라인의 일부 및 상기 스토리지 캐패시터 라인의 일부와 중첩되는 리페어 패턴을 포함하는 제2 기판; 및A lower plate, a gate line disposed on the lower plate and electrically connected to a gate electrode of a switching element, a storage capacitor line disposed on the lower plate, an insulating layer disposed on the gate line and the capacitor line; A pixel electrode disposed on the insulating layer, electrically connected to a drain electrode of the switching element, and overlapping a portion of the storage capacitor line; a pixel electrode disposed on the insulating layer, the portion of the gate line and the storage capacitor line. A second substrate including a repair pattern overlapping a portion of the second substrate; And 상기 공통 전극과 상기 화소 전극의 사이에 배치된 액정층을 포함하는 액정 표시 패널.And a liquid crystal layer disposed between the common electrode and the pixel electrode. 제10항에 있어서, 상기 제2 기판은 상기 리페어 패턴이 형성된 상기 절연막과 상기 화소 전극의 사이에 배치되어 소정의 파장을 갖는 광을 투과시키는 컬러 필터를 더 포함하는 것을 특징으로 하는 액정 표시 패널.The liquid crystal display panel of claim 10, wherein the second substrate further comprises a color filter disposed between the insulating film on which the repair pattern is formed and the pixel electrode to transmit light having a predetermined wavelength. 제11항에 있어서, 상기 컬러 필터와 상기 화소 전극의 사이에 배치되어 상기 제2 기판의 표면을 평탄화하는 유기막을 더 포함하는 것을 특징으로 하는 액정 표시 패널.The liquid crystal display panel of claim 11, further comprising an organic layer disposed between the color filter and the pixel electrode to planarize the surface of the second substrate. 제10항에 있어서, 상기 제1 기판은 상기 상부 플레이트와 상기 공통 전극의 사이에 배치되어 소정의 파장을 갖는 광을 투과시키는 컬러 필터를 더 포함하는 것을 특징으로 하는 액정 표시 패널.The liquid crystal display panel of claim 10, wherein the first substrate further comprises a color filter disposed between the upper plate and the common electrode to transmit light having a predetermined wavelength. 제13항에 있어서, 상기 리페어 패턴이 형성된 상기 절연막과 상기 화소 전극의 사이에 배치되어 상기 제2 기판의 표면을 평탄화하는 유기막을 더 포함하는 것을 특징으로 하는 액정 표시 장치.The liquid crystal display device of claim 13, further comprising an organic layer disposed between the insulating layer on which the repair pattern is formed and the pixel electrode to planarize the surface of the second substrate. 오동작하는 박막 트랜지스터에 인접하는 게이트 라인의 양측을 오픈시켜 상기 박막 트랜지스터를 상기 게이트 라인과 전기적으로 절연시키는 단계;Electrically insulating the thin film transistor from the gate line by opening both sides of a gate line adjacent to a malfunctioning thin film transistor; 상기 박막 트랜지스터에 인접하여 배치된 리페어 패턴들을 상기 게이트 라인 및 상기 게이트 라인에 이격되어 배치된 스토리지 캐패시터 라인과 전기적으로 연결시키는 단계; 및Electrically connecting repair patterns arranged adjacent to the thin film transistor with the gate lines and the storage capacitor lines spaced apart from the gate lines; And 상기 리페어 패턴들을 기준으로 상기 박막 트랜지스터의 반대쪽에 배치된 스토리지 캐패시터 라인의 양측을 오픈시키는 단계를 포함하는 표시 패널의 불량 제거 방법.And opening both sides of a storage capacitor line disposed on the opposite side of the thin film transistor based on the repair patterns. 제15항에 있어서, 상기 게이트 라인의 양측을 오픈시키는 단계는 상기 게이트 라인의 양측에 레이저를 조사하는 단계를 포함하고, 상기 스토리지 캐패시터 라 인의 양측을 오픈시키는 단계는 상기 스토리지 캐피시터 라인의 양측에 레이저를 조사하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 불량 제거 방법.16. The method of claim 15, wherein opening both sides of the gate line comprises irradiating a laser to both sides of the gate line, and opening both sides of the storage capacitor line comprises lasering both sides of the storage capacitor line. And removing the defect from the display panel. 제15항에 있어서, 상기 각 리페어 패턴들의 양단부들은 상기 게이트 라인 및 상기 스토리지 캐패시터 라인과 오버랩되고, 상기 전기적으로 연결하는 단계는 상기 오버랩되는 부분들에 레이저를 조사하여 리패어 패턴용 콘택홀들을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 불량 제거 방법.The method of claim 15, wherein both ends of the repair patterns overlap with the gate line and the storage capacitor line, and the connecting of the repair patterns forms contact hole for the repair pattern by irradiating a laser to the overlapping portions. And removing the defects of the display panel.
KR1020040064059A 2004-08-13 2004-08-13 Substrate for a display panel, liquid crystal display panel and method for repairing the same KR20060015207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040064059A KR20060015207A (en) 2004-08-13 2004-08-13 Substrate for a display panel, liquid crystal display panel and method for repairing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064059A KR20060015207A (en) 2004-08-13 2004-08-13 Substrate for a display panel, liquid crystal display panel and method for repairing the same

Publications (1)

Publication Number Publication Date
KR20060015207A true KR20060015207A (en) 2006-02-16

Family

ID=37124045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064059A KR20060015207A (en) 2004-08-13 2004-08-13 Substrate for a display panel, liquid crystal display panel and method for repairing the same

Country Status (1)

Country Link
KR (1) KR20060015207A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824960B1 (en) * 2006-10-25 2008-04-28 주식회사 코윈디에스티 Apparatus and method for revising color filter
KR101327847B1 (en) * 2007-03-13 2013-11-11 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same
KR101350655B1 (en) * 2007-05-28 2014-01-13 엘지디스플레이 주식회사 Thin Film Transitor Substrate And The Method For Fabricating And Repair Of The Same
CN110858044A (en) * 2018-08-23 2020-03-03 三星显示有限公司 Liquid crystal display device having a plurality of pixel electrodes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824960B1 (en) * 2006-10-25 2008-04-28 주식회사 코윈디에스티 Apparatus and method for revising color filter
KR101327847B1 (en) * 2007-03-13 2013-11-11 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same
KR101350655B1 (en) * 2007-05-28 2014-01-13 엘지디스플레이 주식회사 Thin Film Transitor Substrate And The Method For Fabricating And Repair Of The Same
CN110858044A (en) * 2018-08-23 2020-03-03 三星显示有限公司 Liquid crystal display device having a plurality of pixel electrodes
US11067859B2 (en) 2018-08-23 2021-07-20 Samsung Display Co., Ltd. Liquid crystal display device and repairing method thereof

Similar Documents

Publication Publication Date Title
US7583350B2 (en) Gate-in-panel type liquid crystal display device with shortage preventing pattern at connection pattern and method of fabricating the same
US8130349B2 (en) Substrate for a display apparatus including domain forming member disposed thereon
US7719641B2 (en) Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
US7750987B2 (en) Substrate for a display device, liquid crystal display device having the same and method of manufacturing the same
US20050195353A1 (en) Liquid crystal display apparatus and method of manufacturing the same
US7394510B2 (en) Array substrate having COT structure for use in liquid crystal display device and method of fabricating the same
US7911566B2 (en) Color filters of liquid crystal display and method for fabricating the same
KR102398939B1 (en) Display substrate, repair method of display substrate
US10684713B2 (en) Display device and manufacturing method of the same
US7133095B2 (en) Color filter substrate having color filter portions of different thickness, and overcoating layer on common electrode, LCD having the same, and method of manufacturing
US10649301B2 (en) Display panel, manufacturing method thereof and display device
KR20060116878A (en) Substrate for display device, method of manufacturing the same and liquid crystal display device having the same
KR101158903B1 (en) Substrate For Display Device, Method of Manufacturing The Same, And Display Device Having The Same
US20010030728A1 (en) Liquid crystal display and inspection method thereof
US7929104B2 (en) Liquid crystal display and method of producing same
KR20070077998A (en) Color filter substrate and method for manufacturing the same and liquid crystal display panel having the same
KR20070018456A (en) Substrate for display device, method of manufacturing the same, method of testing the same and liquid crystal display device having the same
KR20060015207A (en) Substrate for a display panel, liquid crystal display panel and method for repairing the same
KR100963032B1 (en) A lcd using of heating common electrode and the fabrication method
US7920242B2 (en) Array substrate for LCD
KR20050092851A (en) Liquid crystal display apparatus and method of manufacturing the same
KR20060019224A (en) Substrate for a display panel, liquid crystal display panel and method for repairing the same
KR20050029019A (en) Liquid crystal display apparatus and method of manufacturing the same
KR20050090191A (en) Liquid crystal display apparatus and method of manufacturing the same
KR20060020053A (en) Substrate for a display apparatus, method of manufacturing the same, and liquid crystal display apparatus having the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination