KR20060015197A - Waveform shaping circuit of remote control receiver and remote control receiver of using the waveform shaping circuit - Google Patents
Waveform shaping circuit of remote control receiver and remote control receiver of using the waveform shaping circuit Download PDFInfo
- Publication number
- KR20060015197A KR20060015197A KR1020040064048A KR20040064048A KR20060015197A KR 20060015197 A KR20060015197 A KR 20060015197A KR 1020040064048 A KR1020040064048 A KR 1020040064048A KR 20040064048 A KR20040064048 A KR 20040064048A KR 20060015197 A KR20060015197 A KR 20060015197A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- waveform shaping
- capacitor
- output
- shaping unit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/11—Arrangements specific to free-space transmission, i.e. transmission through air or vacuum
- H04B10/114—Indoor or close-range type systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
적외선 수신기의 복조부, 슈미트 트리거 및 출력단의 기능을 통합적으로 수행하는 파형 성형 회로 및 이를 이용하는 적외선 수신기가 개시된다. 상기 파형 성형 회로는 복수개의 트랜지스터들 및 복수개의 커패시터들을 이용하여 적외선 수신기의 비교부로부터 입력되는 입력신호를 수신하고, 수신된 입력 신호의 펄스열이 존재하는 시간 구간에 상응하는 구형파를 발생한다. 종래에 비해 적은 수의 트랜지스터들로 동일한 기능을 수행하는 회로를 구현함에 따라, 적외선 수신기가 차지하는 반도체 웨이퍼상의 면적을 감소시킬 수 있으며, 반도체 제조 공정의 복잡함을 회피하여 수율을 향상시킬 수 있다.Disclosed are a waveform shaping circuit which integrally performs functions of a demodulator, a Schmitt trigger, and an output stage of an infrared receiver, and an infrared receiver using the same. The waveform shaping circuit receives an input signal input from a comparator of the infrared receiver using a plurality of transistors and a plurality of capacitors, and generates a square wave corresponding to a time interval in which a pulse string of the received input signal exists. By implementing a circuit that performs the same function with fewer transistors than in the related art, the area on the semiconductor wafer occupied by the infrared receiver can be reduced, and the yield can be improved by avoiding the complexity of the semiconductor manufacturing process.
Description
도 1은 일반적인 적외선 수신기를 도시한 블록도이다.1 is a block diagram illustrating a general infrared receiver.
도 2는 상기 도 1에 도시된 복조부, 슈미트 트리거 및 출력단의 동작을 설명하기 위한 타이밍도이다.FIG. 2 is a timing diagram for describing operations of the demodulator, the Schmitt trigger, and the output terminal illustrated in FIG. 1.
도 3은 상기 도 1에 도시된 슈미트 트리거 및 출력단을 도시한 회로도이다.FIG. 3 is a circuit diagram illustrating the Schmitt trigger and output stage shown in FIG. 1.
도 4는 본 발명의 실시예 1에 따른 파형 성형 회로를 도시한 회로도이다.4 is a circuit diagram showing a waveform shaping circuit according to a first embodiment of the present invention.
도 5는 상기 도 4의 파형 성형 회로의 동작을 설명하기 위한 타이밍도이다.FIG. 5 is a timing diagram for describing an operation of the waveform shaping circuit of FIG. 4.
도 6은 본 발명의 실시예 2에 따른 파형 성형 회로를 도시한 회로도이다.6 is a circuit diagram showing a waveform shaping circuit according to a second embodiment of the present invention.
도 7은 도 6의 파형 성형 회로의 동작을 설명하기 위한 타이밍도이다.FIG. 7 is a timing diagram for describing an operation of the waveform shaping circuit of FIG. 6.
도 8은 본 발명의 실시예 3에 따른 적외선 수신기를 도시한 블록도이다.8 is a block diagram showing an infrared receiver according to Embodiment 3 of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
301, 401 : 제1 파형 성형부 303, 403 : 제2 파형 성형부301 and 401: first
305, 405 : 제3 파형 성형부 307, 407 : 제4 파형 성형부305 and 405: third
309, 409 : 출력부 513 : 파형 성형 회로309, 409: output unit 513: waveform shaping circuit
본 발명은 반도체 집적회로에 관한 것으로 더욱 상세하게는 적외선 수신기용 반도체 장치에 사용되는 복조회로에 관한 것이다.The present invention relates to a semiconductor integrated circuit, and more particularly, to a demodulation circuit used in a semiconductor device for an infrared receiver.
무선으로 데이터를 전송하는 방법으로는 전파(RF)나 적외선을 이용하는 방법이 있다. 보통 전파(RF)를 이용하는 방법은 전파 진행 경로에 방해물이 있더라도 데이터 전송이 이루어지므로 일반적으로 선호하는 방법이다. 그러나 주변 전자 장비의 간섭등으로 인한 오동작의 우려와 부족한 전파 자원으로 인해 법률적 규제를 가지는 단점이 있다. As a method of transmitting data wirelessly, there is a method using radio waves (RF) or infrared rays. In general, a method using radio waves (RF) is generally preferred because data transmission is performed even if there are obstacles in the propagation path. However, there are drawbacks of legal restrictions due to concerns about malfunction due to interference of surrounding electronic equipment and insufficient radio resources.
직진성을 가지는 적외선을 이용하는 경우, 이러한 법률적 규제로부터 자유로울 수 있으며, 비용적인 측면에서 효과적이므로 전파(RF)를 이용하는 방법에 대한 좋은 대안이 될 수 있다.In case of using infrared ray which is straight, it can be free from these legal regulations, and it is a good alternative to the method of using radio wave (RF) because it is cost effective.
적외선을 이용한 데이터 통신을 위해 적외선 신호를 데이터의 형식으로 변환하여 전송한다. 이러한 데이터는 송신단과 수신단 사이에 미리 약속된 형태이다. 미리 약속된 데이터의 형태로 주로 사용되는 것으로는 NEC format과 RC5 format 기타 여러 format 등이 있다.Infrared signal is converted into data format and transmitted for data communication using infrared rays. This data is in a form promised between the transmitting end and the receiving end. Commonly used in the form of pre-promised data includes the NEC format, the RC5 format, and various other formats.
일반적인 적외선 송신기는 전용 마이콤을 이용하여 제어 신호를 송신하는데, 이에사용되는 데이터 신호는 NRZ(Non Return to Zero)라 불리우는 '0'과 '1'의 2진 신호의 형태가 된다. 이러한 2진 신호를 적외선 신호로 변환하여 송신하면 송신기로부터 수신 가능한 통달 거리는 다른 광원의 간섭으로 인하여 짧아지는 단점을 가 진다. 따라서 이러한 통달 거리 문제를 해결하기 위해 데이터 신호에 비해 높은 주파수를 가진 반송파를 이용한다. 통상적인 적외선 송신기의 경우, 반송파는 30KHz 내지 40KHz의 주파수를 가지며, 특히 37.9KHz의 주파수를 많이 사용하고 있다.In general, an infrared transmitter transmits a control signal using a dedicated microcomputer, and the data signal used therein is in the form of binary signals of '0' and '1' called non return to zero (NRZ). If the binary signal is converted into an infrared signal and then transmitted, a communication distance that can be received from the transmitter has a disadvantage of shortening due to interference of other light sources. Therefore, in order to solve this communication distance problem, a carrier having a higher frequency than a data signal is used. In the case of a typical infrared transmitter, the carrier has a frequency of 30KHz to 40KHz, and in particular, a frequency of 37.9KHz is frequently used.
도 1은 일반적인 적외선 수신기를 도시한 블록도이다.1 is a block diagram illustrating a general infrared receiver.
도 1을 참조하면, 적외선 수신기는 포토 다이오드(101), 전압 변환부(103), 증폭기(105), 대역 통과 필터(107), 자동 이득 제어 회로(109), 비교부(111), 복조부(113), 슈미트 트리거(115) 및 출력단(117)으로 구성된다.Referring to FIG. 1, an infrared receiver includes a
포토 다이오드(101)는 적외선 신호를 감지하고, 이를 전류로 변환한다. 포토 다이오드를 흐르는 전류량은 전압 변환부(103)에 의해 소정 전압으로 변환된다. 전압 변환부에서 전압으로 변환된 입력신호는 증폭기(105)로 입력된다. 상기 증폭기(105)는 자동 이득 제어 신호 VAGC에 응답하여 전압 변환부의 출력을 증폭한다. 또한, 증폭기(105)에 의해 증폭된 신호는 대역 통과 필터(107)에 입력되어 소정의 주파수 대역에 해당하는 신호만이 출력된다. 대역 통과 필터(107)의 출력 신호 fout은 자동 이득 제어 회로(109) 및 비교부(111)로 입력된다. 자동 이득 제어 회로(109)는 대역 통과 필터(107)의 출력 신호 fout 및 소정의 문턱 전압 Vt를 비교하여 자동 이득 제어 신호 VAGC를 발생한다. 비교부(111)는 상기 대역 통과 필터(107)의 출력 신호 fout와 기준 전압 VREF를 비교하고, 비교 전압을 복조부(113)로 출력한다. 복조부(113)는 비교부(111)의 출력 신호를 복조하여 반송파를 제거한다. 또한, 상기 복조부(113)는 적분기의 기능을 가진다. 즉, 펄스열의 형태로 입력되는 비교부(111)의 출력 신호를 적분하여 소정의 상승 시간 및 하강 시간을 가진 신호 를 형성한다. 복조부(113)에 의해 반송파가 제거된 신호는 슈미트 트리거(115)에 입력되어 정형화된 구형파로 변환된다. 상기 슈미트 트리거(115)의 출력 신호인 정형화된 구형파에 응답하여 출력단(117)은 출력 신호를 발생한다.The
도 2는 상기 도 1에 도시된 복조부, 슈미트 트리거 및 출력단의 동작을 설명하기 위한 타이밍도이다.FIG. 2 is a timing diagram for describing operations of the demodulator, the Schmitt trigger, and the output terminal illustrated in FIG. 1.
도 2를 참조하면, 복조기에 입력되는 펄스열들은 복조기에서 적분된다. 다만, 소정 개수의 펄스 이상의 경우에는, 일정한 최대값을 가지게 된다. 즉, 상기 도 2에서는, 3개의 펄스 동안 Vt1까지 상승하고, 4번째 또는 5번째 펄스에서는 최대치에 도달한 후, 펄스가 지속되는 동안 그 최대치를 유지하게 된다. 펄스가 더 이상 발생하지 않는 경우, 복조기 출력 신호는 최대치에서 하강을 시작하게 된다. 바람직하게는, 복조기 출력 신호의 상승 시간과 하강 시간은 상호 동일하게 한다.Referring to FIG. 2, pulse trains input to the demodulator are integrated in the demodulator. However, in the case of a predetermined number of pulses or more, it has a fixed maximum value. That is, in FIG. 2, the voltage rises to Vt1 for three pulses, reaches a maximum value in the fourth or fifth pulse, and maintains the maximum value for the duration of the pulse. If the pulse no longer occurs, the demodulator output signal will begin to descend at its maximum. Preferably, the rise time and fall time of the demodulator output signal are equal to each other.
슈미트 트리거는 복조기 출력 신호를 입력으로 가진다. 슈미트 크리거는 상기 복조기 입력 신호에 노이즈 등이 개재된 경우, 노이즈의 영향에 따른 복조기 출력 신호의 파형의 왜곡을 회피하기 위해 사용된다. 즉, 복조기 출력 신호가 Vt1 이상인 경우, 슈미트 트리거 및 출력단은 이를 인식하여 저레벨의 신호를 출력하고, 복조기 출력 신호가 Vt2 이하로 하강하는 경우, 슈미트 트리거 및 출력단은 이를 인식하여 고레벨의 신호를 출력한다.The Schmitt trigger has a demodulator output signal as an input. The Schmidt Kriger is used to avoid distortion of the waveform of the demodulator output signal due to the influence of noise when noise or the like is interposed in the demodulator input signal. That is, if the demodulator output signal is greater than or equal to Vt1, the Schmitt trigger and output stage recognize this and output a low level signal. If the demodulator output signal falls below Vt2, the Schmitt trigger and output stage recognize this and output a high level signal. .
도 3은 상기 도 1에 도시된 슈미트 트리거 및 출력단을 도시한 회로도이다.FIG. 3 is a circuit diagram illustrating the Schmitt trigger and output stage shown in FIG. 1.
도 3 및 도 2를 참조하면, 소정의 상승 시간과 하강 시간을 가진 복조기 출력 신호가 슈미트 트리거(201)에 입력된다. 3 and 2, a demodulator output signal having a predetermined rise time and fall time is input to the Schmitt
복조기 출력 신호가 Vt2 이하인 경우, 비교기 COMP는 양의 출력단에 저레벨을 출력하여 전류원 I1을 동작시키고, 전류원 I2의 동작을 저지한다. 전류원 I1의 동작에 의해 트랜지스터 Q3는 턴-온 되며, 트랜지스터 Q2는 턴-오프된다. 즉, 트랜지스터 Q2의 베이스단에는 Vt2+Vbe의 전압이 인가되고, 트랜지스터 Q3의 베이스단에는 Vt1-Vbe의 전압이 인가된 상황에서, 트랜지스터 Q3는 턴-온되므로 트랜지스터 Q2 및 Q3의 에미터단의 전압은 Vt1이 된다. 따라서, 트랜지스터 Q2의 Vbe는 턴-온 되기 위한 전압 이하가 되므로, 트랜지스터 Q2는 오프 상태에 있게되고 트랜지스터 Q5 또한 오프 상태에 있게 된다. 트랜지스터 Q5의 오프에 따라 저항 R3에는 전류가 공급되지 않으므로 트랜지스터 Q4가 오프 상태에 있게 된다. 따라서, 출력단(203)에는 고레벨의 전압이 발생하게 된다.When the demodulator output signal is equal to or less than Vt2, the comparator COMP outputs a low level to the positive output terminal to operate the current source I1 and inhibit the operation of the current source I2. The transistor Q3 is turned on by the operation of the current source I1, and the transistor Q2 is turned off. That is, in the situation where the voltage of Vt2 + Vbe is applied to the base terminal of transistor Q2 and the voltage of Vt1-Vbe is applied to the base terminal of transistor Q3, transistor Q3 is turned on so that the voltage of the emitter terminals of transistors Q2 and Q3 is Becomes Vt1. Thus, since Vbe of transistor Q2 is below the voltage to be turned on, transistor Q2 is in the off state and transistor Q5 is also in the off state. The transistor Q4 is in the off state because no current is supplied to the resistor R3 when the transistor Q5 is turned off. Therefore, a high level of voltage is generated at the
복조기 출력 신호가 Vt1 이상으로 상승한 경우, 비교기 COMP의 양의 출력단은 고레벨을 출력하여 전류원 I2를 동작시키고, 전류원 I1의 동작을 저지한다. 대신호 전류 해석에서의 KCL을 만족하기 위해 트랜지스터 Q5, Q2 및 전류원 I2로 이루어진 전류 경로가 형성된다. 즉, 트랜지스터 Q2는 턴-온되고, 트랜지스터 Q3는 턴-오프되어 트랜지스터 Q2, Q3의 에미터단의 전압은 Vt2의 레벨을 가지게 된다. 한편, 트랜지스터 Q5의 턴-온에 의해 저항 R3에는 전류가 흐르게 되고 트랜지스터 Q4의 베이스단의 전압은 소정 레벨 이상으로 상승하게 된다. 따라서 트랜지스터 Q4는 턴-온되고 출력단(203)은 저레벨의 전압을 발생하게 된다.When the demodulator output signal rises above Vt1, the positive output terminal of the comparator COMP outputs a high level to operate the current source I2, and inhibits the operation of the current source I1. In order to satisfy KCL in large signal current analysis, a current path consisting of transistors Q5, Q2 and current source I2 is formed. That is, transistor Q2 is turned on and transistor Q3 is turned off so that the voltage at the emitter terminals of transistors Q2 and Q3 has a level of Vt2. On the other hand, a current flows in the resistor R3 by the turn-on of the transistor Q5, and the voltage at the base end of the transistor Q4 rises above a predetermined level. Transistor Q4 is thus turned on and
복조기 출력 신호가 Vt2 이하로 하강한 경우, 비교기 COMP의 양의 출력단은 저레벨을 출력하여 전류원 I1을 동작시키고, 전류원 I2의 동작을 저지한다. 대신호 전류 해석에서의 KCL을 만족하기 위해 전류원 I1 및 트랜지스터 Q3로 이류어진 전류 경로가 형성된다. 즉, 트랜지스터 Q3는 턴-온되고, 트랜지스터 Q2, Q4, Q5는 턴-오프된다. 따라서, 트랜지스터 Q2 및 Q3의 에미터단의 전압은 Vt1의 레벨을 가지게 되며, 출력단(203)은 고레벨의 전압을 발생하게 된다.When the demodulator output signal falls below Vt2, the positive output terminal of the comparator COMP outputs a low level to operate the current source I1 and prevent the operation of the current source I2. In order to satisfy the KCL in the large signal current analysis, a current path is formed which flows into the current source I1 and the transistor Q3. That is, transistor Q3 is turned on and transistors Q2, Q4 and Q5 are turned off. Therefore, the voltage at the emitter stages of the transistors Q2 and Q3 has a level of Vt1, and the
상술한 복조기, 슈미트 트리거(201) 및 출력단(203)의 구성을 유지하는 경우, 적외선 수신기는 과도한 면적을 차지하게 된다. 즉, 다수의 트랜지스터들, 전류원들 및 기능 블록들이 구현되어야 하므로 웨이퍼 상에서 적외선 수신기가 차지하는 면적이 과도할 수 밖에 없는 단점을 가지게 된다.If the demodulator, the
또한, 다수의 트랜지스터가 사용되는 것에 기인하여, 반도체 제조 공정상 하나의 트랜지스터의 특성이 비정상인 경우에도, 적외선 수신기가 오동작을 일으키게 되어 수율을 감소하는 원인이 된다.In addition, due to the use of a large number of transistors, even when the characteristics of one transistor are abnormal in the semiconductor manufacturing process, the infrared receiver may malfunction, causing a decrease in yield.
따라서, 적은 면적을 차지하고, 소수의 트랜지스터의 구성만으로 복조기, 슈미트 트리거 및 출력단의 기능을 대체할 수 있는 반도체 회로의 구현이 요청된다 할 것이다.Therefore, it will be required to implement a semiconductor circuit that takes up a small area and can replace the functions of the demodulator, the Schmitt trigger, and the output stage with only a few transistor configurations.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은 적은 면적과 적은 수의 트랜지스터를 이용하여 종래의 복조부, 슈미트 트리거 및 출력단의 기능을 대체할 수 있는 적외선 수신기의 파형 성형 회로를 제공하는데 있다.The first object of the present invention for solving the above problems is to provide a waveform shaping circuit of an infrared receiver that can replace the functions of the conventional demodulator, Schmitt trigger and output stage by using a small area and a small number of transistors. have.
본 발명의 제2 목적은 상기 파형 성형 회로를 이용하는 적외선 수신기를 제공하는데 있다.It is a second object of the present invention to provide an infrared receiver using the waveform shaping circuit.
상기 제1 목적을 달성하기 위한 본 발명은, 입력 펄스열에 응답하여 펄스열이 입력되는 시간 구간에 상응하는 레벨을 출력하기 위한 제1 파형 성형부; 상기 제1 파형 성형부의 출력을 수신하고, 상기 펄스열의 입력 시간으로부터 소정의 레벨 천이 시간을 가지는 신호를 출력하기 위한 제2 파형 성형부; 상기 제2 파형 성형부의 출력을 수신하고, 상기 펄스열의 종료 시간으로부터 소정의 레벨 천이 시간을 가지는 신호를 출력하기 위한 제3 파형 성형부; 상기 제3 파형 성형부의 출력을 수신하고, 상기 펄스열의 시작 시간에 대해 소정의 지연 시간을 가지고, 상기 펄스열이 지속되는 시간에 상응하는 구형파를 형성하기 위한 제4 파형 성형부; 및 상기 제4 파형 성형부의 출력을 반전시키기 위한 출력부를 포함하는 적외선 수신기의 파형 성형 회로를 제공한다.The present invention for achieving the first object, the first waveform shaping unit for outputting a level corresponding to the time interval in which the pulse train is input in response to the input pulse train; A second waveform shaping unit for receiving an output of the first waveform shaping unit and outputting a signal having a predetermined level transition time from an input time of the pulse train; A third waveform shaping section for receiving an output of the second waveform shaping section and outputting a signal having a predetermined level transition time from an end time of the pulse train; A fourth waveform shaping unit configured to receive an output of the third waveform shaping unit, and have a predetermined delay time with respect to a start time of the pulse train, and form a square wave corresponding to the duration of the pulse train; And an output unit for inverting the output of the fourth waveform shaping unit.
상기 제2 목적을 달성하기 위한 본 발명은, 적외선 입력 신호를 감지하기 위한 포토 다이오드; 상기 포토 다이오드에 흐르는 전류에 응답하여 전압으로 변환하기 위한 전압 변환부; 자동 이득 제어 신호에 응답하여 상기 전압 변환부의 출력 신호를 증폭하기 위한 증폭기; 상기 증폭기의 출력 신호에서 소정의 주파수 대역에 해당하는 신호만을 출력하기 위한 대역 통과 필터; 상기 대역 통과 필터의 출력을 소정의 문턱 전압과 비교하여 상기 자동 이득 제어 신호를 발생하기 위한 자동 이득 제어 회로; 상기 대역 통과 필터의 출력과 기준 전압을 비교하기 위한 비교부; 및 상기 비교부의 출력 신호를 수신하고, 펄스열이 존재하는 구간에 상응하는 구형파를 발생하기 위한 파형 성형 회로를 구비하되, The present invention for achieving the second object, a photodiode for detecting an infrared input signal; A voltage converter configured to convert the voltage into a voltage in response to a current flowing through the photodiode; An amplifier for amplifying an output signal of the voltage converter in response to an automatic gain control signal; A band pass filter for outputting only a signal corresponding to a predetermined frequency band from the output signal of the amplifier; An automatic gain control circuit for generating the automatic gain control signal by comparing the output of the band pass filter with a predetermined threshold voltage; A comparator for comparing the output of the band pass filter with a reference voltage; And a waveform shaping circuit for receiving the output signal of the comparing unit and generating a square wave corresponding to a section in which a pulse string exists.
상기 파형 성형 회로는 입력 펄스열에 응답하여 펄스열이 입력되는 시간 구간에 상응하는 레벨을 출력하기 위한 제1 파형 성형부; 상기 제1 파형 성형부의 출력을 수신하고, 상기 펄스열의 입력 시간으로부터 소정의 레벨 천이 시간을 가지는 신호를 출력하기 위한 제2 파형 성형부; 상기 제2 파형 성형부의 출력을 수신하고, 상기 펄스열의 종료 시간으로부터 소정의 레벨 천이 시간을 가지는 신호를 출력하기 위한 제3 파형 성형부; 상기 제3 파형 성형부의 출력을 수신하고, 상기 펄스열의 시작 시간에 대해 소정의 지연 시간을 가지고, 상기 펄스열이 지속되는 시간에 상응하는 구형파를 형성하기 위한 제4 파형 성형부; 및 상기 제4 파형 성형부의 출력을 반전시키기 위한 출력부를 포함하는 것을 특징으로 하는 적외선 수신기를 제공한다.The waveform shaping circuit may include a first waveform shaping unit configured to output a level corresponding to a time interval in which a pulse train is input in response to an input pulse train; A second waveform shaping unit for receiving an output of the first waveform shaping unit and outputting a signal having a predetermined level transition time from an input time of the pulse train; A third waveform shaping section for receiving an output of the second waveform shaping section and outputting a signal having a predetermined level transition time from an end time of the pulse train; A fourth waveform shaping unit configured to receive an output of the third waveform shaping unit, and have a predetermined delay time with respect to a start time of the pulse train, and form a square wave corresponding to the duration of the pulse train; And an output unit for inverting the output of the fourth waveform shaping unit.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
실시예 1Example 1
도 4는 본 발명의 실시예 1에 따른 파형 성형 회로를 도시한 회로도이다.4 is a circuit diagram showing a waveform shaping circuit according to a first embodiment of the present invention.
도 4를 참조하면, 상기 파형 성형 회로는 제1 파형 성형부(301), 제2 파형 성형부(303), 제3 파형 성형부(305), 제4 파형 성형부(307) 및 출력부(309)로 구성된다.Referring to FIG. 4, the waveform shaping circuit includes a first
상기 제1 파형 성형부(301)는 입력 신호 Vin을 수신하기 위한 트랜지스터 Q11, 커패시터 C1 및 상기 트랜지스터 Q11 또는 커패시터 C1에 전류를 공급하기 위한 전류원 I11로 구성된다.The first
상기 제2 파형 성형부(303)는 전압 Va에 따라 스위칭 동작을 수행하는 트랜지스터 Q12, 커패시터 C2 및 상기 트랜지스터 Q12 또는 커패시터 C2에 전류를 공급하기 위한 전류원 I12로 구성된다.The second
상기 제3 파형 성형부(305)는 전압 Vb에 따라 스위칭 동작을 수행하는 트랜지스터 Q13, 커패시터 C3 및 상기 트랜지스터 Q13 또는 커패시터 C3에 전류를 공급하기 위한 전류원 I13으로 구성된다.The third
상기 제4 파형 성형부(307)는 전압 Vc에 따라 스위칭 동작을 수행하는 트랜지스터들 Q14 및 Q15, 상기 트랜지스터 Q15와 트랜지스터 Q16에 전류를 공급하기 위한 전류원 I14로 구성된다.The fourth
상기 출력부(309)는 전압 Vd에 따라 스위칭 동작을 수행하는 트랜지스터 Q16 및 Vcc와 상기 트랜지스터 Q16 사이에 연결된 저항 R11로 구성된다.The
펄스열 형태의 입력 신호가 트랜지스터 Q11의 베이스단에 입력된다. 상기 입력 신호는 상기 도 1에서 개시된 비교부의 출력 신호에 해당한다.An input signal in the form of a pulse train is input to the base terminal of the transistor Q11. The input signal corresponds to the output signal of the comparator disclosed in FIG. 1.
입력 신호가 저레벨인 경우, 트랜지스터 Q11은 턴-오프되고 전압 Va는 고레벨을 유지한다. 따라서, 커패시터 C1에는 소정의 전하가 축적되며, 상기 커패시터 C1에 축적되는 전하량은 트랜지스터 Q12를 턴-온 시키는데 요구되는 전압에 비례한다. When the input signal is at low level, transistor Q11 is turned off and voltage Va remains at high level. Therefore, a predetermined charge is accumulated in the capacitor C1, and the amount of charge accumulated in the capacitor C1 is proportional to the voltage required to turn on the transistor Q12.
입력 신호가 고레벨인 경우, 트랜지스터 Q11은 턴-온되고 전압 Va는 저레벨로 하강한다. 전류원 I11의 영향에 의해, 커패시터 C1에 축적된 전하는 급격하게 감소하게 된다. 높은 주파수를 가진 펄스열이 입력되면, 입력 신호가 저레벨인 경 우에도, 커패시터 C1에서의 전하의 축적 시간이 소요되므로 입력의 변화에 전압 Va가 민감하게 반응할 수 없게 된다. 따라서, 입력 신호에 있어서, 펄스열이 존재하는 구간에서는 Va는 저레벨을 유지한다.When the input signal is at high level, transistor Q11 is turned on and voltage Va drops to low level. Under the influence of the current source I11, the charge accumulated in the capacitor C1 is drastically reduced. When a pulse train having a high frequency is input, even when the input signal is at a low level, it takes time to accumulate charge in the capacitor C1, so that the voltage Va cannot react sensitively to the change in the input. Therefore, in the input signal, Va maintains the low level in the section where the pulse train exists.
Va가 저레벨인 경우, 트랜지스터 Q12는 턴-오프된다. 따라서, 전류원 I12에 의해 커패시터 C2에는 전하가 축적되어 전압 Vb는 고레벨을 유지하게 된다.When Va is low level, transistor Q12 is turned off. Therefore, charge is accumulated in the capacitor C2 by the current source I12, so that the voltage Vb is maintained at a high level.
고레벨의 전압 Vb에 의해 트랜지스터 Q13은 턴-온된다. 트랜지스터 Q13의 턴-온에 의해 전압 Vc는 저레벨이 되며, 커패시터 C3에 축적된 전하는 거의 미미한 수준이된다. 저레벨의 전압 Vc에 의해 트랜지스터 Q14는 턴-오프되며, 트랜지스터Q15 또한 턴-오프된다. The transistor Q13 is turned on by the high level voltage Vb. The turn-on of transistor Q13 brings the voltage Vc to a low level, and the charge accumulated in the capacitor C3 is nearly insignificant. The transistor Q14 is turned off by the low level voltage Vc, and the transistor Q15 is also turned off.
또한, 전류원 I14의 영향에 의해 Vd 전압은 트랜지스터 Q16을 턴-온시키기에 충분한 전압으로 상승하여, 트랜지스터 Q16을 턴-온시킨다. 따라서, 출력 신호 Vout는 저레벨을 유지한다. 즉, 입력 신호에서 펄스열이 존재하는 구간에 상응하여 상기 파형 성형 회로는 소정의 시간 구간을 가진 구형파를 형성하게 된다.In addition, under the influence of the current source I14, the voltage Vd rises to a voltage sufficient to turn on the transistor Q16, thereby turning on the transistor Q16. Therefore, the output signal Vout is kept at a low level. That is, the waveform shaping circuit forms a square wave having a predetermined time interval corresponding to a section in which an input signal has a pulse train.
도 5는 상기 도 4의 파형 성형 회로의 동작을 설명하기 위한 타이밍도이다.FIG. 5 is a timing diagram for describing an operation of the waveform shaping circuit of FIG. 4.
도 5 및 도 4를 참조하면, 입력 신호 Vin이 소정의 시간 구간을 가지고 트랜지스터 Q11의 베이스단에 입력된다. 펄스열이 입력되기 전에 저레벨이 입력되는 경우, 트랜지스터 Q11은 오프 상태에 있으며, 전압 Va는 트랜지스터 Q12를 턴-온 시키기에 충분한 레벨을 가진다.5 and 4, the input signal Vin is input to the base terminal of the transistor Q11 with a predetermined time interval. If a low level is input before the pulse train is input, transistor Q11 is in the off state and voltage Va has a level sufficient to turn on transistor Q12.
첫 번째 펄스가 입력되어 Vin이 고레벨을 유지하면, 트랜지스터 Q11은 턴-온되고, 전류원 I11의 영향에 의해 커패시터 C1에 축적된 전하는 급격하게 감소하고, 트랜지스터 Q12의 베이스단 전압인 Va는 저레벨로 하강하게 된다. 첫 번째 펄스에서 저레벨이 입력되어 트랜지스터 Q11이 짧은 시간동안 턴-오프되는 경우, 전류원 I11의 동작에 따라 커패시터 C1에는 전하의 축적이 시작되는데, 상기 전하의 축적 시간은 커패시터 C1의 커패시턴스 및 이에 따른 시정수에 의존한다. 따라서, 소정의 시간을 두고 서서히 전하가 축적되며, 전압 Va 또한 서서히 상승하게 된다. When the first pulse is input and Vin maintains a high level, transistor Q11 is turned on, and the charge accumulated in capacitor C1 is drastically reduced under the influence of current source I11, and the base terminal voltage Va of transistor Q12 falls to low level. Done. When the low level is input in the first pulse and the transistor Q11 is turned off for a short time, charge accumulation starts in the capacitor C1 according to the operation of the current source I11, and the charge accumulation time is determined by the capacitance of the capacitor C1 and the corresponding correction. Depends on the number. Therefore, charges gradually accumulate over a predetermined time, and the voltage Va also gradually rises.
전압 Va가 상승하는 과정에 두 번째 펄스가 입력되어 Vin이 고레벨을 유지하면, 상승하던 전압 Va는 급격히 하강하게 된다. 따라서, 펄스열이 존재하는 구간에서 전압 Va는 전체적으로 저레벨을 유지하며, 저레벨은 삼각파 또는 톱니파의 형상을 가지게 된다. 펄스열의 입력이 종료되고 Vin이 저레벨을 유지하는 경우, 트랜지스터 Q11은 턴-오프되고 커패시터 C1에는 소정의 시정수로 전하가 축적된다. 따라서, 전압 Va는 트랜지스터 Q12를 턴-온 시키기에 적합한 레벨로 상승하게 된다.When the second pulse is input in the process of increasing the voltage Va and Vin maintains a high level, the rising voltage Va rapidly drops. Accordingly, the voltage Va maintains the low level as a whole in the section in which the pulse train exists, and the low level has the shape of a triangular wave or a sawtooth wave. When the input of the pulse train is terminated and Vin maintains the low level, the transistor Q11 is turned off and the charge is accumulated in the capacitor C1 at a predetermined time constant. Thus, the voltage Va is raised to a level suitable for turning on the transistor Q12.
입력 신호 Vin에서 펄스열의 입력이 발생하기 이전에 저레벨의 신호가 입력되는 경우, Va는 고레벨을 유지하므로, 트랜지스터 Q12은 턴-온 상태에 있게 된다. 따라서 Vb는 저레벨을 유지하며, 커패시터 C2에는 전하가 거의 없는 상태가 된다.If a low level signal is input before the input of the pulse train at the input signal Vin, Va maintains a high level, so that the transistor Q12 is in the turn-on state. Therefore, Vb remains at a low level, and the capacitor C2 has almost no charge.
펄스열의 입력에 따라 Va가 저레벨을 유지하는 경우, 트랜지스터 Q12는 턴-오프되고, 커패시터 C2에는 전류원 I12의 영향으로 전하가 축적되기 시작한다. 상기 전하의 축적은 커패시터 C2가 가지는 커패시턴스 및 시정수에 의존한다. 따라서, 전압 Vb는 소정의 상승 시간을 가지고 트랜지스터 Q13이 턴-온 될 때까지 상승하게 된다. 펄스열의 입력이 종료되고, 전압 Va가 상승하면, 트랜지스터 Q12는 턴-온된다. 상기 트랜지스터 Q12의 턴-온에 따라 커패시터 C2에 축적된 전하는 급격하 게 감소하며, 전압 Vb 또한 저레벨로 하강하게 된다.When Va maintains a low level in response to the input of the pulse train, transistor Q12 is turned off, and the capacitor C2 starts to accumulate charge under the influence of current source I12. The accumulation of charge depends on the capacitance and time constant of capacitor C2. Thus, the voltage Vb rises until the transistor Q13 is turned on with a predetermined rise time. When the input of the pulse train is terminated and the voltage Va rises, the transistor Q12 is turned on. As the transistor Q12 is turned on, the charge accumulated in the capacitor C2 is drastically reduced, and the voltage Vb is also lowered to a low level.
Vin에 펄스열의 부존재에 기인하여 전압 Vb가 저레벨을 유지하는 경우, 트랜지스터 Q13은 턴-오프 상태에 있게 되고 전압 Vc는 고레벨을 유지한다. 펄스열의 입력에 따라 Vb가 상승하면, 트랜지스터 Q13은 턴-온된다. 트랜지스터 Q13의 턴-온에 따라 전압 Vc는 저레벨로 하강하며, 전류원 I13의 영향에 의해 커패시터 C3에 축적된 전하는 급격하게 감소하게 된다. 펄스열 입력의 종료에 따라 전압 Vb가 고레벨로부터 저레벨로 전환되면, 트랜지스터 Q13은 턴-오프된다. 상기 트랜지스터 Q13의 턴-오프에 따라 커패시터 C3에는 전하의 축적이 시작된다. 상기 전하가 축적되어 전압 Vc가 소정 레벨 이상으로 상승하는 시간은 커패시터 C3 및 시정수에 의존한다. 따라서, 펄스열 입력의 종료에 따라 전압 Vc는 소정의 상승 시간을 가지고 트랜지스터 Q14 및 Q15를 턴-온 시키기에 충분한 레벨로 상승한다.When the voltage Vb is kept at a low level due to the absence of a pulse train at Vin, the transistor Q13 is in a turn-off state and the voltage Vc is at a high level. When Vb rises with the input of the pulse train, the transistor Q13 is turned on. As the transistor Q13 is turned on, the voltage Vc drops to a low level, and the charge accumulated in the capacitor C3 decreases rapidly due to the influence of the current source I13. When the voltage Vb is switched from the high level to the low level upon termination of the pulse train input, the transistor Q13 is turned off. As the transistor Q13 is turned off, the capacitor C3 starts to accumulate charge. The time for which the charge is accumulated and the voltage Vc rises above the predetermined level depends on the capacitor C3 and the time constant. Thus, upon termination of the pulse train input, the voltage Vc rises to a level sufficient to turn on the transistors Q14 and Q15 with a predetermined rise time.
펄스열의 입력에 기인하여 Vc가 고레벨에서 저레벨로 하강하는 경우, 트랜지스터 Q14, Q15는 턴-오프된다. 따라서 전류원 I14의 영향으로 전압 Vd는 트랜지스터 Q16을 턴-온 시키기에 충분할 정도로 상승하게 된다. 따라서, 출력 신호 Vout은 고레벨로부터 저레벨로 전환하게 된다. 펄스열의 입력이 종료되는 경우, 소정의 상승 시간을 가지고 Vc는 저레벨로부터 트랜지스터 Q14, Q15를 턴-온 시키기에 충분한 레벨로 상승하게 된다. 이에 따라 트랜지스터 Q14, Q15가 턴-온 되면 전압 Vd는 저레벨로 하강하게 된다. 전압 Vd의 하강에 따라 트랜지스터 Q16은 턴-오프되고 출력 신호 Vout은 고레벨로 전환된다.When Vc falls from the high level to the low level due to the input of the pulse train, the transistors Q14, Q15 are turned off. Therefore, under the influence of the current source I14, the voltage Vd rises high enough to turn on the transistor Q16. Therefore, the output signal Vout switches from the high level to the low level. When the input of the pulse string is terminated, with a predetermined rise time, Vc rises from the low level to a level sufficient to turn on the transistors Q14, Q15. Accordingly, when the transistors Q14 and Q15 are turned on, the voltage Vd drops to a low level. As the voltage Vd falls, the transistor Q16 turns off and the output signal Vout switches to a high level.
상술한 과정에 의해 펄스가 지속되는 시간에 상응하는 구형파가 형성된다. 또한, 전압 Vb의 상승 시간은 입력 신호 Vin이 소정 개수의 펄스가 입력되지 않는 경우 트랜지스터 Q13을 턴-온 시키기에 충분한 레벨로 상승하지 않게 되므로, 종래 기술의 슈미트 트리거가 가지는 기능을 대체하게 된다.By the above-described process, a square wave corresponding to the duration of the pulse is formed. In addition, the rise time of the voltage Vb does not rise to a level sufficient to turn on the transistor Q13 when a predetermined number of pulses are not input, thereby replacing the function of the Schmitt trigger of the prior art.
또한, 종래 기술이 가지는 복조기, 슈미트 트리거 및 출력단의 기능을 본 실시예의 파형 성형 회로가 대체함을 알 수 있다.In addition, it can be seen that the waveform shaping circuit of the present embodiment replaces the functions of the demodulator, the Schmitt trigger, and the output stage of the prior art.
실시예 2Example 2
도 6은 본 발명의 실시예 2에 따른 파형 성형 회로를 도시한 회로도이다.6 is a circuit diagram showing a waveform shaping circuit according to a second embodiment of the present invention.
도 6을 참조하면, 상기 파형 성형 회로는 제1 파형 성형부(401), 제2 파형 성형부(403), 제3 파형 성형부(405), 제4 파형 성형부(407) 및 출력부(409)로 구성된다.Referring to FIG. 6, the waveform shaping circuit includes a first
상기 제1 파형 성형부(401)는 입력 신호 Vin을 수신하기 위한 트랜지스터 Q21, 커패시터 C4, 상기 트랜지스터 Q11 또는 커패시터 C4에 전류를 공급하기 위한 전류원 I21, 제1 기준 전압 Vf1과 전압 Va'를 비교하기 위한 비교기 COMP1로 구성된다.The first
상기 제2 파형 성형부(403)는 상기 비교기 COMP1의 출력 레벨에 따라 스위칭 동작을 수행하는 트랜지스터 Q22, 커패시터 C5, 상기 트랜지스터 Q22 또는 커패시터 C5에 전류를 공급하기 위한 전류원 I22, 제2 기준 전압 Vf2와 전압 Vb'를 비교하기 위한 비교기 COMP2로 구성된다.The second
상기 제3 파형 성형부(405)는 상기 비교기 COMP2의 출력 레벨에 따라 스위칭 동작을 수행하는 트랜지스터 Q23, 커패시터 C6, 상기 트랜지스터 Q23 또는 커패시 터 C6에 전류를 공급하기 위한 전류원 I23, 제3 기준 전압 Vf3과 전압 Vc'를 비교하기 위한 비교기 COMP3로 구성된다.The third
상기 제4 파형 성형부(407)는 상기 비교기 COMP3의 출력 레벨에 따라 스위칭 동작을 수행하는 트랜지스터 Q24, 상기 트랜지스터 Q24에 전류를 공급하기 위한 전류원 I24로 구성된다.The fourth
상기 출력부(409)는 트랜지스터 Q24의 동작 여부에 따라 스위칭 동작을 수행하는 트랜지스터 Q25 및 Vcc와 상기 트랜지스터 Q25 사이에 연결된 저항 R21로 구성된다.The
상기 파형 성형 회로는 펄스열을 가진 입력 신호 Vin을 가지며, 입력 신호 Vin은 트랜지스터 Q21의 베이스단으로 입력되고, 상기 펄스열이 가지는 시간 구간에 상응하는 구형파를 출력 신호로 발생한다. The waveform shaping circuit has an input signal Vin having a pulse train, and the input signal Vin is input to the base end of the transistor Q21, and generates a square wave corresponding to a time section of the pulse train as an output signal.
상기 입력 신호 Vin은 상기 도 1에서 개시된 비교부의 출력 신호에 해당한다.The input signal Vin corresponds to the output signal of the comparator disclosed in FIG. 1.
입력 신호가 저레벨인 경우, 트랜지스터 Q21은 턴-오프되고 전압 Va'는 고레벨을 유지한다. 따라서, 커패시터 C4에는 소정의 전하가 축적되며, 상기 커패시터 C4에 축적되는 전하량은 비교기 COMP1을 통해 트랜지스터 Q22를 턴-온 시키는데 요구되는 전압에 비례한다. When the input signal is at the low level, the transistor Q21 is turned off and the voltage Va 'remains at the high level. Therefore, a predetermined charge is accumulated in the capacitor C4, and the amount of charge accumulated in the capacitor C4 is proportional to the voltage required to turn on the transistor Q22 through the comparator COMP1.
입력 신호가 고레벨인 경우, 트랜지스터 Q11은 턴-온되고 전압 Va'는 저레벨로 하강한다. 전류원 I21의 영향에 의해, 커패시터 C4에 축적된 전하는 급격하게 감소하게 된다. 높은 주파수를 가진 펄스열이 입력되면, 입력 신호가 저레벨인 경 우에도, 커패시터 C4에서의 전하의 축적 시간이 소요되므로 입력의 변화에 전압 Va'가 민감하게 반응할 수 없게 된다. 따라서, 입력 신호에 있어서, 펄스열이 존재하는 구간에서는 Va'는 저레벨을 유지한다.When the input signal is at high level, transistor Q11 is turned on and voltage Va 'falls to low level. Under the influence of the current source I21, the charge accumulated in the capacitor C4 is drastically reduced. When a pulse train having a high frequency is input, even when the input signal is at a low level, it takes time to accumulate charge in the capacitor C4, so that the voltage Va 'cannot be sensitively reacted to the change in the input. Therefore, in the input signal section, Va 'maintains a low level in a section where a pulse train exists.
Va'가 저레벨인 경우, 비교기 COMP1은 저레벨을 출력하고, 트랜지스터 Q22는 턴-오프된다. 따라서, 전류원 I22에 의해 커패시터 C5에는 전하가 축적되어 전압 Vb'는 고레벨을 유지하게 된다.When Va 'is low level, comparator COMP1 outputs low level, and transistor Q22 is turned off. Therefore, electric charges are accumulated in the capacitor C5 by the current source I22, so that the voltage Vb 'is maintained at a high level.
고레벨의 전압 Vb'에 의해 비교기 COMP2는 고레벨을 출력하고, 트랜지스터 Q23은 턴-온된다. 트랜지스터 Q23의 턴-온에 의해 전압 Vc'는 저레벨이 되며, 커패시터 C6에 축적된 전하는 거의 미미한 수준이 된다. 저레벨의 전압 Vc'에 의해 비교기 COMP3은 저레벨을 출력하고, 트랜지스터 Q24는 턴-오프된다. The comparator COMP2 outputs a high level by the high voltage Vb ', and the transistor Q23 is turned on. The turn-on of the transistor Q23 causes the voltage Vc 'to be at a low level, and the charge accumulated in the capacitor C6 is almost insignificant. The comparator COMP3 outputs the low level by the low level voltage Vc ', and the transistor Q24 is turned off.
또한, 전류원 I24의 영향에 의해 트랜지스터 Q25의 베이스단 전압은 트랜지스터 Q25를 턴-온시키기에 충분한 전압으로 상승하여, 트랜지스터 Q25를 턴-온시킨다. 따라서, 출력 신호 Vout는 저레벨을 유지한다. 즉, 입력 신호에서 펄스열이 존재하는 구간에 상응하여 상기 파형 성형 회로는 소정의 시간 구간을 가진 구형파를 형성하게 된다.Further, under the influence of the current source I24, the base terminal voltage of the transistor Q25 rises to a voltage sufficient to turn on the transistor Q25, thereby turning on the transistor Q25. Therefore, the output signal Vout is kept at a low level. That is, the waveform shaping circuit forms a square wave having a predetermined time interval corresponding to a section in which an input signal has a pulse train.
도 7은 본 실시예의 도 6의 동작을 설명하기 위한 타이밍도이다.FIG. 7 is a timing diagram for explaining the operation of FIG. 6 according to the present embodiment.
도 7 및 도 6을 참조하면, 입력 신호 Vin이 소정의 시간 구간을 가지고 트랜지스터 Q21의 베이스단에 입력된다. 펄스열이 입력되기 전에 저레벨이 입력되는 경우, 트랜지스터 Q21은 오프 상태에 있으며, 전압 Va'는 비교기 COMP1의 제1 기준 전압 Vf1보다 상회하는 레벨을 유지한다. 따라서 비교기 COMP1은 고레벨을 출력하 여 트랜지스터 Q22를 턴-온 시키는 상태를 유지한다.7 and 6, the input signal Vin is input to the base terminal of the transistor Q21 with a predetermined time interval. When the low level is input before the pulse train is input, the transistor Q21 is in the off state, and the voltage Va 'maintains a level higher than the first reference voltage Vf1 of the comparator COMP1. Therefore, the comparator COMP1 outputs a high level to keep the transistor Q22 turned on.
첫 번째 펄스가 입력되어 Vin이 고레벨을 유지하면, 트랜지스터 Q21은 턴-온되고, 전류원 I21의 영향에 의해 커패시터 C4에 축적된 전하는 급격하게 감소하고, 비교기 COMP1은 저레벨을 출력한다. 비교기 COMP1의 동작에 의해 트랜지스터 Q22의 베이스단 전압은 저레벨로 하강하게 된다. 첫 번째 펄스에서 저레벨이 입력되어 트랜지스터 Q21이 짧은 시간동안 턴-오프되는 경우, 전류원 I21의 동작에 따라 커패시터 C4에는 전하의 축적이 시작되는데, 상기 전하의 축적 시간은 커패시터 C4의 커패시턴스 및 이에 따른 시정수에 의존한다. 따라서, 소정의 시간을 두고 서서히 전하가 축적되며, 전압 Va' 또한 서서히 상승하게 된다. When the first pulse is input and Vin maintains a high level, transistor Q21 is turned on, and the charge accumulated in capacitor C4 under the influence of current source I21 is drastically reduced, and comparator COMP1 outputs a low level. By the operation of the comparator COMP1, the base terminal voltage of the transistor Q22 drops to a low level. When the low level is input at the first pulse and the transistor Q21 is turned off for a short time, charge accumulation starts in the capacitor C4 according to the operation of the current source I21, and the charge accumulation time is determined by the capacitance of the capacitor C4 and thus the correction. Depends on the number. Thus, charge gradually accumulates over a predetermined time, and the voltage Va 'also gradually rises.
전압 Va'가 상승하는 과정에 두 번째 펄스가 입력되어 Vin이 고레벨을 유지하면, 상승하던 전압 Va'는 급격히 하강하게 된다. 따라서, 펄스열이 존재하는 구간에서 전압 Va'는 전체적으로 저레벨을 유지하며, 저레벨은 삼각파 또는 톱니파의 형상을 가지게 된다. 펄스열의 입력이 종료되고 Vin이 저레벨을 유지하는 경우, 트랜지스터 Q21은 턴-오프되고 커패시터 C4에는 소정의 시정수로 전하가 축적된다. 따라서, 전압 Va'는 비교기 COMP1의 제1 기준 전압 Vf1을 상회하는 레벨로 상승하게 된다.When the second pulse is input in the process of increasing the voltage Va 'and Vin maintains a high level, the rising voltage Va' drops rapidly. Therefore, the voltage Va 'maintains the low level as a whole in the section where the pulse train exists, and the low level has the shape of a triangular wave or a sawtooth wave. When the input of the pulse train is terminated and Vin maintains the low level, the transistor Q21 is turned off and charge is accumulated in the capacitor C4 at a predetermined time constant. Therefore, the voltage Va 'rises to a level above the first reference voltage Vf1 of the comparator COMP1.
입력 신호 Vin에서 펄스열의 입력이 발생하기 이전에 저레벨의 신호가 입력되는 경우, Va'는 고레벨을 유지하므로, 트랜지스터 Q22은 턴-온 상태에 있게 된다. 따라서 Vb'는 저레벨을 유지하며, 커패시터 C5에는 전하가 거의 없는 상태가 된다.If a low level signal is input before the input of the pulse train at the input signal Vin, Va 'is kept at a high level, so the transistor Q22 is in the turn-on state. Therefore, Vb 'is kept at a low level, and the capacitor C5 has almost no charge.
펄스열의 입력에 따라 Va'가 저레벨을 유지하는 경우, 비교기 COMP1은 저레벨을 출력하고, 트랜지스터 Q22는 턴-오프되며, 커패시터 C5에는 전류원 I22의 영향으로 전하가 축적되기 시작한다. 상기 전하의 축적은 커패시터 C5가 가지는 커패시턴스 및 시정수에 의존한다. 따라서, 전압 Vb'는 소정의 상승 시간을 가지고 비교기 COMP2의 제2 기준 전압 Vf2를 상회하는 레벨까지 상승하게 된다. 펄스열의 입력이 종료되고, 전압 Va'가 상승하면, 비교기 COMP1은 고레벨을 출력하고, 트랜지스터 Q22는 턴-온된다. 상기 트랜지스터 Q22의 턴-온에 따라 커패시터 C5에 축적된 전하는 급격하게 감소하며, 전압 Vb' 또한 저레벨로 하강하게 된다.When Va 'maintains a low level in accordance with the input of the pulse train, the comparator COMP1 outputs a low level, the transistor Q22 is turned off, and the capacitor C5 starts to accumulate charge under the influence of the current source I22. The accumulation of charge depends on the capacitance and time constant of capacitor C5. Therefore, the voltage Vb 'rises to a level above the second reference voltage Vf2 of the comparator COMP2 with a predetermined rise time. When the input of the pulse train is terminated and the voltage Va 'rises, the comparator COMP1 outputs a high level, and the transistor Q22 is turned on. As the transistor Q22 is turned on, the charge accumulated in the capacitor C5 decreases rapidly, and the voltage Vb 'also falls to a low level.
Vin에 펄스열의 부존재에 기인하여 전압 Vb'가 저레벨을 유지하는 경우, 비교기 COMP2는 저레벨을 출력하고, 트랜지스터 Q23은 턴-오프 상태에 있게 된다. 따라서, 전류원 I23의 영향으로 전압 Vc'는 고레벨을 유지한다. 펄스열의 입력에 따라 Vb'가 비교기 COMP2의 제2 기준 전압 Vf2 이상으로 상승하면, 트랜지스터 Q23은 턴-온된다. 트랜지스터 Q23의 턴-온에 따라 전압 Vc'는 저레벨로 하강하며, 전류원 I23의 영향에 의해 커패시터 C6에 축적된 전하는 급격하게 감소하게 된다. 펄스열 입력의 종료에 따라 전압 Vb'가 고레벨로부터 저레벨로 전환되면, 비교기 COMP2는 저레벨을 출력하고, 트랜지스터 Q23은 턴-오프된다. 상기 트랜지스터 Q23의 턴-오프에 따라 커패시터 C6에는 전하의 축적이 시작된다. 상기 전하가 축적되어 전압 Vc'가 소정 레벨 이상으로 상승하는 시간은 커패시터 C6 및 시정수에 의존한다. 따라서, 펄스열 입력의 종료에 따라 전압 Vc'는 소정의 상승 시간을 가지고 비교기 COMP3의 제3 기준 전압 Vf3 이상의 레벨로 상승한다.When the voltage Vb 'is kept at a low level due to the absence of a pulse train at Vin, the comparator COMP2 outputs a low level, and the transistor Q23 is in a turn-off state. Therefore, the voltage Vc 'is maintained at a high level under the influence of the current source I23. When Vb 'rises above the second reference voltage Vf2 of comparator COMP2 in response to the input of the pulse train, transistor Q23 is turned on. As the transistor Q23 is turned on, the voltage Vc 'falls to a low level, and the charge accumulated in the capacitor C6 decreases rapidly under the influence of the current source I23. When the voltage Vb 'is switched from the high level to the low level upon termination of the pulse string input, the comparator COMP2 outputs a low level, and the transistor Q23 is turned off. As the transistor Q23 is turned off, the capacitor C6 starts to accumulate charge. The time at which the charge is accumulated and the voltage Vc 'rises above the predetermined level depends on the capacitor C6 and the time constant. Therefore, with the end of the pulse string input, the voltage Vc 'rises to a level higher than or equal to the third reference voltage Vf3 of the comparator COMP3 with a predetermined rise time.
펄스열의 입력에 기인하여 Vc'가 고레벨에서 저레벨로 하강하는 경우, 비교기 COMP3은 저레벨을 출력하고, 트랜지스터 Q24는 턴-오프된다. 따라서 전류원 I24의 영향으로 트랜지스터 Q25의 베이스단 전압은 트랜지스터 Q25를 턴-온 시키기에 충분할 레벨로 상승하게 된다. 따라서, 출력 신호 Vout은 고레벨로부터 저레벨로 전환하게 된다. When Vc 'falls from the high level to the low level due to the input of the pulse train, the comparator COMP3 outputs a low level, and the transistor Q24 is turned off. Therefore, under the influence of the current source I24, the base terminal voltage of the transistor Q25 is raised to a level sufficient to turn on the transistor Q25. Therefore, the output signal Vout switches from the high level to the low level.
펄스열의 입력이 종료되는 경우, 소정의 상승 시간을 가지고 Vc'는 저레벨로부터 비교기 COMP3의 제3 기준 전압 Vf3를 상회하는 레벨로 상승하게 된다. 이에 따라 트랜지스터 Q24가 턴-온 되고, 트랜지스터 Q24의 턴-온에 따라 트랜지스터 Q25는 턴-오프된다. 따라서, 출력 신호 Vout은 고레벨로 전환된다.When the input of the pulse string is terminated, Vc 'has a predetermined rise time and rises from the low level to a level above the third reference voltage Vf3 of the comparator COMP3. Accordingly, transistor Q24 is turned on, and transistor Q25 is turned off in accordance with turn-on of transistor Q24. Therefore, the output signal Vout is switched to the high level.
상술한 과정에 의해 펄스가 지속되는 시간에 상응하는 구형파가 형성된다. 또한, 전압 Vb'의 상승 시간은 입력 신호 Vin이 소정 개수의 펄스가 입력되지 않는 경우 트랜지스터 Q23을 턴-온 시키기에 충분한 레벨로 상승하지 않게 되므로, 종래 기술의 슈미트 트리거가 가지는 기능을 대체하게 된다.By the above-described process, a square wave corresponding to the duration of the pulse is formed. In addition, the rise time of the voltage Vb 'does not rise to a level sufficient to turn on the transistor Q23 when a predetermined number of pulses are not input, thereby replacing the function of the conventional Schmitt trigger. .
또한, 종래 기술이 가지는 복조기, 슈미트 트리거 및 출력단의 기능을 본 실시예의 파형 성형 회로가 대체함을 알 수 있다.In addition, it can be seen that the waveform shaping circuit of the present embodiment replaces the functions of the demodulator, the Schmitt trigger, and the output stage of the prior art.
실시예 3Example 3
도 8은 본 발명의 실시예 3에 따른 적외선 수신기를 도시한 블록도이다.8 is a block diagram showing an infrared receiver according to Embodiment 3 of the present invention.
도 8을 참조하면, 적외선 수신기는 포토 다이오드(201), 전압 변환부(203), 증폭기(205), 대역 통과 필터(207), 자동 이득 제어 회로(209), 비교부(211) 및 파형 성형 회로(213)로 구성된다.Referring to FIG. 8, the infrared receiver includes a
포토 다이오드(201)는 적외선 신호를 감지하고, 이를 전류로 변환한다. 포토 다이오드를 흐르는 전류량은 전압 변환부(203)에 의해 소정 전압으로 변환된다. 전압 변환부에서 전압으로 변환된 입력신호는 증폭기(205)로 입력된다. 상기 증폭기(205)는 자동 이득 제어 신호 VAGC에 응답하여 전압 변환부의 출력을 증폭한다. 또한, 증폭기(205)에 의해 증폭된 신호는 대역 통과 필터(207)에 입력되어 소정의 주파수 대역에 해당하는 신호만이 출력된다. 대역 통과 필터(207)의 출력 신호 fout은 자동 이득 제어 회로(209) 및 비교부(211)로 입력된다. 자동 이득 제어 회로(209)는 대역 통과 필터(207)의 출력 신호 fout 및 소정의 문턱 전압 Vt를 비교하여 자동 이득 제어 신호 VAGC를 발생한다. 비교부(211)는 상기 대역 통과 필터(207)의 출력 신호 fout와 기준 전압 VREF를 비교하고, 비교 전압을 파형 성형 회로(213)로 출력한다. 상기 파형 성형 회로(213)는 본 발명의 실시예 1 및 실시예 2에 도시된 것이다. 또한, 상기 파형 성형 회로(213)는 상기 비교부(211)의 출력 신호를 수신하고, 펄스열이 존재하는 시간 구간에 상응하는 정형화된 구형파를 출력한다. The
상기와 같은 본 발명에 따르면, 종래의 복조부, 슈미트 트리거 및 출력단의 역할을 파형 성형 회로가 대체하므로, 적외선 수신기가 반도체 웨이퍼에서 차지하는 면적을 최대한 축소시킬 수 있다. 또한, 적은 트랜지스터의 수로 동일한 기능을 수행하므로, 복잡한 반도체 제조 공정에 따른 불량률을 개선할 수 있는 장점을 가 진다.According to the present invention as described above, since the waveform shaping circuit replaces the role of the conventional demodulator, the Schmitt trigger and the output terminal, it is possible to minimize the area occupied by the infrared receiver in the semiconductor wafer. In addition, since the same function is performed with a small number of transistors, it has the advantage of improving the failure rate according to a complicated semiconductor manufacturing process.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040064048A KR100588084B1 (en) | 2004-08-13 | 2004-08-13 | Waveform Shaping Circuit of Remote Control Receiver and Remote Control Receiver of using the Waveform Shaping Circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040064048A KR100588084B1 (en) | 2004-08-13 | 2004-08-13 | Waveform Shaping Circuit of Remote Control Receiver and Remote Control Receiver of using the Waveform Shaping Circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20-2004-0023175U Division KR200366845Y1 (en) | 2004-08-13 | 2004-08-13 | Waveform Shaping Circuit of Remote Control Receiver and Remote Control Receiver of using the Waveform Shaping Circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060015197A true KR20060015197A (en) | 2006-02-16 |
KR100588084B1 KR100588084B1 (en) | 2006-06-14 |
Family
ID=37124039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040064048A KR100588084B1 (en) | 2004-08-13 | 2004-08-13 | Waveform Shaping Circuit of Remote Control Receiver and Remote Control Receiver of using the Waveform Shaping Circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100588084B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444004A (en) * | 2019-08-20 | 2019-11-12 | 无锡思泰迪半导体有限公司 | A kind of infrared remote control receives the output signal control system and control method of chip |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100509906B1 (en) * | 2003-01-08 | 2005-08-24 | 주식회사 에이디텍 | Control circuit of infrared-ray recceiver |
-
2004
- 2004-08-13 KR KR1020040064048A patent/KR100588084B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444004A (en) * | 2019-08-20 | 2019-11-12 | 无锡思泰迪半导体有限公司 | A kind of infrared remote control receives the output signal control system and control method of chip |
CN110444004B (en) * | 2019-08-20 | 2024-05-03 | 杭州思泰微电子有限公司 | Output signal control system and control method of infrared remote control receiving chip |
Also Published As
Publication number | Publication date |
---|---|
KR100588084B1 (en) | 2006-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4184391B2 (en) | Comparison circuit and infrared receiver | |
JP2010088118A (en) | Stage and method of receiving multi-stage signal modulated on supply voltage | |
US7755020B2 (en) | Light receiving circuit and light coupling device | |
US20040208265A1 (en) | Digital signal receiver operating beyond the 3-db frequency | |
US20200235822A1 (en) | Burst light receiver | |
US20060139736A1 (en) | Optical receiver | |
US6832054B2 (en) | High speed optical receiver implemented in one chip | |
KR100588084B1 (en) | Waveform Shaping Circuit of Remote Control Receiver and Remote Control Receiver of using the Waveform Shaping Circuit | |
KR200366845Y1 (en) | Waveform Shaping Circuit of Remote Control Receiver and Remote Control Receiver of using the Waveform Shaping Circuit | |
US20040145419A1 (en) | Circuit and method for switching gains of preamplifier | |
US20030231032A1 (en) | Multistage level discrimination circuit | |
US8227739B2 (en) | Photodetector amplifier circuit for controlling an on state or an off state of an output transistor | |
WO2006040891A1 (en) | Waveform forming device, receiver, receiving module, remote control receiver | |
KR100299979B1 (en) | Infrared remote control circuit | |
JP2954127B2 (en) | Infrared signal receiver | |
EP0389874A2 (en) | Phase shift circuit and repeater using the same | |
KR100554614B1 (en) | IR receiver having auto gain control circuit for selectively charging and discharging and auto gain control method | |
KR100859780B1 (en) | Current to voltage converter and current to voltage conversion method | |
CN210072908U (en) | Finite pulse demodulation square wave shaping circuit and infrared receiving chip formed by same | |
JP4588592B2 (en) | Burst signal receiving apparatus and burst signal detecting method | |
JP3555070B2 (en) | Remote control receiver and interference wave removal method | |
US20080013962A1 (en) | Pulse-Modulated Signal Demodulation Circuit, and Photoreceiver Circuit and Electric Appliance Provided Therewith | |
JP2009135876A (en) | Receiver, and electronic device | |
CN111095884B (en) | Signal output device | |
KR200329267Y1 (en) | IR receiver having auto gain control circuit for selectively charging and discharging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A108 | Dual application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120430 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 14 |