KR20060014552A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20060014552A
KR20060014552A KR1020040063132A KR20040063132A KR20060014552A KR 20060014552 A KR20060014552 A KR 20060014552A KR 1020040063132 A KR1020040063132 A KR 1020040063132A KR 20040063132 A KR20040063132 A KR 20040063132A KR 20060014552 A KR20060014552 A KR 20060014552A
Authority
KR
South Korea
Prior art keywords
signal line
electrode
thin film
film transistor
liquid crystal
Prior art date
Application number
KR1020040063132A
Other languages
English (en)
Inventor
양석윤
이미경
이윤석
정지영
허철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040063132A priority Critical patent/KR20060014552A/ko
Publication of KR20060014552A publication Critical patent/KR20060014552A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 액정 표시 장치는 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 제1 신호선, 제1 절연 기판 위에 형성되어 있으며 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 화소마다 형성되어 있으며 복수개의 절개부를 가지는 화소 전극, 제1 신호선, 제2 신호선 및 화소 전극과 연결되어 있는 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판, 화소 전극과 마주하며 화소 전극의 절개부와 나란하며 교대로 형성되어 있는 절개부를 가지는 공통 전극이 형성되어 있는 대향 표시판, 박막 트랜지스터 표시판과 대향 표시판 사이에 형성되어 있는 액정층, 박막 트랜지스터 표시판 또는 대향 표시판 중 적어도 하나의 표시판에 형성되어 있으며, 절개부에 대응하는 부분에 위치하는 버퍼층을 포함한다.
액정표시장치, 도메인규제수단

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치를 도시한 배치도이고,
도 2는 도 1의 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 3은 도 1의 액정 표시 장치용 대향 표시판의 구조를 도시한 배치도이고,
도 4는 도 3의 액정 표시 장치를 IV-IV'-IV"선을 따라 잘라 도시한 단면도이고,
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고,
도 6은 도 5의 VI-VI'-VI"선을 따라 자른 단면도이다.
본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소를 복수의 도메인으로 분할하는 수직 배향 모드의 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시 판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 설치한다.
이러한, 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하여 다중 도메인으로 분할하는 방법이 개발되고 있다
그런데 이러한 절개 패턴을 이용하여 다중 도메인을 형성할 때 절개 패턴에 대응하는 부분에 위치하는 액정들은 상, 하부 표시판에 형성되는 전게의 영향을 제대로 받지 못하게 되며, 이로 인하여 화상이 표시될 때 빛이 누설되는 현상이 발생하여 대비비가 감소하고 잔상 등이 발생하는 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는 절개 패턴에 대응하여 전계에 의해 제어되지 않는 액정으로 인한 대비비의 감소 및 잔상 등을 제거할 수 있는 액정 표시 장치를 제공한다.
이러한 과제를 해결하기 위하여 본 발명에서는 상부 표시판 또는 하부 표시판 위에 절개 패턴에 대응하는 부분에 돌기가 배치되어 있다.
구체적으로는 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 제1 신호선, 제1 절연 기판 위에 형성되어 있으며 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 화소마다 형성되어 있으며 복수개의 절개부를 가지는 화소 전극, 제1 신호선, 제2 신호선 및 화소 전극과 연결되어 있는 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판, 화소 전극과 마주하며 화소 전극의 절개부와 나란하며 교대로 형성되어 있는 절개부를 가지는 공통 전극이 형성되어 있는 대향 표시판, 박막 트랜지스터 표시판과 대향 표시판 사이에 형성되어 있는 액정층, 박막 트랜지스터 표시판 또는 대향 표시판 중 적어도 하나의 표시판에 형성되어 있으며, 절개부에 대응하는 부분에 위치하는 버퍼층을 포함한다.
여기서 버퍼층은 측벽이 경사진 테이퍼 구조로 이루어진 것이 바람직하다.
이때 버퍼층의 측벽 경사면은 절개부의 경계선과 마주하는 것이 바람직하며, 버퍼층의 측벽 경사면은 절개부에 의해 형성되는 전계 방향으로 경사진 것이 바람직하다.
그리고 박막 트랜지스터는 반도체층, 제1 신호선의 일부분으로 반도체층과 중첩하는 게이트 전극, 제2 신호선의 일부분으로 반도체층과 일부분이 중첩하는 소스 전극, 반도체층과 일부분이 중첩하며 게이트 전극을 중심으로 마주하는 드레인 전 극을 포함하는 것이 바람직하다.
여기서 소스 전극 및 드레인 전극과 반도체층 사이에 형성되어 있는 저항성 접촉 부재를 더 포함할 수 있다.
그리고 제2 신호선 및 드레인 전극은 소스 전극과 드레인 전극 사이의 소정 영역을 제외하고 반도체층과 동일한 평면 패턴을 가지는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치를 도시한 배치도이고, 도 2는 도 1의 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 3은 도 1의 액정 표시 장치용 대향 표시판의 구조를 도시한 배치도이고, 도 4는 IV-IV'-IV"선을 따라 자른 단면도이다.
도 1 내지 도 4에 도시한 바와 같이, 액정 표시 장치는 하측의 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 상측의 대향 표시판(200) 및 이들 사이에 형성되어 있으며, 두 표시판(100, 200)에 대하여 거의 수직으로 배향되어 있는 액정 분자(310)를 포함하는 액정층(3)으로 이루어진다.
유리등의 투명한 절연 물질로 이루어진 박막 트랜지스터 표시판(100)에는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있으며 절개부(191, 192, 193)를 가지고 있는 화소 전극(190)이 형성되어 있고, 각 화소 전극(190)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받는다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 화소 전극(190)을 온(on), 오프(off)한다. 또, 박막 트랜지스터 표시판(100)의 아래 면에는 하부 편광판이 부착되어 있다. 여기서, 화소 전극(190)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판도 불필요하게 된다.
역시 유리 등의 투명한 절연 물질로 이루어져 있으며, 박막 트랜지스터 표시판(100)과 마주하는 대향 표시판(200)에는 화소의 가장자리에서 발생하는 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색 필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271, 272, 273)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273)로 인해 발생하는 빛샘을 방지하기 위함이다.
제1 실시예에 따른 액정 표시 장치에 대하여 좀 더 상세히 한다.
박막 트랜지스터 표시판(100)에는 하부 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부 또는 돌출된 부분은 박막 트랜지스터의 게이트 전극(gate electrode)(124)으로 사용된다.
게이트선(121)은 외부로부터의 게이트 신호를 게이트선(121)으로 전달하기 위한 접촉부를 가질 수 있으나, 그렇지 않은 경우에 게이트선(121)의 끝 부분은 기판(110) 상부에 직접 형성되어 있는 게이트 구동 회로의 출력단에 연결된다.
절연 기판(110) 위에는 게이트선(121)과 동일한 층으로 유지 전극선(131)이 형성되어 있다. 각 유지 전극선은 화소 영역의 가장자리에서 게이트선(121)과 나란하게 뻗어 있으며, 유지 전극선(131)으로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode)(133a, 133b, 133c, 133d)을 포함한다. 한 벌의 유지 전극(133a, 133b, 133c, 133d)은 세로 방향으로 뻗어나오며 가로 방향으로 뻗은 유지 전극선(131)에 의하여 서로 연결되어 있는 세로부(133a, 133b)와 이후에 설명하는 화소 전극(190)의 절개부(191, 193)와 중첩하며 세로부(133a, 133b)를 연결하는 사선부(133c, 133d)로 이루어진다.
게이트선(121) 및 유지 전극선(131, 133a, 133b, 133c, 133d)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기:몰리브덴-텅스텐(MoW)합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(AlNd)합금을 들 수 있다. 이중막일 때 알루미늄 계열의 도전막은 다른 도전막 하부에 위치하는 것이 바람직하며, 삼중막일 때에는 중간층으로 위치하는 것이 바람직하다.
게이트선(121, 124)과 유지 전극선(131, 133a, 133b, 133c, 133d)의 측면은 경사져 있으며 기판에 대하여 30-80°의 경사각을 가지는 것이 바람직하다.
게이트선(121, 124)과 유지 전극선(131, 133a, 133b, 133c, 133d)의 위에는 산화 규소(SiO2) 또는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon, a-Si)등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension, 154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 N+수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact, 161, 165)이 형성되어 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부를 가지고 있으며, 이 돌출부와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다. 반도체층(151)과 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 30-80°이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
또한, 게이트 절연막(140) 위에는 게이트선(121)과 중첩하는 다리부 금속편(172)이 형성되어 있다.
데이터선(171), 드레인 전극(175), 다리부 금속편(172)도 게이트선(121)과 같 이 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위의 도전막으로 형성될 수 있으며, 이러한 도전막에 더하여 다른 물질 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기 : 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 이러한 구조의 예로는 크롬/알루미늄-네오디뮴(AlNd) 합금을 들 수 있다. 이중막일 때 알루미늄 계열의 도전막은 다른 도전막 하부에 위치하는 것이 바람직하며, 삼중막일 때에는 중간층으로 위치하는 것이 바람직하다.
데이터선(171), 드레인 전극(175)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(161, 165)은 그 하부의 반도체층(151)과 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171) 및 드레인 전극(175) 위에는 산화 규소 또는 질화 규소 따위로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 한쪽 끝 부분을 각각 노출시키는 복수의 접촉 구멍(185, 182)이 구비되어 있다. 한편, 게이트선(121)의 끝 부분도 외부의 구동 회로와 연결되기 위한 접촉부를 가지는 경우에는 복수의 접촉 구멍이 게이트 절연막(140)과 보호막(180)을 관통하여 게이트선(121)의 끝 부분을 드러낼 수 있다.
보호막(180) 위에는 절개부(191, 192, 193)를 가지는 복수의 화소 전극(190)을 비롯하여 복수의 접촉 보조 부재(82) 및 유지 배선 연결 다리(194)가 형성되어 있다. 화소 전극(190), 접촉 보조 부재(82) 및 유지 배선 연결 다리(194)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전막으로 형성되어 있다.
화소 전극(190)은 복수개의 절개부(191, 192, 193)를 가지며, 절개부(191, 192, 193)는 화소 전극(190)을 상하로 반분하는 위치에 가로 방향으로 형성되어 있는 가로 절개부(192)와 반분된 화소 전극(190)의 상하 부분에 각각 사선 방향으로 형성되어 있는 사선 절개부(191, 193)를 포함한다. 절개부(192)는 화소 전극(190)의 오른쪽 변에서 왼쪽 변을 향하여 파고 들어간 형태이고, 입구는 넓게 대칭적으로 확장되어 있다. 따라서, 화소 전극(190)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.
이 때, 상하의 사선 절개부(191, 193)는 서로 수직을 이루고 있는데, 이는 프린지 필드의 방향을 4 방향으로 고르게 분산시키기 위함이다. 그리고 화소 전극(190)의 가장 자리는 유지 전극(133a, 133b)과 중첩하고 있으며, 화소 전극(190)의 경계는 유지 전극(133a, 133b)의 경계 밖에 위치하는데, 그렇지 않을 수도 있다.
또, 화소 전극(190)과 동일한 층에는 게이트선(121)을 건너 서로 이웃하는 화소의 유지 전극(133a)과 유지 전극선(131)을 연결하는 유지 배선 연결 다리(194)가 형성되어 있다. 유지 배선 연결 다리(194)는 보호막(180)과 게이트 절연막(140)에 걸쳐 형성되어 있는 접촉구(183, 184)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(194)는 다리부 금속편(172)과 중첩하고 있으며, 이들은 서로 전기적으로 연결할 수도 있다. 유지 배선 연결 다리(194)는 하부 기판(110) 위의 유지 배선 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 배선은 필요할 경우 게이트선(121)이나 데이터선 (171)의 결함을 수리하는데 이용할 수 있고, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(194)의 전기적 연결을 보조하기 위하여 형성한다.
그리고 접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 끝 부분과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 것으로, 필요에 따라 선택한다.
화소 전극(190) 위에는 버퍼층(30)이 형성되어 있다. 버퍼층(30)은 대향 표시판(200)의 절개부(271, 272, 273)와 대응하는 영역에 형성되어 있다. 버퍼층(30)의 두께는 박막 트랜지스터 표시판(100)과 대향 표시판(200) 사이의 셀갭과 거의 같게 형성하는 것이 바람직하다. 그리고 버퍼층(30)은 측벽이 경사진 테이퍼 구조로 형성되어 있다.
화소 전극(190) 및 버퍼층(30) 위에는 배향막(11)이 형성되어 있다.
한편, 박막 트랜지스터 표시판(100)과 마주하는 대향 표시판(200)에는 상부의 절연 기판(210)에 화소 가장자리에서 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 그리고 대향 표시판(200)에 형성되어 있는 블랙 매트릭스(220)는 각 화소 가장자리뿐 아니라 복수개의 화소로 이루어지는 표시 영역의 가장자리에도 형성되어 있다.
블랙 매트릭스(220)의 위에는 적, 녹, 청색의 색 필터(230)가 형성되어 있다. 색 필터(230)의 위에는 전면적으로 평탄화막(250)이 형성되어 있고, 그 상부에는 절개부(271, 272, 273)를 가지는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.
공통 전극(270)도 복수개의 절개부(271, 272, 273)를 가지는데, 절개부(271, 272, 273)는 화소 전극(190)의 절개부(191, 192, 193) 중 게이트선(121)에 대하여 45°를 이루는 사선 부분(191, 193)과 나란하며 교대로 배치되어 있는 사선부와 화소 전극(190)의 변과 중첩되어 있는 단부를 포함하고 있다. 이 때, 단부는 세로 방향 단부와 가로 방향 단부로 분류된다.
그리고 공통 전극(270) 위에는 배향막(21)이 형성되어 있다.
이상과 같은 구조의 박막 트랜지스터 기판과 대향 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 따른 액정 표시 장치의 기본 구조가 마련된다.
박막 트랜지스터 표시판(100)과 대향 표시판(200)을 정렬했을 때 화소 전극 (190)의 절개부(191, 192, 193)와 기준 전극(270)의 절개부(271, 272, 273)는 화소 영역을 다수의 도메인으로 분할한다. 이들 도메인은 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류된다.
이처럼 대향 표시판(200)의 절개부(271, 272, 273)와 대응하는 영역에 버퍼층(30)이 형성되어 있으면, 버퍼층(30)의 부피에 의해서 절개부(271, 272, 273)와 대응하는 영역에는 액정이 존재하지 않으므로 이 부분에 존재하는 액정이 제어되지 않아 발생할 수 있는 빛샘을 방지할 수 있다.
그리고 버퍼층(30)의 측면이 기울어져 형성되어 있으므로 버퍼층(30)의 측면과 인접한 액정의 배향을 도와주어 액정의 배향 속도를 빠르게 하여 잔상 등이 발생하지 않는다. 이때 버퍼층(30)의 측면은 공통 전극(270)과 화소 전극(190) 사이에 형성되는 전계와 거의 동일한 방향으로 기울어지게 형성하는 것이 바람직하다.
그리고 두 개의 표시판 사이에 액정이 과주입되며 표시 영역의 가장자리와 표시 영역에 존재하는 액정의 두께 차로 인해 빛샘이 발생하여 테두리 얼룩 등이 발생한다. 그래서 이러한 부분에도 버퍼층(30)을 형성하여 제어할 수 없는 액정을 최소화하고 이 부분의 액정 배향을 도와주어 테두리 얼룩의 발생을 방지한다.
한편, 본 발명의 다른 실시예에 따른 액정 표시 장치는 도 1 내지 도 4와 다른 구조를 가질 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 5은 본 발명의 제2 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 5는 도 6의 박막 트랜지스터 표시판을 VI-VI'-VI "선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 도 4에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 복수의 접촉 구멍(182, 185)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190), 복수의 접촉 보조 부재(82) 및 유지 배선 연결 다리(194)가 형성되어 있다.
그리고 대향 표시판(200)은 투명한 기판(210) 위에 블랙 매트릭스(220)가 형성되어 있고, 블랙 매트릭스(220)에 의해 정의되는 화소 영역에 적, 녹, 청의 색필터(230R, 230G, 230B)가 형성되어 있다. 그리고 적, 녹, 청의 색필터(230R, 230G, 230B) 위에는 평탄화막(250)이 형성되어 있으며, 평탄화막(250) 위에 절개부(271, 272, 273)를 가지는 공통 전극(270)이 형성되어 있다.
그러나 제2 실시예는 도 1 내지 도 4에 도시한 박막 트랜지스터 표시판과 달리, 반도체층(151)은 박막 트랜지스터의 소스 전극과 드레인 전극 사이에 형성되는 채널부를 제외하면 데이터선(171), 드레인 전극(175a, 175b) 및 그 하부의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 형태를 가지고 있다.
또한, 제2 실시예에서는 버퍼층(30)이 공통 전극(270) 위에 형성되어 있으며, 화소 전극(190)의 절개부(191, 192, 193)과 대응하는 영역에 형성되어 있다.
그리고 제1 및 제2 실시예에서와 달리 공통 전극 및 화소 전극의 절개부와 대응하는 영역에 함께 형성될 수도 있다(도시하지 않음).
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 설명한 본 발명와 같이, 두 개의 전극으로부터 형성되는 전계로 제어되지 않는 영역에 버퍼층을 형성하면 제어되지 않는 액정을 최소화하여 빛샘 등을 방지할 수 있다. 또한, 버퍼층의 측면 경사로 인하여 버퍼층과 인접한 액정의 배향을 도와 액정의 동작 속도를 빠르게 하므로 잔상 등이 발생하지 않는 고품질의 액정 표시 장치를 제공한다.

Claims (7)

  1. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 절연 기판 위에 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선,
    상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 화소마다 형성되어 있으며 복수개의 절개부를 가지는 화소 전극,
    상기 제1 신호선, 상기 제2 신호선 및 상기 화소 전극과 연결되어 있는 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판,
    상기 화소 전극과 마주하며 상기 화소 전극의 절개부와 나란하며 교대로 형성되어 있는 절개부를 가지는 공통 전극이 형성되어 있는 대향 표시판,
    상기 박막 트랜지스터 표시판과 상기 대향 표시판 사이에 형성되어 있는 액정층,
    상기 박막 트랜지스터 표시판 또는 상기 대향 표시판 중 적어도 하나의 표시판에 형성되어 있으며, 상기 절개부에 대응하는 부분에 위치하는 버퍼층을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 버퍼층은 측벽이 경사진 테이퍼 구조로 이루어진 액정 표시 장치.
  3. 제2항에서,
    상기 버퍼층의 측벽 경사면은 상기 절개부의 경계선과 마주하는 액정 표시 장치.
  4. 제2항에서,
    상기 버퍼층의 측벽 경사면은 상기 절개부에 의해 형성되는 전계 방향으로 경사진 액정 표시 장치.
  5. 제1항에서,
    상기 박막 트랜지스터는 반도체층,
    상기 제1 신호선의 일부분으로 상기 반도체층과 중첩하는 게이트 전극,
    상기 제2 신호선의 일부분으로 상기 반도체층과 일부분이 중첩하는 소스 전극,
    상기 반도체층과 일부분이 중첩하며 상기 게이트 전극을 중심으로 마주하는 드레인 전극을 포함하는 액정 표시 장치.
  6. 제5항에서,
    상기 소스 전극 및 드레인 전극과 상기 반도체층 사이에 형성되어 있는 저항성 접촉 부재를 더 포함하는 액정 표시 장치.
  7. 제5항에서,
    상기 제2 신호선 및 드레인 전극은 상기 소스 전극과 드레인 전극 사이의 소정 영역을 제외하고 상기 반도체층과 동일한 평면 패턴을 가지는 액정 표시 장치.
KR1020040063132A 2004-08-11 2004-08-11 액정 표시 장치 KR20060014552A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040063132A KR20060014552A (ko) 2004-08-11 2004-08-11 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040063132A KR20060014552A (ko) 2004-08-11 2004-08-11 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20060014552A true KR20060014552A (ko) 2006-02-16

Family

ID=37123490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040063132A KR20060014552A (ko) 2004-08-11 2004-08-11 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20060014552A (ko)

Similar Documents

Publication Publication Date Title
JP4356750B2 (ja) 液晶表示装置及びその製造方法
KR101247698B1 (ko) 액정 표시 장치
JP5460123B2 (ja) 液晶表示装置
KR20070027347A (ko) 액정 표시 장치
US7220992B2 (en) Thin film transistor array panel and a liquid crystal display including the same
KR102040084B1 (ko) 표시 장치
JP4731869B2 (ja) 薄膜トランジスタ表示板
US6864935B2 (en) Liquid crystal display
KR20050077571A (ko) 다중 도메인 액정 표시 장치
KR20050078762A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20050063016A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
US10886355B2 (en) Liquid crystal display device
KR101189143B1 (ko) 횡전계형 액정표시장치
KR20060018401A (ko) 다중 도메인 액정 표시 장치
KR102269080B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20060018121A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100504568B1 (ko) 멀티도메인 액정표시소자
KR20070087293A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060014552A (ko) 액정 표시 장치
KR20060008426A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US20160109750A1 (en) Liquid crystal display
KR20060101959A (ko) 다중 도메인 액정 표시 장치
KR101012796B1 (ko) 액정 표시 장치
KR20020037554A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20060038078A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination