KR20050108588A

KR20050108588A - Voltage sensing circuit of high voltage generator for eeprom

Info

Publication number: KR20050108588A
Application number: KR1020040033498A
Authority: KR
Inventors: 윤태준
Original assignee: 주식회사 케이이씨
Priority date: 2004-05-12
Filing date: 2004-05-12
Publication date: 2005-11-17

Abstract

본 발명은 이이피롬 회로용 고전압 발생기의 전위 검출 회로에 관한 것으로서, 메모리 셀 어레이의 프로그램을 위해 적정 전압을 유지시키고, 또한 적정 전압 이상에서는 고전압 발생기의 오실레이터 동작을 정지시켜 소비전력을 최소화할 수 있도록, 고전압 발생기와 메모리 셀 어레이 사이에 형성되어, 고전압 발생기의 출력 전압을 감지하고, 상기 출력 전압이 일정 전압 이상일 경우 고전압 발생기의 동작을 정지시키는 전위 검출 회로에 있어서, 상기 고전압 발생기와 메모리 셀 어레이 사이에 제1,2캐패시터가 직렬로 연결되고, 상기 제2캐패시터의 일단은 접지됨으로써, 상기 제1,2캐패시터의 분배값에 의해 상기 고전압 발생기의 전압을 검출하는 전압 검출부와, 일측 입력 단자는 기준 전압원에 연결되고, 타측 입력 단자는 상기 전압 검출부의 제1,2캐패시터 사이에 연결되어, 상기 기준 전압원의 전압보다 전압 검출부의 전압이 클 경우 소정 신호를 출력하는 비교부와, 일측 입력 단자는 상기 비교부의 출력 단자에 연결되고, 타측 단자는 인에이블 신호 라인에 연결됨으로써, 상기 비교부 및 인에이블 신호 라인으로부터의 출력 신호에 의해, 상기 고전압 발생기의 동작을 정지시키는 엔드 게이트로 이루어진 것을 특징으로 함.The present invention relates to a potential detection circuit of a high voltage generator for an EPYROM circuit, and to maintain a proper voltage for programming a memory cell array and to stop the oscillator operation of the high voltage generator above a proper voltage to minimize power consumption. And a potential detection circuit formed between the high voltage generator and the memory cell array to sense an output voltage of the high voltage generator and to stop the operation of the high voltage generator when the output voltage is greater than or equal to a predetermined voltage. The first and second capacitors are connected in series, and one end of the second capacitor is grounded to detect a voltage of the high voltage generator based on a distribution value of the first and second capacitors. A second input terminal connected to a voltage source; A comparator connected between two capacitors to output a predetermined signal when the voltage of the voltage detector is greater than the voltage of the reference voltage source, one input terminal is connected to the output terminal of the comparator, and the other terminal is connected to the enable signal line. And an end gate for stopping the operation of the high voltage generator by an output signal from the comparator and the enable signal line.

Description

Voltage sensing circuit of high voltage generator for EEPROM

본 발명은 이이피롬 회로용 고전압 발생기의 전위 검출 회로에 관한 것으로서, 더욱 상세하게 설명하면 메모리 셀 어레이의 프로그램을 위해 적정 전압을 유지시키고, 또한 적정 전압 이상에서는 고전압 발생기의 오실레이터 동작을 정지시켜 소비전력을 최소화할 수 있는 이이피롬 회로용 고전압 발생기의 전위 검출 회로에 관한 것이다.The present invention relates to a potential detection circuit of a high voltage generator for an epyrom circuit. More specifically, the present invention relates to maintaining a proper voltage for programming a memory cell array, and to stopping the oscillator of the high voltage generator above a suitable voltage. It relates to a potential detection circuit of a high voltage generator for an ypyrom circuit that can minimize the.

도 1을 참조하면, 종래 이이피롬 회로의 고전압 발생기의 회로도가 도시되어 있으며, 이를 이용하여 종래의 구조 및 동작을 설명하면 아래와 같다.Referring to FIG. 1, a circuit diagram of a high voltage generator of a conventional ypyrom circuit is illustrated, and a conventional structure and operation thereof will be described below using the same.

도시된 바와 같이 종래 이이피롬 회로의 고전압 발생기(3')는 주기적인 신호를 출력하는 오실레이터(1')(oscillator)와, 상기 오실레이터(1')의 신호에 의해 다수의 모스형 트랜지스터 및 캐패시터의 동작으로 소정 전압(Vpp)까지 펌핑 동작을 수행하는 챠지 펌프(2')(charge pump)로 이루어져 있다.As shown in the drawing, the high voltage generator 3 'of the conventional Y-pyrom circuit includes an oscillator 1' that outputs a periodic signal and a plurality of MOS transistors and capacitors by the signals of the oscillator 1 '. It is composed of a charge pump (2 ') (charge pump) for performing a pumping operation up to a predetermined voltage (Vpp) in operation.

물론, 상기 고전압 발생기(3')에는 소정 전압(Vpp)에 의해 프로그램, 라이트(write), 이레이즈(erase) 동작을 하는 메모리 셀 어레이(4')(memory cell array)가 연결되어 있다. 또한, 상기 고전압 발생기(3') 및 메모리 셀 어레이(4') 사이에는 다이오드(100') 또는 고전압용 레귤레이터가 연결되어 있음으로써, 상기 고전압 발생기(3')로부터의 전압이 소정 전압 이상일 경우 이를 접지시킬 수 있도록 되어 있다.Of course, the high voltage generator 3 'is connected to a memory cell array 4' that performs program, write, and erase operations by a predetermined voltage Vpp. In addition, since the diode 100 'or the high voltage regulator is connected between the high voltage generator 3' and the memory cell array 4 ', the voltage from the high voltage generator 3' is higher than a predetermined voltage. It is designed to be grounded.

그러나, 이러한 종래의 회로는 프로그램 동작시 고전압 발생기 또는 다이오드가 지속적으로 전류를 소모함으로써, 전체적인 이이피롬 회로의 소비전력이 증가하는 문제가 있다.However, such a conventional circuit has a problem in that the power consumption of the entire Y-pyrom circuit increases because a high voltage generator or diode continuously consumes current during a program operation.

또한, 상기 다이오드의 산포에 따라 전류 소모가 달라지며, 이에 따라 레귤레이션되는 전압도 달라짐으로써, 이이피롬 회로의 동작 에러율이 증가하는 문제도 있다.In addition, the current consumption varies according to the distribution of the diode, and accordingly, the regulated voltage also changes, thereby increasing the operation error rate of the EPY circuit.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 메모리 셀 어레이의 프로그램을 위해 적정 전압을 일정하게 유지시키고, 또한 적정 전압 이상에서는 고전압 발생기의 오실레이터 동작을 정지시켜 소비전력을 최소화할 수 있는 이이피롬 회로용 고전압 발생기의 전위 검출 회로를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned problems, and an object of the present invention is to maintain a constant voltage for programming a memory cell array, and to stop the oscillator operation of a high voltage generator above a proper voltage to reduce power consumption. The present invention provides a potential detection circuit of a high voltage generator for an ipyrom circuit.

상기한 목적을 달성하기 위해 본 발명은 오실레이터와 챠지 펌프로 이루어진 고전압 발생기와 메모리 셀 어레이 사이에 형성되어, 고전압 발생기의 출력 전압을 감지하고, 상기 출력 전압이 일정 전압 이상일 경우 고전압 발생기의 동작을 정지시키는 전위 검출 회로에 있어서, 상기 고전압 발생기와 메모리 셀 어레이 사이에 제1,2캐패시터가 직렬로 연결되고, 상기 제2캐패시터의 일단은 접지됨으로써, 상기 제1,2캐패시터의 분배값에 의해 상기 고전압 발생기의 전압을 검출하는 전압 검출부와, 일측 입력 단자는 기준 전압원에 연결되고, 타측 입력 단자는 상기 전압 검출부의 제1,2캐패시터 사이에 연결되어, 상기 기준 전압원의 전압보다 전압 검출부의 전압이 클 경우 소정 신호를 출력하는 비교부와, 일측 입력 단자는 상기 비교부의 출력 단자에 연결되고, 타측 단자는 인에이블 신호 라인에 연결됨으로써, 상기 비교부 및 인에이블 신호 라인으로부터의 출력 신호에 의해, 상기 고전압 발생기의 오실레이터 동작을 정지시키는 엔드 게이트로 이루어져 있다.In order to achieve the above object, the present invention is formed between a high voltage generator consisting of an oscillator and a charge pump and a memory cell array to detect an output voltage of the high voltage generator, and stop the operation of the high voltage generator when the output voltage is above a predetermined voltage. In the potential detecting circuit, a first capacitor and a second capacitor are connected in series between the high voltage generator and the memory cell array, and one end of the second capacitor is grounded, whereby the high voltage is divided by the distribution value of the first and second capacitors. A voltage detector for detecting a voltage of the generator and one input terminal are connected to a reference voltage source, and the other input terminal is connected between the first and second capacitors of the voltage detector so that the voltage of the voltage detector is greater than the voltage of the reference voltage source. A comparator for outputting a predetermined signal and one input terminal is connected to an output terminal of the comparator And, the other terminal is made up of an end gate being connected to the enable signal line, by the output signal from the comparison unit and the enable signal line, and for stopping the oscillator operation of the high voltage generator.

상기 제1,2캐패시터의 +극에는 각각 드레인이 연결되고, 각각의 소스는 접지되며, 각각의 게이트는 상기 인에이블 신호 라인에 연결된 제1,2엔-모스 트랜지스터가 더 구비됨으로써, 상기 인에이블 신호에 의해 상기 제1,2엔-모스 트랜지스터가 온되어 상기 제1,2캐패시터를 완전 방전시킬 수 있다.A drain is connected to each of the positive and negative poles of the first and second capacitors, each source is grounded, and each gate is further provided with a first and second N-MOS transistor connected to the enable signal line. The first and second N-MOS transistors may be turned on by a signal to completely discharge the first and second capacitors.

상기 고전압 발생기와 제1캐패시터의 +극 사이에는 피-모스 트랜지스터의 드레인 및 소스가 더 연결되고, 게이트는 상기 인에이블 신호 라인에 연결됨으로써, 인에이블 신호에 의해 상기 피-모스 트랜지스터는 오프될 수 있다.A drain and a source of the P-MOS transistor are further connected between the high voltage generator and the + pole of the first capacitor, and a gate is connected to the enable signal line, whereby the P-MOS transistor can be turned off by an enable signal. have.

상기 인에이블 신호 라인에는 인버터가 더 연결될 수 있다.An inverter may be further connected to the enable signal line.

상기 비교부의 출력 단자에는 인버터가 더 연결될 수 있다.An inverter may be further connected to the output terminal of the comparator.

상기 비교부는 수mV의 히스테리 특성이 있는 것을 이용할 수 있다.The comparison unit may use a hysteretic characteristic of several mV.

상기와 같이 하여 본 발명에 의한 이이피롬 회로용 고전압 발생기의 전위 검출 회로는 고전압 발생기의 전압이 일정 전압 이상일 경우 오실레이터의 동작을 정지시킴으로써, 소비 전력을 최소화할 수 있게 된다.As described above, the potential detection circuit of the high voltage generator for the Y-pyrom circuit according to the present invention can minimize the power consumption by stopping the operation of the oscillator when the voltage of the high voltage generator is higher than a predetermined voltage.

또한, 본 발명은 메모리 셀 어레이의 프로그램을 위한 적정 전압을 항상 일정하게 유지시킴으로써, 프로그램 에러율을 현저히 줄일 수 있게 된다.In addition, the present invention makes it possible to significantly reduce the program error rate by constantly maintaining a proper voltage for programming a memory cell array.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 2를 참조하면, 본 발명에 의한 이이피롬 회로용 고전압 발생기의 전위 검출 회로(100)가 도시되어 있다.2, there is shown a potential detection circuit 100 of a high voltage generator for an ypyrom circuit according to the present invention.

도시된 바와 같이 본 발명에 의한 전위 검출 회로(100)는 오실레이터(1)와 챠지 펌프(2)로 이루어진 고전압 발생기(3) 및 메모리 셀 어레이(4) 사이에 형성되어 있다. 좀더 구체적으로, 본 발명에 의한 검출 회로(100)는 제1,2캐패시터(C1,C2)를 포함하는 전압 검출부(10)와, 상기 전압 검출부(10)의 신호를 비교하여 소정 신호를 출력하는 비교부(20)와, 상기 비교부(20) 및 인에이블 신호 라인(en)의 신호에 의해 상기 고전압 발생기(3)의 오실레이터(1) 동작을 정지시키는 엔드 게이트(30)로 이루어져 있다.As shown, the potential detection circuit 100 according to the present invention is formed between the high voltage generator 3 consisting of the oscillator 1 and the charge pump 2 and the memory cell array 4. More specifically, the detection circuit 100 according to the present invention compares the signal of the voltage detector 10 including the first and second capacitors C1 and C2 and the voltage detector 10 to output a predetermined signal. The comparator 20 and an end gate 30 for stopping the operation of the oscillator 1 of the high voltage generator 3 by the signals of the comparator 20 and the enable signal line en.

상기 전압 검출부(10)는 상기 고전압 발생기(3)와 메모리 셀 어레이(4) 사이에 제1,2캐패시터(C1,C2)가 직렬로 연결되고, 상기 제2캐패시터(C2)의 일단은 접지되어 있다.In the voltage detector 10, first and second capacitors C1 and C2 are connected in series between the high voltage generator 3 and the memory cell array 4, and one end of the second capacitor C2 is grounded. have.

또한, 상기 제1,2캐패시터(C1,C2)의 +극에는 각각 드레인이 연결되고, 각각의 소스는 접지되며, 각각의 게이트는 인에이블 신호 라인(en)에 연결된 제1,2엔-모스 트랜지스터(NM1,NM2)가 구비되어 있다.In addition, drains are respectively connected to the + poles of the first and second capacitors C1 and C2, each source is grounded, and each gate is first and second N-MOS connected to the enable signal line en. Transistors NM1 and NM2 are provided.

또한, 상기 고전압 발생기(3)와 제1캐패시터(C1)의 +극 사이에는 피-모스 트랜지스터(PM)의 드레인 및 소스가 더 연결되고, 게이트는 상기 인에이블 신호 라인(en)에 연결되어 있다.In addition, a drain and a source of the P-MOS transistor PM are further connected between the high voltage generator 3 and the + pole of the first capacitor C1, and a gate thereof is connected to the enable signal line en. .

상기 비교부(20)는 일측 입력 단자가 기준 전압원(Vref)에 연결되고, 타측 입력 단자는 상기 전압 검출부(10)의 제1,2캐패시터(C1,C2) 사이에 연결되어 있다.The comparator 20 has one input terminal connected to a reference voltage source Vref and the other input terminal connected between the first and second capacitors C1 and C2 of the voltage detector 10.

여기서, 상기 비교부(20)는 고전압 발생기(3)의 출력 전압(Vpp) 변화에 둔감하도록 대략 수mV의 히스테리 특성이 있는 것을 이용함이 바람직하다.Here, the comparator 20 preferably uses a hysteresis characteristic of several mV so as to be insensitive to the change of the output voltage Vpp of the high voltage generator 3.

또한, 상기 비교부(20)의 출력 단자에는 인버터(I1)가 더 연결될 수 있다.In addition, an inverter I1 may be further connected to an output terminal of the comparison unit 20.

상기 엔드 게이트(30)는 일측 입력 단자가 상기 비교부(20)의 출력 단자에 연결되고, 타측 단자는 인에이블 신호 라인(en)에 연결됨으로써, 상기 비교부(20) 및 인에이블 신호 라인(en)으로부터의 출력 신호에 의해, 상기 고전압 발생기(3)의 오실레이터(1) 동작을 정지시키도록 되어 있다.The end gate 30 has one input terminal connected to an output terminal of the comparator 20 and the other terminal connected to an enable signal line en, whereby the comparator 20 and the enable signal line ( By the output signal from en), the oscillator 1 of the high voltage generator 3 is stopped.

더불어, 상기 인에이블 신호 라인(en)에는 인버터(I2)가 더 연결됨으로써, 상기 제1,2엔-모스 트랜지스터(NM1,NM2) 및 피-모스 트랜지스터(PM)의 게이트에 반전된 신호를 입력할 수 있도록 되어 있다.In addition, an inverter I2 is further connected to the enable signal line en to input an inverted signal to the gates of the first and second N-MOS transistors NM1 and NM2 and the P-MOS transistor PM. I can do it.

상기와 같은 구성에 의해서 본 발명에 따른 이이피롬 회로용 고전압 발생기의 전위 검출 회로(100)는 다음과 같이 작동된다. By the configuration as described above, the potential detection circuit 100 of the high voltage generator for the ypyrom circuit according to the present invention operates as follows.

첫째, 고전압 발생기(3)가 소정 전압(Vpp)을 메모리 셀 어레이(4)에 인가하는 경우는 아래와 같다.First, the high voltage generator 3 applies the predetermined voltage Vpp to the memory cell array 4 as follows.

먼저 상기 고전압 발생기(3)의 소정 전압은 전압 검출부(10)의 제1,2캐패시터(C1,C2)에 의해 적당한 값으로 분압된다. First, the predetermined voltage of the high voltage generator 3 is divided by an appropriate value by the first and second capacitors C1 and C2 of the voltage detector 10.

이와 같이 분압된 전압은 비교부(20)의 일측 단자에 입력되고, 타측 단자를 통해서는 기준 전압원(Vref)에 의한 전압이 입력된다.The divided voltage is input to one terminal of the comparator 20, and the voltage by the reference voltage source Vref is input through the other terminal.

물론, 이러한 상태에서는 상기 분압된 전압이 기준 전압원(Vref)에 의한 전압보다 낮기 때문에, 비교부(20)는 하이(high) 신호를 출력하고, 이것은 인버터(I1)를 통하여 로우(low) 상태로 전환된 채 엔드 게이트(30)의 일측 입력 단자에 입력된다.Of course, in this state, since the divided voltage is lower than the voltage by the reference voltage source Vref, the comparator 20 outputs a high signal, which is low through the inverter I1. It is inputted to one input terminal of the end gate 30 while being switched.

또한, 이때 인에블 신호 라인(en)을 통해서는 하이 신호가 입력되고, 이것은 인버터(I2)를 통하여 로우 상태로 전환된 채 피-모스 트랜지스터(PM) 및 제1,2엔-모스 트랜지스터(NM1,NM2)의 게이트에 인가된다. 따라서, 피-모스 트랜지스터(PM)는 온되어 상기 전압 검출부(10)의 제1,2캐패시터(C1,C2)에 소정 전압이 충전되도록 하고, 제1,2엔-모스 트랜지스터(NM1,NM2)는 오프되어 제1,2캐패시터(C1,C2)의 충전 전압이 방전되지 않도록 한다.At this time, a high signal is input through the enable signal line en, which is switched to the low state through the inverter I2 and the P-MOS transistor PM and the first and second N-MOS transistors ( Is applied to the gates of NM1 and NM2. Accordingly, the P-MOS transistor PM is turned on so that the first and second capacitors C1 and C2 of the voltage detector 10 are charged with a predetermined voltage, and the first and second N-MOS transistors NM1 and NM2. Is turned off so that the charging voltages of the first and second capacitors C1 and C2 are not discharged.

이와 같이 하여, 엔드 게이트(30)의 일측 입력 단자에는 인에이블 신호 라인을 통하여 하이 신호가 입력되고, 타측 입력 단자에는 인버터(I1)를 통하여 로우 신호가 입력됨으로써, 출력 단자를 통하여 로우 신호를 출력하게 되고, 이에 따라 고전압 발생기(3)의 오실레이터(1)는 계속 동작한다.In this way, a high signal is input to one input terminal of the end gate 30 through an enable signal line, and a low signal is input to the other input terminal through the inverter I1, thereby outputting a low signal through the output terminal. Thus, the oscillator 1 of the high voltage generator 3 continues to operate.

둘째, 고전압 발생기(3)가 소정 전압(Vpp) 이상을 메모리 셀 어레이(4)에 인가하는 경우는 아래와 같다.Second, the high voltage generator 3 applies the predetermined voltage Vpp or more to the memory cell array 4 as follows.

물론, 이러한 상태에서는 상기 분압된 전압이 기준 전압원(Vref)에 의한 전압보다 높기 때문에, 비교부(20)는 로우 신호를 출력하고, 이것은 인버터(I1)를 통하여 하이 상태로 전환된 채 엔드 게이트(30)의 일측 입력 단자에 입력된다.Of course, in this state, since the divided voltage is higher than the voltage by the reference voltage source Vref, the comparator 20 outputs a low signal, which is converted to the high state through the inverter I1 and ends with the end gate ( 30) is input to one side input terminal.

이와 같이 하여, 엔드 게이트(30)의 일측 입력 단자에는 인에이블 신호 라인(en)을 통하여 하이 신호가 입력되고, 타측 입력 단자에는 인버터(I1)를 통하여 하이 신호가 입력됨으로써, 출력 단자를 통하여 하이 신호를 출력하게 되고, 이에 따라 고전압 발생기(3)의 오실레이터(1)는 동작을 정지하게 된다.In this way, a high signal is input to one input terminal of the end gate 30 through the enable signal line en and a high signal is input to the other input terminal through the inverter I1, thereby providing a high signal through the output terminal. A signal is output, and the oscillator 1 of the high voltage generator 3 stops operating.

셋째, 인에이블 신호 라인(en)에 의해 전압 검출부(10)가 초기화되는 경우는 아래와 같다.Third, the voltage detection unit 10 is initialized by the enable signal line en as follows.

먼저 인에이블 신호 라인(en)에는 로우 신호가 인가된다.First, a low signal is applied to the enable signal line en.

그러면, 인버터(I2)를 통하여 하이 신호가 출력된다.Then, a high signal is output through the inverter I2.

그러면, 피-모스 트랜지스터(PM)의 게이트에는 하이 신호가 인가됨으로써, 오프된다.Then, the high signal is applied to the gate of the P-MOS transistor PM, thereby being turned off.

물론, 제1,2엔-모스 트랜지스터(NM1,NM2)의 게이트에는 하이 신호가 인가됨으로써, 온된다.Of course, the high signal is applied to the gates of the first and second N-MOS transistors NM1 and NM2, thereby being turned on.

따라서, 고전압 발생기(3)의 전압은 전압 검출부(10)로 전달되지 않으며, 전압 검출부(10)의 제1캐패시터(C1)는 제1엔-모스 트랜지스터(NM1)의 드레인 및 소스를 통하여 접지되어 완전 방전된다.Therefore, the voltage of the high voltage generator 3 is not transmitted to the voltage detector 10, and the first capacitor C1 of the voltage detector 10 is grounded through the drain and the source of the first N-MOS transistor NM1. Discharged completely.

또한, 제2캐패시터(C2)는 제2엔-모스 트랜지스터(NM2)의 드레인 및 소스를 통하여 접지되어 완전 방전된다.In addition, the second capacitor C2 is grounded through the drain and the source of the second N-MOS transistor NM2 to be completely discharged.

상술한 바와 같이, 본 발명에 따른 이이피롬 회로용 고전압 발생기의 전위 검출 회로는 고전압 발생기의 전압이 일정 전압 이상일 경우 오실레이터의 동작을 정지시킴으로써, 소비 전력을 최소화할 수 있는 효과가 있다.As described above, the potential detection circuit of the high voltage generator for an ypyrom circuit according to the present invention has the effect of minimizing power consumption by stopping the operation of the oscillator when the voltage of the high voltage generator is higher than a predetermined voltage.

또한, 본 발명은 메모리 셀 어레이의 프로그램을 위한 적정 전압을 항상 일정하게 유지시킴으로써, 프로그램 에러율을 현저히 줄일 수 있는 효과가 있다.In addition, the present invention has an effect of significantly reducing the program error rate by constantly maintaining a proper voltage for programming a memory cell array.

이상에서 설명한 것은 본 발명에 따른 이이피롬 회로용 고전압 발생기의 전위 검출 회로를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for carrying out the potential detection circuit of the high voltage generator for the Y-pyrom circuit according to the present invention, and the present invention is not limited to the above-described embodiment, which is claimed in the following claims. As will be apparent to those skilled in the art to which the present invention pertains without departing from the gist of the present invention, the technical spirit of the present invention may be changed to the extent that various modifications can be made.

도 1은 종래 이이피롬 회로의 고전압 발생기를 도시한 회로도이다.1 is a circuit diagram illustrating a high voltage generator of a conventional Y-pyrom circuit.

도 2는 본 발명에 의한 이이피롬 회로용 고전압 발생기의 전위 검출 회로를 도시한 회로도이다.Fig. 2 is a circuit diagram showing a potential detection circuit of a high voltage generator for an easy pyrom circuit according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100; 본 발명에 의한 이이피롬 회로용 고전압 발생기의 전위 검출 회로100; Potential detection circuit of a high voltage generator for an easy pyrom circuit according to the present invention

1; 오실레이터 2; 챠지 펌프One; Oscillator 2; Charge pump

3; 고전압 발생기 4; 메모리 셀 어레이3; High voltage generator 4; Memory cell array

10; 전압 검출부 20; 비교부10; A voltage detector 20; Comparator

30; 엔드 게이트 PM; 피-모스 트랜지스터30; End gate PM; P-MOS transistor

NM1,NM2; 제1,2엔-모스 트랜지스터NM1, NM2; 1,2 yen-MOS transistor

C1,C2; 제1,2캐패시터 I1,I2; 인버터C1, C2; First and second capacitors I1 and I2; inverter

Claims

In a potential detection circuit formed between a high voltage generator consisting of an oscillator and a charge pump and a memory cell array to sense an output voltage of the high voltage generator, and stop the operation of the high voltage generator when the output voltage is above a certain voltage,

First and second capacitors are connected in series between the high voltage generator and the memory cell array, and one end of the second capacitor is grounded to detect a voltage of the high voltage generator by a distribution value of the first and second capacitors. Detection unit;

A comparison unit configured to connect one input terminal to a reference voltage source and the other input terminal to the first and second capacitors of the voltage detector and to output a predetermined signal when the voltage of the voltage detector is greater than the voltage of the reference voltage source; And,

One end input terminal is connected to an output terminal of the comparator, and the other terminal is connected to an enable signal line, and an end gate for stopping the oscillator operation of the high voltage generator by an output signal from the comparator and the enable signal line. A potential detection circuit of a high voltage generator for an EPYROM circuit, comprising a.

The first and second N-MOS transistors of claim 1, wherein drains are respectively connected to the + poles of the first and second capacitors, each source is grounded, and each gate is connected to the enable signal line. And the first and second N-MOS transistors are turned on by the enable signal to completely discharge the first and second capacitors.

3. The method of claim 2, wherein a drain and a source of a P-MOS transistor are further connected between the high voltage generator and a + pole of the first capacitor, and a gate is connected to the enable signal line, thereby enabling the P-MOS signal to be enabled by the enable signal. The MOS transistor is turned off, the potential detection circuit of a high voltage generator for an EPYROM circuit.

4. The potential detection circuit according to any one of claims 1 to 3, wherein the comparator has a hysteresis characteristic of several mV.