KR20050106928A - Cmos image sensor with reduced leakage current - Google Patents
Cmos image sensor with reduced leakage current Download PDFInfo
- Publication number
- KR20050106928A KR20050106928A KR1020040031998A KR20040031998A KR20050106928A KR 20050106928 A KR20050106928 A KR 20050106928A KR 1020040031998 A KR1020040031998 A KR 1020040031998A KR 20040031998 A KR20040031998 A KR 20040031998A KR 20050106928 A KR20050106928 A KR 20050106928A
- Authority
- KR
- South Korea
- Prior art keywords
- floating diffusion
- ion implantation
- diffusion region
- image sensor
- region
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005468 ion implantation Methods 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 238000005036 potential barrier Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 206010034960 Photophobia Diseases 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Abstract
본 발명은 누설전류를 감소시킨 시모스 이미지센서에 관한 것으로 특히 플로팅 확산영역의 하부에 기판과 같은 도전형을 갖는 고농도의 이온주입영역의 형성하여 플로팅확산영역의 누설전류를 감소시킨 발명이다. 이를 위한 본 발명은 포토다이오드용 도핑영역과 트랜스퍼 트랜지스터를 구비하는 시모스 이미지센서에 있어서, 제 1 도전형의 반도체 기판; 상기 반도체 기판 상에 형성된 트랜스퍼 트랜지스터; 상기 트랜스퍼 트랜지스터의 일측에 형성된 포토다이오드; 상기 트랜스퍼 트랜지스터의 타측에 형성된 제 2 도전형의 플로팅 확산영역; 및 상기 플로팅 확산영역 하부에 형성되되 상기 기판보다 고농도인 제 1 도전형의 이온주입영역을 포함하여 이루어 진다. The present invention relates to a CMOS image sensor having a reduced leakage current. In particular, a high concentration ion implantation region having a conductive type such as a substrate is formed below the floating diffusion region to reduce leakage current of the floating diffusion region. To this end, the present invention provides a CMOS image sensor having a photodiode doped region and a transfer transistor, comprising: a semiconductor substrate of a first conductivity type; A transfer transistor formed on the semiconductor substrate; A photodiode formed on one side of the transfer transistor; A floating diffusion region of a second conductivity type formed on the other side of the transfer transistor; And an ion implantation region formed under the floating diffusion region and having a higher concentration than that of the substrate.
Description
본 발명은 시모스 이미지센서에 관한 것으로, 특히 플로팅 확산영역의 누설전류를 감소시켜 이미지센서의 감도를 향상시킨 발명이다. The present invention relates to a CMOS image sensor, and in particular, to improve the sensitivity of the image sensor by reducing the leakage current of the floating diffusion region.
일반적으로, 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and representative image sensor devices include a charge coupled device (CCD) and a CMOS image sensor.
그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다.Among them, the charge-coupled device is a device in which charge carriers are stored and transported in the capacitor while individual metal-oxide-silicon (MOS) capacitors are located very close to each other, and the CMOS image sensor is a control circuit and a signal processing circuit. It is a device that adopts a switching method that uses a CMOS technology that uses a signal processing circuit as a peripheral circuit to make MOS transistors by the number of pixels and sequentially detects the output using the same.
도1a는 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 플로팅 확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.FIG. 1A is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode 100 for generating photocharges by receiving light. A transfer transistor 101 for transporting the photocharges collected from the photodiode 100 to the floating diffusion region 102, and resets the floating diffusion region 102 by setting a potential of the floating diffusion region to a desired value and discharging electric charge. A reset transistor 103 for supplying voltage, a drive transistor 104 serving as a source follower buffer amplifier by applying a voltage of a floating diffusion region to a gate, and an addressing role as a switching role. It consists of a select transistor 105 that performs the following. Outside the unit pixel, a load transistor 106 is formed to read an output signal.
도1b는 이러한 구조를 갖는 시모스 이미지센서의 단위화소 구조에서 포토다이오드와 플로팅 확산영역 및 트랜스퍼 트랜지스터를 중심으로 그 단면구조를 도시한 도면으로 이를 참조하여 종래기술에 따른 시모스 이미지센서를 설명한다.FIG. 1B illustrates a cross-sectional structure of a photodiode, a floating diffusion region, and a transfer transistor in a unit pixel structure of a CMOS image sensor having such a structure. Referring to this, a CMOS image sensor according to the related art will be described.
먼저, 반도체 기판(11) 상에 활성영역과 필드영역을 정의하는 소자분리막 (12)을 형성한다. 이때 반도체 기판(11)으로는 고농도의 기판(substrate)과 저농도의 에피층(epitaxial layer)이 적층된 구조를 사용할 수도 있다.First, an isolation layer 12 defining an active region and a field region is formed on the semiconductor substrate 11. In this case, the semiconductor substrate 11 may be a structure in which a substrate having a high concentration and an epitaxial layer having a low concentration are stacked.
다음으로 트랜스퍼 트랜지스터의 게이트 전극(13)을 비롯한 각종 게이트 전극을 패터닝한다. 이하에서는, 트랜스퍼 트랜지스터의 게이트 전극을 트랜스퍼 게이트라 칭하기로 한다. Next, various gate electrodes including the gate electrode 13 of the transfer transistor are patterned. Hereinafter, the gate electrode of the transfer transistor will be referred to as a transfer gate.
이어서, 적절한 이온주입 마스크를 이용하여 트랜스퍼 게이트(13)의 일측에 정렬되는 포토다이오드용 n형 이온주입영역(14)을 반도체 기판 내부에 형성한다. Subsequently, an n-type ion implantation region 14 for photodiodes aligned on one side of the transfer gate 13 is formed in the semiconductor substrate using an appropriate ion implantation mask.
다음으로 연속적으로 제 1 p형 이온주입공정이 진행된다. 이를 위해 포토다이오드 영역을 노출시키는 이온주입 마스크(미도시)를 형성한 후에, 제 1 p형 이온주입을 실시하여 상기 포토다이오드용 n형 이온주입영역(14)의 상부와 반도체 기판의 표면 하부사이에 제 1 p형 이온주입영역(15)을 형성한다.Next, the first p-type ion implantation process proceeds continuously. To this end, after forming an ion implantation mask (not shown) that exposes the photodiode region, a first p-type ion implantation is carried out between the upper portion of the n-type ion implantation region 14 for the photodiode and the lower surface of the semiconductor substrate. The first p-type ion implantation region 15 is formed in the.
다음으로 트랜스퍼 게이트를 비롯한 게이트 전극의 양 측벽에 스페이서(16)를 형성하는 공정이 진행되며 이후, 스페이서(16)에 정렬되는 제 2 p형 이온주입 공정을 진행하여 포토다이오드를 완성한다.Next, a process of forming the spacers 16 on both sidewalls of the gate electrode including the transfer gate is performed, and then a second p-type ion implantation process aligned with the spacers 16 is performed to complete the photodiode.
이와같이 p형 이온주입공정을 2 단계로 진행하는 이유는, 전하운송효율의 향상을 위해서이다.The reason why the p-type ion implantation process proceeds in two steps is to improve the charge transport efficiency.
다음으로, 트랜스퍼 게이트의 타측에 플로팅 확산영역(18)을 형성하는 공정이 진행된다.Next, a process of forming the floating diffusion region 18 on the other side of the transfer gate is performed.
통상적으로 시모스 이미지센서에서는 p형 기판이 사용되며, 플로팅 확산영역으로는 고농도의 n형 이온주입영역을 p형 기판내에 형성하여 pn 접합구조를 만들고, 상기 접합의 불순물 농도차에 의해 형성된 공핍층 캐패시턴스를 플로팅 확산영역으로 이용하고 있다.In general, p-type substrates are used in CMOS image sensors, and a high concentration n-type ion implantation region is formed in a p-type substrate as a floating diffusion region to form a pn junction structure, and a depletion layer capacitance formed by the impurity concentration difference of the junction. Is used as the floating diffusion region.
이때, 플로팅 확산영역을 구성하는 n형 이온주입영역(29)과, p형 기판(21) 사이에서 도판트(dopant)들의 농도차이로 인해 형성된 전위장벽(potential barrier)은 플로팅 확산영역으로 이송된 전하가 기판쪽으로 누설되는 것을 막아주는 역할을 한다.At this time, a potential barrier formed due to the difference in concentration of dopants between the n-type ion implantation region 29 and the p-type substrate 21 constituting the floating diffusion region is transferred to the floating diffusion region. It prevents charge from leaking to the substrate.
도1c는 종래기술에 따른 시모스 이미지센서에서, 포토다이오드 영역, 트랜스퍼 게이트 및 플로팅확산영역의 전자에너지 준위를 도시한 도면이다.FIG. 1C is a diagram illustrating electron energy levels of a photodiode region, a transfer gate, and a floating diffusion region in a CMOS image sensor according to the related art.
도1c에는 트랜스퍼 게이트(Tx) 및 리셋 트랜지스터의 게이트(이하에서는 리셋 게이트 : Rx) 의 상태에 따라 3 개의 에너지 준위 그래프가 도시되어 있다.1C shows three energy level graphs according to the states of the transfer gate Tx and the gate of the reset transistor (hereinafter, the reset gate Rx).
먼저, 가장 위쪽에 도시된 그래프는 트랜스퍼 게이트와 리셋 게이트 모두 턴 오프된 상태의 전자 에너지 준위를 도시한 도면이다.First, the graph shown at the top is a diagram showing electron energy levels in which both the transfer gate and the reset gate are turned off.
이를 참조하면 왼쪽에서부터 기판(P-Epi), 포토다이오드(PD), 트랜스퍼 게이트(Tx Tr), 플로팅 확산영역(FD) 및 기판(P-Epi)의 에너지 준위가 도시되어 있다.Referring to this, energy levels of the substrate P-Epi, the photodiode PD, the transfer gate Tx Tr, the floating diffusion region FD, and the substrate P-Epi are shown from the left.
이때, 플로팅 확산영역에 형성된 전위장벽은 qVbi 로서, 여기서 Vbi 는 플로팅 확산영역을 이루는 n형 이온주입영역과 p형 기판 사이에 형성된 빌트인 전위장벽을 나타낸다. At this time, the potential barrier formed in the floating diffusion region is qVbi, where Vbi represents a built-in potential barrier formed between the n-type ion implantation region and the p-type substrate forming the floating diffusion region.
가운데 있는 그래프는 트랜스퍼 게이트는 오프되고 리셋 게이트는 턴온된 상태 즉, 플로팅 확산영역을 리셋시킨 상태를 도시한 그래프이다.The graph in the middle shows a state where the transfer gate is off and the reset gate is turned on, that is, the floating diffusion region is reset.
이 그래프를 참조하면, 플로팅 확산영역에 형성된 전위장벽은 q(VDD+Vbi) 로써, 리셋 게이트가 턴온됨에 따라 전원전압이 플로팅 확산영역에 인가된 결과, 그 전위장벽이 한층 높아진 상태를 나타내고 있다Referring to this graph, the potential barrier formed in the floating diffusion region is q (VDD + Vbi), and as a result of applying a power supply voltage to the floating diffusion region as the reset gate is turned on, the potential barrier becomes even higher.
제일 아래쪽에 있는 그래프는 트랜스퍼 게이트는 턴온, 리셋 게이트는 턴 오프된 상태를 도시한 도면으로, 포토다이오드에서 생성된 광전자가 트랜스퍼 게이트를 통해 플로팅 확산영역으로 전송된 상태를 도시한 그래프이다. The graph at the bottom shows a state in which the transfer gate is turned on and the reset gate is turned off. The graph shows a state in which photoelectrons generated in the photodiode are transferred to the floating diffusion region through the transfer gate.
이 경우에는 포토다이오드에서 축적된 전자들이 플로팅 확산영역으로 이송되어 왔으므로, 플로팅 확산영역의 전위장벽은 감소하게 되며, 이때의 전위장벽은 q[VDD+Vbi-(QPD/CFD)] 로 나타낼 수 있다.In this case, since electrons accumulated in the photodiode have been transferred to the floating diffusion region, the potential barrier of the floating diffusion region is reduced, and the potential barrier at this time is q [VDD + Vbi− (Q PD / C FD )]. Can be represented.
여기서, QPD 는 포토다이오드에서 생성된 전하량을 나타내며, CFD 는 플로팅 확산영역의 캐패시턴스이다. 또한, Vbi 는 플로팅 확산영역을 이루는 n형 이온주입영역과 p형 기판 사이에 형성된 빌트인 전위장벽임은 전술한 바와같다.Here, Q PD represents the amount of charge generated in the photodiode, and C FD is the capacitance of the floating diffusion region. In addition, as described above, Vbi is a built-in potential barrier formed between the n-type ion implantation region constituting the floating diffusion region and the p-type substrate.
이와같이 포토다이오드에서 생성된 전자들이 플로팅 확산영역으로 전달되면, 플로팅 확산영역의 전위장벽이 감소하게 되는 바, 빌트인 전위장벽인 Vbi 값이 충분히 크지 않다면, 플로팅 확산영역으로 이송된 전자들이 기판쪽으로 빠져나가는 누설전류가 발생하는 문제가 발생하였다.When the electrons generated in the photodiode are transferred to the floating diffusion region, the potential barrier of the floating diffusion region is reduced. If the Vbi value, which is the built-in potential barrier, is not large enough, electrons transferred to the floating diffusion region escape to the substrate. There was a problem that a leakage current occurred.
한편, 이러한 빌트인 전위장벽은 접합의 경계지역에서 불순물 농도차가 클수록 커지는데, 종래기술에서는 플로팅 확산영역으로 적용되고 있는 고농도의 n형 이온주입영역은 다른 일반 트랜지스터의 소스/드레인 영역과 동일한 농도를 갖도록 고정되어 있다.On the other hand, such a built-in potential barrier becomes larger as the impurity concentration difference becomes larger at the junction region of the junction. In the prior art, the high concentration n-type ion implantation region, which is applied as the floating diffusion region, has the same concentration as the source / drain regions of other general transistors. It is fixed.
또한, 기판의 농도 역시 그 농도 조절이 불가능한 실정이라, 상기 전위장벽을 조절하기 위해, 기판의 불순물 농도 또는 플로팅 확산영역의 불순물의 농도를 임의로 변경할 수 없는 실정이다.In addition, since the concentration of the substrate is also impossible to control the concentration, in order to control the potential barrier, the concentration of impurities in the substrate or the concentration of impurities in the floating diffusion region cannot be arbitrarily changed.
때문에, 종래기술에서는 플로팅 확산영역과 기판 사이에 존재하는 전위장벽 Vbi 를 임의로 조절할 수 없어 누설전류가 발생하였으며, 그 결과 이미지센서의 감도가 저하되는 단점이 발생하였다. Therefore, in the related art, the potential barrier Vbi existing between the floating diffusion region and the substrate cannot be arbitrarily adjusted, resulting in leakage current, and as a result, the sensitivity of the image sensor is deteriorated.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 누설전류를 감소시켜 광감도를 향상시킨 시모스 이미지센서를 제공함을 그 목적으로 한다. The present invention has been made to solve the problems of the prior art, an object of the present invention to provide a CMOS image sensor to improve the light sensitivity by reducing the leakage current.
상기의 목적을 달성하기 위한 본 발명은, 포토다이오드용 도핑영역과 트랜스퍼 트랜지스터를 구비하는 시모스 이미지센서에 있어서, 제 1 도전형의 반도체 기판; 상기 반도체 기판 상에 형성된 트랜스퍼 트랜지스터; 상기 트랜스퍼 트랜지스터의 일측에 형성된 포토다이오드; 상기 트랜스퍼 트랜지스터의 타측에 형성된 제 2 도전형의 플로팅 확산영역; 및 상기 플로팅 확산영역 하부에 형성되되 상기 기판보다 고농도인 제 1 도전형의 이온주입영역을 포함하여 이루어진다. The present invention for achieving the above object is a CMOS image sensor having a doped region for a photodiode and a transfer transistor, comprising: a semiconductor substrate of a first conductivity type; A transfer transistor formed on the semiconductor substrate; A photodiode formed on one side of the transfer transistor; A floating diffusion region of a second conductivity type formed on the other side of the transfer transistor; And an ion implantation region formed under the floating diffusion region and having a higher concentration than that of the substrate.
본 발명에서는 플로팅 확산영역의 하부에 기판과 동일한 도전형을 갖는 고농도의 이온주입영역을 형성하여, 플로팅 확산영역과 기판사이의 빌트인 전위장벽을 증가시켜 누설전류를 감소시켰다. In the present invention, a high concentration ion implantation region having the same conductivity type as the substrate is formed below the floating diffusion region, thereby increasing the built-in potential barrier between the floating diffusion region and the substrate, thereby reducing the leakage current.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도2a는 본 발명의 일실시예에 따라 형성된 시모스 이미지센서의 단면구조를 포토다이오드, 트랜스퍼 게이트 및 플로팅 확산영역을 중심으로 도시한 도면으로 이를 참조하여 본 발명의 일실시예를 설명한다.FIG. 2A illustrates a cross-sectional structure of a CMOS image sensor formed according to an embodiment of the present invention centering on a photodiode, a transfer gate, and a floating diffusion region, and describes an embodiment of the present invention with reference to this. FIG.
본 발명의 일실시예에서는 플로팅 확산영역으로 고농도의 n형 이온주입영역을 사용하였으나, 이외에도 고농도의 p형 이온주입영역이 플로팅 확산영역으로 적용될 수도 있다.In an embodiment of the present invention, a high concentration of n-type ion implantation region is used as the floating diffusion region, but a high concentration of p-type ion implantation region may be applied as a floating diffusion region.
이하에서는 p형의 기판을 사용하고, 플로팅 확산영역으로는 고농도의 n형 이온주입영역이 사용되는 경우를 상정하여 설명하기로 한다.Hereinafter, a case in which a p-type substrate is used and a high concentration n-type ion implantation region is used as the floating diffusion region will be described.
도2a를 참조하면, p형 반도체 기판(21) 상에는 활성영역과 필드영역을 정의하는 소자분리막(22)이 형성되어 있다, 여기서, 소자분리막으로는 LOCOS 기법을 이용하거나 또는 트렌치를 이용한 얕은 트렌치 소자분리막이 적용될 수 있다.Referring to FIG. 2A, a device isolation layer 22 defining an active region and a field region is formed on a p-type semiconductor substrate 21. Here, a shallow trench element using a LOCOS technique or a trench is formed as a device isolation layer. Separators may be applied.
그리고, p형 기판으로는 고농도의 p형 기판상에 저농도의 p형 에피층의 적층된 구조가 사용될 수 있는데, 저농도의 p형 에피층에 포토다이오드를 형성하게 되면, 포토다이오드의 공핍영역을 확장시켜 포토다이오드의 용량을 확대시킬 수 있는 장점이 있기 때문이며, 또한 고농도의 기판은 인접한 단위화소에서 발생하는 크로스 토크(cross talk) 현상을 억제하는 기능을 하기 때문이다.As a p-type substrate, a stacked structure of a low-concentration p-type epilayer on a high-concentration p-type substrate may be used. When the photodiode is formed on a low-concentration p-type epilayer, the depletion region of the photodiode is expanded. This is because there is an advantage in that the capacity of the photodiode can be increased, and the substrate of high concentration functions to suppress cross talk phenomenon occurring in adjacent unit pixels.
또한, 반도체 기판 상에는 트랜스퍼 트랜지스터의 게이트 전극(23)이 형성되어 있으며, 게이트 전극(23)의 양 측벽에는 스페이서(26)가 구비되어 있다.In addition, a gate electrode 23 of the transfer transistor is formed on the semiconductor substrate, and spacers 26 are provided on both sidewalls of the gate electrode 23.
이하에서는 트랜스퍼 트랜지스터의 게이트 전극(23)을 트랜스퍼 게이트라 칭하기로 한다. Hereinafter, the gate electrode 23 of the transfer transistor will be referred to as a transfer gate.
트랜스퍼 게이트의 일측에 정렬되어 포토다이오드용 n형 이온주입영역(24)은 기판 내부에 형성되어 있으며, 그 상부에는 포토다이오드용 p형 이온주입영역(25, 27)이 형성되어 p형 기판과 더불어 p/n/p 포토다이오드를 구성하고 있다.The n-type ion implantation regions 24 for photodiodes are arranged inside the substrate, arranged on one side of the transfer gate, and p-type ion implantation regions 25 and 27 for photodiodes are formed on the upper side thereof, together with the p-type substrate. It constitutes a p / n / p photodiode.
포토다이오드용 p형 이온주입영역이 스페이서 하부와 스페이서 바깥쪽에서 서로 다른 도핑 프로파일을 갖게 형성하는 이유는 전하운송효율을 향상시키기 위함임은 전술한 바와같다.The reason why the p-type ion implantation region for the photodiode is formed to have different doping profiles at the bottom of the spacer and the outside of the spacer is to improve charge transport efficiency as described above.
그리고, 트랜스퍼 게이트(23)의 타측에는 고농도의 n형 이온주입영역으로 이루어진 플로팅 확산영역(29)이 형성되어 있으며, 그 하부에는 본 발명의 일실시예에 따른 고농도의 p형 이온주입영역(28)이 형성되어 있다.On the other side of the transfer gate 23, a floating diffusion region 29 formed of a high concentration n-type ion implantation region is formed, and a lower concentration p-type ion implantation region 28 according to an embodiment of the present invention is formed below. ) Is formed.
본 발명에서는 누설전류 감소를 위해 플로팅 확산영역의 하부에 기판과 동일한 도전형을 갖는 고농도의 p형 이온주입영역(28)을 형성시켜 주었는데, 이 p형 이온주입영역(28)에 의해 플로팅 확산영역(29)과 기판(21) 사이에 형성된 빌트인 전위장벽이 증가한다.In the present invention, in order to reduce the leakage current, a high concentration of p-type ion implantation region 28 having the same conductivity type as that of the substrate is formed below the floating diffusion region, which is formed by the p-type ion implantation region 28. The built-in dislocation barrier formed between the 29 and the substrate 21 increases.
본 발명의 일실시예에서는 플로팅 확산영역(29)으로 n형 이온주입영역이 사용되는 경우를 가정하였지만, 플로팅 확산영역으로 p형 이온주입영역이 사용될 수도 있으며, 이 경우에는 n형 기판이 사용될 것이므로, 빌트인 전위장벽을 높이기 위한 이온주입영역(28)도 n형으로 구성하면 된다. In an embodiment of the present invention, it is assumed that an n-type ion implantation region is used as the floating diffusion region 29, but a p-type ion implantation region may be used as the floating diffusion region, and in this case, an n-type substrate will be used. The ion implantation region 28 for increasing the built-in potential barrier may also be configured as n-type.
도2b는 본 발명의 일실시예에 따른 시모스 이미지센서에서, 포토다이오드 영역, 트랜스퍼 게이트 및 플로팅확산영역의 전자에너지 준위를 도시한 도면이다.2B is a diagram illustrating electron energy levels of a photodiode region, a transfer gate, and a floating diffusion region in a CMOS image sensor according to an exemplary embodiment of the present invention.
도2b에는 트랜스퍼 게이트(Tx) 및 리셋 트랜지스터의 게이트(이하에서는 리셋 게이트 : Rx) 의 상태에 따라 3 개의 에너지 준위 그래프가 도시되어 있다.2B shows three energy level graphs according to the states of the transfer gate Tx and the gate of the reset transistor (hereinafter, the reset gate Rx).
먼저, 가장 위쪽에 도시된 그래프는 트랜스퍼 게이트와 리셋 게이트 모두 턴 오프된 상태의 전자 에너지 준위를 도시한 도면이다.First, the graph shown at the top is a diagram showing electron energy levels in which both the transfer gate and the reset gate are turned off.
이를 참조하면 왼쪽에서부터 기판(P-Epi), 포토다이오드(PD), 트랜스퍼 게이트(Tx Tr), 플로팅 확산영역(FD) 및 기판(P-Epi)의 에너지 준위가 도시되어 있다.Referring to this, energy levels of the substrate P-Epi, the photodiode PD, the transfer gate Tx Tr, the floating diffusion region FD, and the substrate P-Epi are shown from the left.
이때, 플로팅 확산영역에 형성된 전위장벽은 qVbiH 로서, 여기서 VbiH 는 본 발명의 일실시예에 따라 플로팅 확산영역을 이루는 n형 이온주입영역과 p형 기판 사이에 형성된 빌트인 전위장벽을 나타낸다. In this case, the potential barrier formed in the floating diffusion region is qVbiH, where VbiH represents a built-in potential barrier formed between the n-type ion implantation region and the p-type substrate constituting the floating diffusion region according to an embodiment of the present invention.
종래기술과 비교해 보면, 빌트인 전위장벽이 높아졌음을 알 수 있다.Compared with the prior art, it can be seen that the built-in potential barrier is increased.
가운데 있는 그래프는 트랜스퍼 게이트는 오프되고 리셋 게이트는 턴온된 상태 즉, 플로팅 확산영역을 리셋시킨 상태를 도시한 그래프이다.The graph in the middle shows a state where the transfer gate is off and the reset gate is turned on, that is, the floating diffusion region is reset.
이 그래프를 참조하면, 플로팅 확산영역에 형성된 전위장벽은 q(VDD+VbiH) 로써, 리셋 게이트가 턴온됨에 따라 전원전압이 플로팅 확산영역에 인가된 결과, 그 전위장벽이 한층 높아진 상태를 나타내고 있다Referring to this graph, the potential barrier formed in the floating diffusion region is q (VDD + VbiH), and as the reset gate is turned on, the power supply voltage is applied to the floating diffusion region, indicating that the potential barrier is further increased.
제일 아래쪽에 있는 그래프는 트랜스퍼 게이트는 턴온, 리셋 게이트는 턴 오프된 상태를 도시한 도면으로, 포토다이오드에서 생성된 광전자가 트랜스퍼 게이트를 통해 플로팅 확산영역으로 전송된 상태를 도시한 그래프이다. The graph at the bottom shows a state in which the transfer gate is turned on and the reset gate is turned off. The graph shows a state in which photoelectrons generated in the photodiode are transferred to the floating diffusion region through the transfer gate.
이 경우에는 포토다이오드에서 축적된 전자들이 플로팅 확산영역으로 이송되어 왔으므로, 플로팅 확산영역의 전위장벽은 감소하게 되며, 이때의 전위장벽은 q[VDD+VbHi-(QPD/CFD)] 로 나타낼 수 있다.In this case, since electrons accumulated in the photodiode have been transferred to the floating diffusion region, the potential barrier of the floating diffusion region is reduced, and the potential barrier at this time is q [VDD + VbHi− (Q PD / C FD )]. Can be represented.
여기서, QPD 는 포토다이오드에서 생성된 전하량을 나타내며, CFD 는 플로팅 확산영역의 캐패시턴스이다. 또한, VbiH 는 본 발명의 일실시예에서 플로팅 확산영역을 이루는 n형 이온주입영역과 p형 기판 사이에 형성된 빌트인 전위장벽임은 전술한 바와같다.Here, Q PD represents the amount of charge generated in the photodiode, and C FD is the capacitance of the floating diffusion region. In addition, as described above, VbiH is a built-in potential barrier formed between the n-type ion implantation region and the p-type substrate forming the floating diffusion region in one embodiment of the present invention.
이와같이 포토다이오드에서 생성된 전자들이 플로팅 확산영역으로 전달되면, 플로팅 확산영역의 전위장벽이 감소하게 되지만, 본 발명의 일실시예에서는 고농도의 p형 이온주입영역을 통해 빌트인 전위장벽인 VbiH 를 증가시켰다.When the electrons generated in the photodiode are transferred to the floating diffusion region, the potential barrier of the floating diffusion region is reduced. However, in one embodiment of the present invention, the built-in potential barrier VbiH is increased through a high concentration of p-type ion implantation region. .
때문에, 플로팅 확산영역으로 이송된 전자들이 기판쪽으로 빠져나가는 누설전류를 방지할 수 있었으며, 결과적으로 시모스 이미지센서의 광감도 향상되는 효과를 얻을 수 있었다. Therefore, the leakage current flowing out of the electrons transferred to the floating diffusion region toward the substrate can be prevented, and as a result, the photosensitivity of the CMOS image sensor can be improved.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
상술한 본 발명을 적용할 경우, 시모스 이미지센서의 누설전류를 감소시킬 수 있어 광감도를 향상시킬 수 있는 효과가 있다. When applying the present invention described above, it is possible to reduce the leakage current of the CMOS image sensor has the effect of improving the light sensitivity.
도1a는 통상적인 CMOS 이미지센서의 단위화소의 구성을 도시한 회로도,1A is a circuit diagram showing the configuration of unit pixels of a conventional CMOS image sensor;
도1b는 종래의 시모스 이미지센서에 포토다이오드와 플로팅 확산영역을 중심으로 그 구조를 도시한 단면도면,1B is a cross-sectional view illustrating a structure of a conventional CMOS image sensor centered on a photodiode and a floating diffusion region;
도1c는 종래기술에 따른 시모스 이미지센서에서 트랜스퍼 게이트와 포토다이오드 및 플로팅 확산영역의 전자 에너지 준위를 도시한 그래프,1C is a graph showing electron energy levels of a transfer gate, a photodiode, and a floating diffusion region in a CMOS image sensor according to the related art;
도2a는 본 발명의 일실시예에 따른 시모스 이미지센서의 구조를 포토다이오드와 플로팅 확산영역을 중심으로 도시한 단면도면,Figure 2a is a cross-sectional view showing the structure of the CMOS image sensor according to an embodiment of the present invention around the photodiode and the floating diffusion region,
도2b는 본 발명의 일실시예에 따른 시모스 이미지센서에서 트랜스퍼 게이트와 포토다이오드 및 플로팅 확산영역의 전자 에너지 준위를 도시한 그래프, 2B is a graph illustrating electron energy levels of a transfer gate, a photodiode, and a floating diffusion region in a CMOS image sensor according to an embodiment of the present invention;
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 기판21: substrate
22 : 소자분리막22: device isolation film
23 : 트랜스퍼 트랜지스터의 게이트 23: gate of the transfer transistor
24 : 포토다이오드용 n형 이온주입영역24: n-type ion implantation area for photodiode
25 : 포토다이오드용 제 1 p형 이온주입영역25: first p-type ion implantation region for photodiode
26 : 스페이서26: spacer
27 : 포토다이오드용 제 2 p형 이온주입영역27: 2nd p-type ion implantation area for photodiode
28 : 고농도의 p형 이온주입영역28: high concentration of p-type ion implantation region
29 : 플로팅 확산영역 29: floating diffusion region
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031998A KR20050106928A (en) | 2004-05-06 | 2004-05-06 | Cmos image sensor with reduced leakage current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031998A KR20050106928A (en) | 2004-05-06 | 2004-05-06 | Cmos image sensor with reduced leakage current |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050106928A true KR20050106928A (en) | 2005-11-11 |
Family
ID=37283607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040031998A KR20050106928A (en) | 2004-05-06 | 2004-05-06 | Cmos image sensor with reduced leakage current |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050106928A (en) |
-
2004
- 2004-05-06 KR KR1020040031998A patent/KR20050106928A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100461975B1 (en) | Method for forming trench isolation layer in image sensor | |
| KR100714484B1 (en) | Image sensor and method for fabricating the same | |
| WO2014002362A1 (en) | Solid-state image pickup apparatus and method for manufacturing same | |
| KR100809322B1 (en) | Method for fabricating image sensor and image sensor fabricated thereby | |
| KR100806783B1 (en) | Cmos image sensor and forming method of the same | |
| KR20010061353A (en) | Image sensor and method for fabrocating the same | |
| KR100660345B1 (en) | Cmos image sensor and method for fabrication thereof | |
| KR20010061349A (en) | Image sensor and method for fabrocating the same | |
| KR20100036033A (en) | Transistor, image sensor with the same and method for manufacturing the same | |
| KR100748318B1 (en) | Image sensor and method for fabricating the same | |
| JP5294534B2 (en) | CMOS image sensor and manufacturing method thereof | |
| KR100830328B1 (en) | CMOS Image sensor and method for fabricaing the same | |
| KR20050039167A (en) | Cmos image sensor and method for fabricating the same | |
| KR20040058692A (en) | CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof | |
| US10217784B2 (en) | Isolation structure and image sensor having the same | |
| KR20040065332A (en) | CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof | |
| KR20040003981A (en) | Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof | |
| KR20040058697A (en) | CMOS image sensor with curing photo diode's surface defects and method for fabricating thereof | |
| KR20040058689A (en) | Fabricating method of cmos image sensor | |
| KR100790287B1 (en) | Fabricating method of Image sensor | |
| KR100714604B1 (en) | Image sensor and method for manufacturing the same | |
| KR20050106928A (en) | Cmos image sensor with reduced leakage current | |
| KR20040093295A (en) | Fabricating method for photo diode in cmos image sensor | |
| KR20020030959A (en) | Image sensor having trench in photodiode area and method for forming the same | |
| KR101625452B1 (en) | image sensor and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |