KR20050102749A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20050102749A
KR20050102749A KR1020040027569A KR20040027569A KR20050102749A KR 20050102749 A KR20050102749 A KR 20050102749A KR 1020040027569 A KR1020040027569 A KR 1020040027569A KR 20040027569 A KR20040027569 A KR 20040027569A KR 20050102749 A KR20050102749 A KR 20050102749A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
discharge
discharge space
substrate
Prior art date
Application number
KR1020040027569A
Other languages
Korean (ko)
Inventor
권재익
이원주
강경두
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040027569A priority Critical patent/KR20050102749A/en
Publication of KR20050102749A publication Critical patent/KR20050102749A/en

Links

Classifications

    • EFIXED CONSTRUCTIONS
    • E01CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01DCONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D19/00Structural or constructional details of bridges
    • E01D19/08Damp-proof or other insulating layers; Drainage arrangements or devices ; Bridge deck surfacings
    • E01D19/086Drainage arrangements or devices

Abstract

플라즈마 디스플레이 패널을 개시한다. 본 발명은 전면 기판;과, 이와 대향되게 배치된 배면 기판;과, 복수의 기판 사이에 배치되고, 방전 공간을 한정하는 유전체벽;과, 방전 공간의 가장자리를 따라서 상하로 분리배치되고, 유전체벽내에 매립된 복수의 X 및 Y 전극을 구비하는 유지 전극;과, 기판 사이에 배치되어서 유지 전극과 어드레싱 방전을 일으키는 어드레스 전극;과, 방전 공간내에 도포된 적,녹,청색의 형광체층;을 포함하고, Y 전극에는 어드레스 전극간의 거리를 짧게 하여 어드레싱 방전 전압을 낮추기 위하여 요철 전극이 형성되어 있음에 따라서, 어드레스 전극과 Y 전극간의 거리가 짧아지게 된다. 이에 따라, 방전 전압을 낮출 수 있게 되어서, 저전압 어드레싱 구동이 가능하게 된다.A plasma display panel is disclosed. The present invention provides a semiconductor device comprising: a front substrate; a rear substrate disposed to face the substrate; a dielectric wall disposed between the plurality of substrates and defining a discharge space; and a dielectric wall disposed up and down along an edge of the discharge space. A sustain electrode having a plurality of X and Y electrodes embedded therein; an address electrode disposed between the substrate to cause addressing discharge and the sustain electrode; and a red, green, and blue phosphor layer applied in the discharge space. In addition, as the uneven electrode is formed in the Y electrode to shorten the distance between the address electrodes and lower the addressing discharge voltage, the distance between the address electrode and the Y electrode is shortened. As a result, the discharge voltage can be lowered, thereby enabling low voltage addressing driving.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어드레싱 방전 전압을 낮출 수 있도록 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an improved structure to lower an addressing discharge voltage.

통상적으로, 플라즈마 디스플레이 패널은 교차하는 방전 전극이 배치된 복수의 기판상에 방전 가스를 주입하여 봉입한 다음에 방전 전압을 인가하고, 이 방전 전압으로 인하여 방전 공간내에 기체가 발광하게 되면 적절한 펄스 전압을 인가하여 두 전극이 교차하는 지점에 어드레싱하여 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치(flat display device)를 말한다.In general, a plasma display panel injects and seals a discharge gas onto a plurality of substrates on which intersecting discharge electrodes are disposed, and then applies a discharge voltage. When the gas emits light in the discharge space due to the discharge voltage, an appropriate pulse voltage is applied. A flat display device that implements a desired number, letter, or graphic by addressing a point where two electrodes intersect by applying a.

이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대 방전 형식에 따라 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수가 있다.Such a plasma display panel can be classified into a direct current type and an alternating current type according to a type of driving voltage applied to a discharge cell, for example, a discharge type, and can be classified into a counter discharge type and a surface discharge type according to the configuration of the electrodes.

직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전 공간에 노출되는 구조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 반면에 교류형 플라즈마 디스플레이 패널은 적어도 한 전극이 유전체층에 매립되고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신에, 유전체층 표면에 방전에 의하여 생성된 이온과 전자가 부착하여 벽전압(wall voltage)을 형성하고, 유지 전압(sustaining voltage)에 의하여 방전 유지가 가능하다.The DC plasma display panel has a structure in which all electrodes are exposed to a discharge space, and charges are directly transferred between corresponding electrodes. On the other hand, in the AC plasma display panel, at least one electrode is embedded in the dielectric layer, and direct charge transfer is not performed between the corresponding electrodes. Instead, the ions and electrons generated by the discharge adhere to the surface of the dielectric layer to form a wall voltage. (wall voltage) is formed, and the discharge can be maintained by the sustaining voltage.

한편, 대향 방전형 플라즈마 디스플레이 패널은 단위 화소마다 어드레스 전극과 주사 전극이 대향하여 마련되고, 두 전극간에 어드레싱 방전 및 유지 방전이 일어나는 방식이다. 반면에, 면 방전형 플라즈마 디스플레이 패널은 각 단위 화소마다 어드레스 전극과 그에 해당되는 유지 전극이 마련되어 어드레싱 방전과 유지 방전이 발생하게 되는 방식이다.On the other hand, in the opposite discharge type plasma display panel, an address electrode and a scan electrode are provided to face each unit pixel, and addressing discharge and sustain discharge are generated between the two electrodes. On the other hand, in the surface discharge plasma display panel, an address electrode and a sustain electrode corresponding to each unit pixel are provided to generate addressing discharge and sustain discharge.

도 1을 참조하면, 종래의 플라즈마 디스플레이 패널(100)은 전면 기판(110)의 아랫면에 형성된 한 쌍의 유지 전극(120)과, 상기 유지 전극(120)을 매립하는 전면 유전체층(130)과, 상기 전면 유전체층(130)의 표면에 코팅된 전면 유전체층(140)을 포함하고 있다.Referring to FIG. 1, the conventional plasma display panel 100 includes a pair of storage electrodes 120 formed on a bottom surface of the front substrate 110, a front dielectric layer 130 filling the storage electrodes 120. It includes a front dielectric layer 140 coated on the surface of the front dielectric layer 130.

상기 전면 기판(110)과 대향되게 배치되는 배면 기판(150)의 윗면에는 어드레스 전극(160)과, 상기 어드레스 전극(160)을 매립하는 배면 유전체층(170)과, 상기 배면 유전체층(170) 상에 소정 간격 이격되게 배치되는 격벽(180)과, 상기 격벽(180)의 내측벽과 배면 유전체층(170)의 윗면에 코팅된 적,녹,청색의 형광체층(190)이 형성되어 있다.An address electrode 160, a back dielectric layer 170 filling the address electrode 160, and a back dielectric layer 170 are disposed on an upper surface of the back substrate 150 disposed to face the front substrate 110. The partition wall 180 disposed to be spaced apart by a predetermined interval, and the red, green, and blue phosphor layers 190 coated on the inner wall of the partition wall 180 and the upper surface of the back dielectric layer 170 are formed.

한편, 전면 및 배면 기판(110)(150)의 결합된 내측 공간에는 불활성 가스를 봉입하여 방전 영역을 가지도록 형성되어 있다.Meanwhile, an inert gas is encapsulated in the combined inner space of the front and rear substrates 110 and 150 to have a discharge region.

상기와 같은 구조를 가지는 플라즈마 디스플레이 패널(100)의 동작을 간략하게 설명하자면 다음과 같다. The operation of the plasma display panel 100 having the above structure will be briefly described as follows.

유지 전극(120)중 Y 전극과 어드레스 전극(160) 간에 어드레스 전압을 인가하고, 한 쌍의 유지 전극(120) 간에 유지 방전 전압을 인가함에 따라서, 상기 전면 유전체층(130)과 보호막층(140) 표면의 방전 영역에 면 방전이 일어나서 자외선이 발생하게 된다. 발생된 자외선에 의하여 주위의 형광체층(190)의 형광 물질이 여기됨에 따라서 칼라 표시가 이루어진다.As the address voltage is applied between the Y electrode and the address electrode 160 among the sustain electrodes 120 and the sustain discharge voltage is applied between the pair of sustain electrodes 120, the front dielectric layer 130 and the passivation layer 140 are applied. Surface discharge occurs in the discharge region on the surface, and ultraviolet rays are generated. Color display is performed as the fluorescent material of the surrounding phosphor layer 190 is excited by the generated ultraviolet rays.

즉, 방전 셀 내부에 공간 전하(space charge)들은 인가된 구동 전압에 의하여 가속되면서, 방전 셀 내부에 400 내지 500 토르(Torr) 정도의 압력으로 채워진 불활성 혼합 가스인 네온(Ne)을 주성분으로 하여 헬륨(He), 크세논(Xe) 가스등을 첨가한 페닝 혼합 가스와 충돌하게 된다.That is, space charges in the discharge cell are accelerated by the driving voltage applied thereto, and are mainly composed of neon (Ne), an inert mixed gas filled with a pressure of about 400 to 500 Torr in the discharge cell. It collides with the phening mixed gas to which helium (He) and xenon (Xe) gas are added.

이에 따라, 불활성 가스가 여기되면서 147 나노미터의 자외선이 발생하게 된다. 이렇게 발생한 자외선은 격벽(180) 주위를 둘러싸고 있는 형광체층(190)의 형광 물질과 충돌함에 따라서 가시광을 발생하게 된다.Accordingly, 147 nanometers of ultraviolet rays are generated while the inert gas is excited. The generated ultraviolet rays generate visible light as they collide with the fluorescent material of the phosphor layer 190 surrounding the partition wall 180.

그런데, 종래의 플라즈마 디스플레이 패널(100)은 형광체층(190)으로부터 발생된 가시광선이 통과하는 전면 기판(110)의 표면을 따라서 방전을 일으키는 전극인 유지 전극(120)과, 전면 유전체층(130)과 보호막층(140)이 순차적으로 형성되어 있음으로 인하여, 가시광선의 투과율이 대략 60% 정도 밖에 안되는 문제점이 있다.However, the conventional plasma display panel 100 includes the sustain electrode 120 and the front dielectric layer 130, which are electrodes which cause discharge along the surface of the front substrate 110 through which visible light generated from the phosphor layer 190 passes. Since the protective layer 140 is formed sequentially, the transmittance of visible light is only about 60%.

특히, 종래의 플라즈마 디스플레이 패널(100)은 방전을 일으키는 전극이 방전 공간의 상부쪽인 가시광선이 통과하는 전면 기판(110)의 내표면에 순차적으로 형성되어서 방전이 그 내표면에서 발생하여 확산되므로 발광 효율이 낮다. 더욱이, 유지 전극(120)과 어드레스 전극(160)간의 거리가 멀게 배치되어 있음에 따라서 어드레스 방전 특성이 낮다. In particular, in the conventional plasma display panel 100, since the electrodes causing the discharge are sequentially formed on the inner surface of the front substrate 110 through which visible light, which is the upper side of the discharge space, passes, the discharge is generated and diffused on the inner surface thereof. Luminous efficiency is low. Furthermore, the address discharge characteristic is low as the distance between the sustain electrode 120 and the address electrode 160 is arranged far.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 방전 공간의 가장자리를 따라서 방전 전극이 설치되어서 기판의 투과율을 향상시킨 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a plasma display panel in which discharge electrodes are provided along edges of a discharge space to improve transmittance of a substrate.

본 발명의 다른 목적은 어드레스 전극과 어드레싱 방전을 일으키는 유지 전극 구조간의 거리를 짧게 하여서 어드레스 방전 특성을 향상시킨 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a plasma display panel in which the address discharge characteristic is improved by shortening the distance between the address electrode and the sustain electrode structure causing the addressing discharge.

상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to an aspect of the present invention,

전면 기판;과, A front substrate;

상기 전면 기판과 대향되게 배치된 배면 기판;과,A rear substrate disposed to face the front substrate;

상기 전면 기판과 배면 사이에 배치되고, 상기 전면 및 배면 기판과 함께 방전 공간을 한정하는 유전체벽;A dielectric wall disposed between the front substrate and the rear surface and defining a discharge space together with the front and rear substrates;

상기 방전 공간의 가장자리를 따라서 상하로 분리배치되고, 상기 유전체벽내에 매립된 복수의 X 및 Y 전극을 구비하는 유지 전극;과,A sustain electrode disposed up and down along an edge of the discharge space and having a plurality of X and Y electrodes embedded in the dielectric wall;

상기 기판 사이에 배치되며, 상기 유지 전극과 어드레싱 방전을 일으키는 어드레스 전극;과, An address electrode disposed between the substrate and generating an addressing discharge with the sustain electrode;

상기 방전 공간내에 도포된 적,녹,청색의 형광체층;을 포함하고,It includes; red, green, blue phosphor layer applied in the discharge space;

상기 Y 전극에는 어드레스 전극간의 거리를 짧게 하여 어드레싱 방전 전압을 낮추기 위하여 요철 전극이 형성된 것을 특징으로 한다.The Y electrode is characterized in that the uneven electrode is formed to reduce the addressing discharge voltage by shortening the distance between the address electrodes.

또한, 상기 요철 전극은 상기 Y 전극의 하단부로부터 상기 어드레스 전극이 배치된 방향을 따라 일체로 연장된 것을 특징으로 한다.The uneven electrode may be integrally extended from the lower end of the Y electrode along the direction in which the address electrode is disposed.

게다가, 상기 요철 전극은 상기 Y 전극의 가장자리를 따라서 전체적으로 연장된 것을 특징으로 한다.In addition, the uneven electrode is characterized in that extend entirely along the edge of the Y electrode.

나아가, 상기 요철 전극은 상기 Y 전극의 가장자리를 따라서 부분적으로 돌출된 것을 특징으로 한다.Further, the uneven electrode is characterized in that partially protruded along the edge of the Y electrode.

아울러, 상기 X 및 Y 전극은 실질적으로 동일한 크기와 폭을 가지고, 상기 요철 전극은 상기 Y 전극으로부터 소정 크기로 연장된 것을 특징으로 한다.In addition, the X and Y electrodes have substantially the same size and width, and the uneven electrode is characterized in that extending from the Y electrode to a predetermined size.

더욱이, 상기 요철 전극은 방전 공간의 가장자리를 따라서 배치된 것을 특징으로 한다.Further, the uneven electrode is characterized in that it is disposed along the edge of the discharge space.

이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.Hereinafter, a plasma display panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 방전 전극이 배치된 상태를 도시한 것이다.2 illustrates a state where a discharge electrode according to an embodiment of the present invention is disposed.

도면을 참조하면, 배면 기판(210) 상에는 복수의 유지 전극(220)이 배치되어 있다. 상기 유지 전극(220)은 각각의 방전 공간(S)의 가장자리를 따라서 형성된 사각형의 단위 유지 전극(221)을 포함하고 있다. Referring to the drawing, a plurality of sustain electrodes 220 are disposed on the rear substrate 210. The sustain electrode 220 includes a rectangular unit sustain electrode 221 formed along an edge of each discharge space S. FIG.

상기 단위 유지 전극(221)은 기판(210)의 X 방향을 따라 연속적으로 배치되어 있다. X 방향으로 배치된 인접한 단위 유지 전극(221)은 연결부(212)에 의하여 전기적으로 연결되어 있다. 그리고, 상기 단위 유지 전극(221)은 기판(210)의 Y 방향을 따라서도 연속적으로 배치되어 있다. Y 방향으로 배치된 인접한 단위 유지 전극(221)은 소정 간격 이격되게 배치되어 있으며, 연결부(222)에 의하여 전기적으로 연결되어 있지 않다. 이에 따라, X 방향으로 배치된 단위 유지 전극(221)에는 동일한 전압이 인가되며, Y 방향으로 배치된 단위 유지 전극(221)에는 서로 다른 전압이 인가가능하다.The unit sustain electrode 221 is continuously disposed along the X direction of the substrate 210. Adjacent unit sustain electrodes 221 disposed in the X direction are electrically connected by the connecting portions 212. The unit sustain electrode 221 is continuously disposed along the Y direction of the substrate 210. Adjacent unit storage electrodes 221 disposed in the Y direction are disposed to be spaced apart from each other by a predetermined interval, and are not electrically connected by the connecting portion 222. Accordingly, the same voltage is applied to the unit storage electrode 221 disposed in the X direction, and different voltages may be applied to the unit storage electrode 221 disposed in the Y direction.

상기 기판(210) 상에는 상기 유지 전극(220)과 직교하는 방향인 Y 방향과 나란한 방향으로 어드레스 전극(230)이 배치되어 있다. 상기 어드레스 전극(230)은 X 방향을 따라 소정 간격 이격되게 배치된 스트립형이다. 이러한 어드레스 전극(230)은 방전 공간(S) 내에서 상기 유지 전극(220)과 교차하고 있다.The address electrode 230 is disposed on the substrate 210 in a direction parallel to the Y direction, which is a direction orthogonal to the sustain electrode 220. The address electrode 230 has a strip shape spaced apart from each other along the X direction. The address electrode 230 intersects with the sustain electrode 220 in the discharge space S. FIG.

상기와 같은 방전 전극을 Ⅰ-Ⅰ 선을 따라 절개하면 도 3에 도시된 바와 같다.When discharging the discharge electrode as described above along the line I-I as shown in FIG.

여기서, 앞서 도시된 도면에서와 동일한 참조 번호는 동일한 기능을 하는 동일한 부재를 가리킨다.Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도면을 참조하면, 플라즈마 디스플레이 패널은 전면 기판(290)과 이와 대향되게 배치되는 배면 기판(210)을 포함하고 있다.Referring to the drawing, the plasma display panel includes a front substrate 290 and a rear substrate 210 disposed to face the front substrate 290.

배면 기판(210) 상에는 어드레스 전극(230)이 배치되고, 상기 어드레스 전극(230)은 유전체층(240)에 의하여 매립되어 있다. 상기 유전체층(240)의 표면에는 방전 공간을 구획하는 격벽(250)이 형성되어 있다. 상기 격벽(250)의 내측면과 유전체층(240)의 내면에는 각 방전 공간(S)별로 적,녹,청색의 형광체층(260)이 도포되어 있다.The address electrode 230 is disposed on the back substrate 210, and the address electrode 230 is buried by the dielectric layer 240. A partition wall 250 is formed on the surface of the dielectric layer 240 to partition the discharge space. Red, green, and blue phosphor layers 260 are coated on the inner surface of the barrier rib 250 and the inner surface of the dielectric layer 240 for each discharge space S. FIG.

그리고, 상기 전면 기판(290)과 격벽(250) 사이에는 방전 공간(S)의 가장자리를 따라서 유지 전극(220)이 배치되어 있다. 상기 유지 전극(220)은 X 전극(223)과, 상기 X 전극(223)과 분리배치된 Y 전극(224)을 포함하고 있다. 상기 X 및 Y 전극(223)(224)은 유전체벽(224)에 의하여 매립되어 있다. 상기 유전체벽(224)의 내표면에는 산화 마그네슘막(MgO)와 같은 보호막(280)이 형성되어 있다. The storage electrode 220 is disposed along the edge of the discharge space S between the front substrate 290 and the partition wall 250. The sustain electrode 220 includes an X electrode 223 and a Y electrode 224 disposed separately from the X electrode 223. The X and Y electrodes 223 and 224 are embedded by a dielectric wall 224. A protective film 280 such as a magnesium oxide film (MgO) is formed on an inner surface of the dielectric wall 224.

이때, 상기 유지 전극(220)중 어드레스 전극(230)과 어드레싱 방전을 일으키는 Y 전극(224)에는 저전압 어드레싱 구동이 가능하도록 요철 전극(225)이 형성되어 있다.At this time, the uneven electrode 225 is formed in the sustain electrode 220 to the address electrode 230 and the Y electrode 224 causing the addressing discharge to enable low voltage addressing driving.

보다 상세하게 설명하면 도 4 및 도 5에 도시된 바와 같다.In more detail, as shown in FIGS. 4 and 5.

도 4는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(400)의 단위 방전 셀을 도시한 분리 사시도이고, 도 5는 도 4의 플라즈마 디스플레이 패널(400)의 평면도이다. 4 is an exploded perspective view illustrating a unit discharge cell of the plasma display panel 400 according to an exemplary embodiment. FIG. 5 is a plan view of the plasma display panel 400 of FIG. 4.

도 4 및 도 5를 참조하면, 플라즈마 디스플레이 패널(400)은 전면 기판(410)과, 이와 대향되게 배치된 배면 기판(410)을 포함하고 있다. 상기 전면 기판(410)과 배면 기판(410)은 도시되지 않은 프릿트 글래스에 의하여 상호 봉합된다. 4 and 5, the plasma display panel 400 includes a front substrate 410 and a rear substrate 410 disposed to face the substrate 410. The front substrate 410 and the rear substrate 410 are mutually sealed by frit glass (not shown).

상기 배면 기판(420)은 소다 라임 글래스(soda lime glass)와 같은 투명한 글래스 기판으로 이루어져 있다. 상기 배면 기판(420)의 윗면에는 어드레스 전극(430)이 배치되어 있다. 상기 어드레스 전극(430)은 Y 방향을 따라 배치된 스트립 형상이다. 이러한 어드레스 전극(430)은 도전성이 우수한 금속재, 예컨대 은 페이스트를 이용하여 형성할 수가 있다.The back substrate 420 is made of a transparent glass substrate such as soda lime glass. The address electrode 430 is disposed on the top surface of the back substrate 420. The address electrode 430 has a strip shape disposed along the Y direction. The address electrode 430 can be formed using a metal material having excellent conductivity, such as silver paste.

상기 어드레스 전극(430)은 유전체층(440)에 의하여 매립되어 있다. 상기 배면 유전체층(440)은 투명한 유전체, 이를테면 프릿트 글래스를 주성분으로 하는 유전체 소재를 이용하여 상기 어드레스 전극(430)을 전체적으로 공히 매립하고 있다. 대안으로는, 상기 어드레스 전극(430)이 패턴화된 부분만 매립할 수도 있을 것이다.The address electrode 430 is buried by the dielectric layer 440. The back dielectric layer 440 completely fills the address electrode 430 using a transparent dielectric such as a dielectric material mainly composed of frit glass. Alternatively, only the portion where the address electrode 430 is patterned may be buried.

상기 유전체층(440)의 윗면에는 방전 공간(S)을 구획하고, 인접한 방전 공간(S)간의 크로스 토크(cross-talk)를 방지하기 위하여 격벽(450)이 형성되어 있다. 상기 격벽(450)은 각각의 단위 방전 공간을 구획하기 위하여 여러 가지 다양한 형상으로 제조할 수가 있다. A partition wall 450 is formed on the upper surface of the dielectric layer 440 to partition the discharge space S and prevent cross talk between adjacent discharge spaces S. The partition wall 450 may be manufactured in various shapes to partition each unit discharge space.

본 실시예에서는 상기 격벽(450)은 상기 어드레스 전극(430)과 직교하는 방향(X 방향)으로 배치된 가로 격벽(451)과, 상기 어드레스 전극(430)과 나란한 방향(Y 방향)으로 배치된 세로 격벽(452)을 포함하고 있다. 상기 세로 격벽(452)은 인접한 가로 격벽(451)의 내측벽으로부터 대향되는 방향으로 일체로 연장되어 있다. 이에 따라, 상기 가로 및 세로 격벽(451)(452)은 사각 형상을 이루고 있으며, 이에 따른 방전 공간(S)도 상응한 형상을 유지하고 있다.In the present exemplary embodiment, the partition wall 450 is disposed in a direction (Y direction) parallel to the horizontal partition wall 451 disposed in the direction (X direction) orthogonal to the address electrode 430 and the address electrode 430. The vertical bulkhead 452 is included. The vertical partition wall 452 extends integrally in a direction opposite from the inner wall of the adjacent horizontal partition wall 451. Accordingly, the horizontal and vertical partitions 451 and 452 have a rectangular shape, and thus the discharge space S also maintains a corresponding shape.

대안으로는, 상기 격벽(450)은 스트라이프형(stripe type)이나, 미앤더형(meander type)이나, 델타형(delta type)등 다양한 형태의 실시예가 존재한다고 할 것이다. 또한, 방전 공간은 본 실시예에서처럼 사각형 이외에도 방전 공간을 구획할 수 있는 형상이라면, 삼각형이나, 육각형이나, 타원형등 다른 형상도 가능하다고 할 것이다.Alternatively, the barrier 450 may have various types of embodiments, such as a stripe type, a meander type, or a delta type. In addition, as long as the discharge space is a shape capable of partitioning the discharge space in addition to the quadrangle as in the present embodiment, other shapes such as a triangle, a hexagon, and an ellipse are also possible.

상기 격벽(450)의 상단부에는 유지 전극(470)이 배치되어 있다. 상기 유지 전극(470)은 전면 기판(410)과 격벽(450) 사이에 배치되어 있으며, 방전 공간의 가장자리를 따라서 위치하고 있다.The storage electrode 470 is disposed at an upper end of the partition wall 450. The storage electrode 470 is disposed between the front substrate 410 and the partition wall 450 and is positioned along an edge of the discharge space.

이러한 유지 전극(470)은 상기 전면 기판(410)과 상대적으로 인접하게 배치된 X 전극(471)과, 상기 배면 기판(420)과 상대적으로 인접하게 배치된 Y 전극(472)을 포함하고 있다.The sustain electrode 470 includes an X electrode 471 disposed relatively adjacent to the front substrate 410, and a Y electrode 472 disposed relatively adjacent to the rear substrate 420.

상기 X 및 Y 전극(471)(472)은 상기 전면 기판(410)과 격벽(450) 사이에서 상하로 분리배치되어 있다. 그리고, 상기 X 및 Y 전극(471)(472)은 전기적으로 연결되어 있지 않아서, 구동중에는 서로 독립적으로 전압이 인가가능하다. 이러한 X 및 Y 전극(471)(472)은 일체로 결합된 가로 및 세로 격벽(451)(452)을 따라서 배치되어 있음에 따라서, 방전 공간별로 그 형상은 사각형을 이루고 있다. 또한, 상기 X 및 Y 전극(471)(472)은 실질적으로 동일한 형상을 이루고 있다. The X and Y electrodes 471 and 472 are vertically disposed between the front substrate 410 and the partition wall 450. In addition, since the X and Y electrodes 471 and 472 are not electrically connected, voltages can be applied independently of each other during driving. Since the X and Y electrodes 471 and 472 are disposed along the horizontal and vertical partitions 451 and 452 which are integrally coupled, the X and Y electrodes 471 and 472 form a quadrangular shape for each discharge space. In addition, the X and Y electrodes 471 and 472 have substantially the same shape.

이때, 상기 Y 전극(472)에는 저전압 어드레싱 구동이 가능하도록 요철 전극(473)이 형성되어 있다. 상기 요철 전극(473)은 상기 Y 전극(473)의 하단부로부터 일체로 형성되며, 상기 어드레스 전극(430)이 배치된 방향으로 연장되어 있다. 이러한 요철 전극(473)의 형성은 어드레스 전극(430)과 Y 전극(473) 간의 거리를 가능한 짧게 하여서 어드레싱 방전 전압을 낮추기 위해서이다. In this case, the uneven electrode 473 is formed in the Y electrode 472 to enable low voltage addressing driving. The uneven electrode 473 is integrally formed from the lower end of the Y electrode 473 and extends in the direction in which the address electrode 430 is disposed. The formation of the uneven electrode 473 is for reducing the addressing discharge voltage by making the distance between the address electrode 430 and the Y electrode 473 as short as possible.

상기 Y 전극(472) 전체의 크기를 크게 하여서 상기 어드레스 전극(430)과의 거리를 짧게 할 수도 있지만, 이러할 경우에는 제조 공정상 X 전극(473)도 동일하게 크게 하여야 하므로, 과다한 원소재의 소모가 발생하게 된다. 또한, X 및 Y 전극(471)(472)이 소망하는 크기 이상으로 형성되면, 소비 전력이 많이 들게 되고, 상호 전극(471)(472)간에 강한 전계 효과로 인하여 이를 매립하고 있는 후술할 유전체벽(480)의 절연 파괴의 우려가 있다. Although the distance from the address electrode 430 may be shortened by increasing the size of the entire Y electrode 472, in this case, the X electrode 473 should be made equally large in the manufacturing process, thus consuming excessive raw materials. Will occur. In addition, when the X and Y electrodes 471 and 472 are formed to have a desired size or more, power consumption is high, and a dielectric wall to be described later, which is buried due to a strong electric field effect between the mutual electrodes 471 and 472, is also provided. There is a fear of dielectric breakdown at 480.

이러한 점을 방지하기 위하여, 본 실시예에서는 Y 전극(472)은 실질적으로 X 전극(471)과 동일한 크기와 폭을 가지도록 제조되는 반면에, 상기 Y 전극(472)의 하단부, 즉, 상기 배면 기판(420)이 배치된 방향에서의 Y 전극(472)으로부터 상기 어드레스 전극(430)이 배치된 곳으로 요철 전극(473)이 일체로 연장되어 있다. In order to prevent this, in the present embodiment, the Y electrode 472 is manufactured to have substantially the same size and width as the X electrode 471, whereas the lower end of the Y electrode 472, that is, the rear surface thereof. The uneven electrode 473 extends integrally from the Y electrode 472 in the direction in which the substrate 420 is disposed to the place where the address electrode 430 is disposed.

이때, 상기 요철 전극(473)은 상기 Y 전극(472)의 하단부 가장자리를 따라서 전체 변으로부터 각각 연장되어서, 상기 어드레스 전극(430)을 향하도록 배치되어 있다. 이에 따라, 상기 요철 전극(473)은 상기 Y 전극(472)의 하단부로부터 방전 공간의 내측으로 일체로 연장된 플랜지부 형상을 이루고 있다. 또한, 상기 요철 전극(473)은 상기 격벽(450)의 상단부에 위치할 정도의 폭을 가지고 있다. In this case, the uneven electrode 473 extends from the entire side along the lower edge of the Y electrode 472 and is disposed to face the address electrode 430. Accordingly, the uneven electrode 473 has a flange portion shape integrally extending from the lower end of the Y electrode 472 into the discharge space. In addition, the uneven electrode 473 has a width enough to be positioned at an upper end of the partition wall 450.

상기 X 전극(471)과, 요철 전극(473)이 일체로 형성된 Y 전극(472)은 상술한 바 있는 유전체벽(480)에 의하여 매립되어 있다. 상기 유전체벽(48)은 배면 기판(420)의 유전체층(440)과 실질적으로 동일한 소재, 예컨대 프릿트 글래스를 주성분으로 하는 유전체 소재로 이루어져 있다. The X electrode 471 and the Y electrode 472 integrally formed with the uneven electrode 473 are embedded by the dielectric wall 480 described above. The dielectric wall 48 is made of a material substantially the same as the dielectric layer 440 of the back substrate 420, for example, a dielectric material mainly composed of frit glass.

상기 유전체벽(480)은 격벽(450)과 함께 방전 공간을 한정하고 있으며, 가로 및 세로 격벽(451)(452)과 실질적으로 동일한 형상이다. 상기 유전체벽(480)은 상기 가로 및 세로 격벽(451)(452)의 상단부에 이와 대응되는 곳에 형성되어 있다. 이에 따라, 상기 X 및 Y 전극(471)(472)은 방전 공간의 가장자리를 따라서 유전체벽(480) 내에서 상하로 분리배치되며, 상기 요철 전극(473)도 상기 유전체벽(480) 내에서 그 위치를 정하고 있다.The dielectric wall 480 together with the partition wall 450 defines a discharge space and has substantially the same shape as the horizontal and vertical partition walls 451 and 452. The dielectric walls 480 are formed at upper ends of the horizontal and vertical partitions 451 and 452 corresponding thereto. Accordingly, the X and Y electrodes 471 and 472 are vertically disposed in the dielectric wall 480 along the edge of the discharge space, and the uneven electrode 473 is also disposed within the dielectric wall 480. Positioning

대안으로는, 상기 격벽(450)이 형성되지 않고, 상기 유전체벽(480)이 상기 가로 및 세로 격벽(451)(452)이 형성된 부분까지의 영역으로 연장되어서, 격벽(450) 역할을 공히 수행할 수도 있을 것이다. Alternatively, the partition wall 450 is not formed, and the dielectric wall 480 extends to an area up to a portion where the horizontal and vertical partition walls 451 and 452 are formed, thereby serving as the partition wall 450. You could do it.

상기 유전체벽(480)의 내표면에는 이의 보호하고, 2차 전자를 방출하기 위하여 산화 마그네슘으로 이루어진 보호막(490)이 형성되어 있다. 상기 보호막(490)은 상기 유전체벽(480)의 내표면을 따라 전체적으로 도포되어 있다. 이러한 보호막(490)은 2차 전자 방출을 극대화시키기 위하여 탄소계 소재, 예컨대 탄소나노튜브(carbon nano tube)를 추가적으로 더 형성시킬 수가 있는등 어느 하나에 한정되는 것은 아니다. A protective film 490 made of magnesium oxide is formed on the inner surface of the dielectric wall 480 to protect it and emit secondary electrons. The passivation layer 490 is generally applied along the inner surface of the dielectric wall 480. The passivation layer 490 is not limited to any one, such as to further form a carbon-based material such as carbon nanotubes to maximize secondary electron emission.

한편, 상기 배면 기판(420)과 결합되는 전면 기판(410)의 내표면에는 방전 공간과 대향되는 곳에 X 및 Y 전극이나, 이를 매립하는 유전체층이나, 유전체층의 표면에 코팅되는 보호막층이 형성되지 않은 상태이다. 이에 따라, 전면 기판(410)의 개구율이 크게 향상된다고 할 수 있다.On the other hand, the X and Y electrodes on the inner surface of the front substrate 410 coupled to the back substrate 420, the dielectric layer to embed it, or the protective layer is coated on the surface of the dielectric layer is not formed It is a state. Accordingly, it can be said that the aperture ratio of the front substrate 410 is greatly improved.

또한, 상기 전면 기판(410)과, 유전체벽(480)과, 격벽(450)과, 유전체층(440)에 의하여 구획된 방전 공간(S)에는 방전 가스로부터 발생되는 자외선에 의하여 여기되어 가시광선을 방출하는 형광체층(460)이 형성되어 있다. 칼라 화상을 구현할 경우에는 적,녹,청색의 형광체층(460)이 각각의 방전 공간에 도포되어 있다. 이러한 형광체층(460)은 방전 공간(S)의 어느 부위에도 형성될 수 있으나, 가시광선의 투과율을 고려할 때에 유전체층(440)의 내표면과 격벽(450)의 내측벽을 따라 도포되는 것이 바람직하다.In addition, the discharge space S partitioned by the front substrate 410, the dielectric wall 480, the partition wall 450, and the dielectric layer 440 is excited by ultraviolet rays generated from the discharge gas to emit visible light. An emitting phosphor layer 460 is formed. When implementing a color image, red, green, and blue phosphor layers 460 are applied to respective discharge spaces. The phosphor layer 460 may be formed in any portion of the discharge space S, but is preferably applied along the inner surface of the dielectric layer 440 and the inner wall of the partition wall 450 in consideration of the transmittance of visible light.

상기 방전 공간(S)에는 상술한 구조로 인하여 방전면이 증가하고, 방전 영역이 확대될 수 있어서 플라즈마의 양이 증가하므로 고농도, 예컨대 10 부피 퍼센트의 크세논 가스를 방전 가스로 사용하더라도 저전압 구동이 가능하게 됨으로써 발광 효율을 획기적으로 향상시킬 수 있게 된다. Due to the above-described structure, the discharge surface increases and the discharge region can be enlarged in the discharge space S, so that the amount of plasma increases, so that low-voltage driving is possible even when a high concentration, for example, 10 volume percent of xenon gas is used as the discharge gas. As a result, the luminous efficiency can be significantly improved.

상기과 같은 구조를 가지는 플라즈마 디스플레이 패널(400)의 동작을 설명하면 다음과 같다.Referring to the operation of the plasma display panel 400 having the above structure is as follows.

먼저, 외부의 전원으로부터 어드레스 전극(430)과 Y 전극(472) 사이에 소정의 어드레스 전압이 인가되면, 발광될 방전 공간(S)이 선택된다. 선택된 방전 공간(S)의 Y 전극(472) 상에는 벽전하(wall charge)가 축적된다.First, when a predetermined address voltage is applied between the address electrode 430 and the Y electrode 472 from an external power source, the discharge space S to be emitted is selected. Wall charges are accumulated on the Y electrode 472 in the selected discharge space S.

이어서, X 전극(471)에 “+” 전압이 인가되고, Y 전극(472)에 이보다 상대적으로 높은 전압이 인가되면, X 및 Y 전극(471)(472) 사이에 인가된 전압 차이에 의하여 벽전하가 이동하게 된다.Subsequently, when a voltage of “+” is applied to the X electrode 471 and a voltage higher than this is applied to the Y electrode 472, the wall is caused by the voltage difference applied between the X and Y electrodes 471 and 472. The charge will move.

이 벽전하의 이동에 의하여 방전 공간(S)내의 방전 가스 원자와 충돌하면서 방전을 일으켜 플라즈마를 생성시키고, 이러한 방전은 상대적으로 강한 전계가 형성되는 X 전극(471)과 Y 전극(472)의 인접한 부분으로부터 발생할 가능성이 높게 된다.The movement of the wall charges generates a plasma by colliding with the discharge gas atoms in the discharge space S, and the discharge is adjacent to the X electrode 471 and the Y electrode 472 in which a relatively strong electric field is formed. It is more likely to occur from the part.

이에 따라, X 전극(471)과 Y 전극(472)이 방전 공간(S)의 측면을 따라 형성되어 있으므로, 방전 전극의 가까운 부분이 방전 공간(S)의 상면에만 형성되어 있는 종래 기술에 비하여 방전이 발생할 가능성이 대폭 증가하게 된다.Accordingly, since the X electrode 471 and the Y electrode 472 are formed along the side surface of the discharge space S, the discharge is compared with the prior art in which a close portion of the discharge electrode is formed only on the upper surface of the discharge space S. FIG. The likelihood of this is greatly increased.

이어서, 시간이 지남에 따라서 X 전극(471)과 Y 전극(472)의 전압 차이를 여전히 충분히 크게 유지시켜주면, 두 전극(471)(472) 사이에 형성된 전계가 점차 강하게 집중됨으로써, 방전이 방전 공간(S) 전체로 확산하게 된다.Subsequently, if the voltage difference between the X electrode 471 and the Y electrode 472 is still sufficiently large over time, the electric field formed between the two electrodes 471 and 472 is gradually concentrated so that the discharge is discharged. It spreads to the entire space S.

이때, 상기 Y 전극(472)의 하단부에 이와 일체로 형성된 요철 전극(473)이 어드레스 전극(430)이 배치된 곳으로 연장되어 있으므로 상기 어드레스 전극(430)과 Y 전극(472) 간의 거리는 짧아지게 되어서 어드레싱 방전 전압을 낮출수가 있게 된다. 따라서, 저전압 어드레싱 구동이 가능하게 된다.At this time, since the uneven electrode 473 integrally formed at the lower end of the Y electrode 472 extends to the place where the address electrode 430 is disposed, the distance between the address electrode 430 and the Y electrode 472 is shortened. Thus, the addressing discharge voltage can be lowered. Thus, low voltage addressing driving is possible.

본 실시예에서의 방전은 방전 공간(S)의 4개의 측면에서 링 타입으로 발생되어 방전 공간(S)의 중앙으로 확산되므로, 종래의 방전이 방전 공간(S)의 1개의 상면에서 발생되어 중앙으로 확산되는 경우보다 그 확산 범위가 대폭 증가하게 된다.Since the discharge in this embodiment is generated in a ring type at four sides of the discharge space S and diffuses to the center of the discharge space S, the conventional discharge is generated at one upper surface of the discharge space S and is centered. The diffusion range is greatly increased than in the case of diffusion.

또한, 방전에 의하여 발생되는 플라즈마는 방전 공간(S)의 측면을 따라 링타입으로 형성되었다가 중앙부로 확산되므로, 그 부피가 대폭 증대되어 가시광선의 양이 대폭 증대되고, 플라즈마가 방전 공간(S)의 중앙부로 집중됨에 따라서 공간 전하를 활용할 수 있어 저전압 구동이 가능해지고, 발광 효율이 향상되는 효과를 얻을 수 있다.In addition, since the plasma generated by the discharge is formed in a ring type along the side of the discharge space (S) and diffused to the center portion, the volume is greatly increased, the amount of visible light is greatly increased, the plasma is discharge space (S) By concentrating on the center portion of the space charge can be utilized to enable low-voltage driving, it is possible to obtain the effect of improving the luminous efficiency.

게다가, 플라즈마다가 방전 공간(S)의 중앙부로 집중되고, X 및 Y 전극(471)(472)에 의한 전계가 플라즈마의 양 측면쪽에 형성되므로, 전하가 방전 공간(S)의 중앙부로 집중되어 형광체층(460)으로의 이온 스퍼터링을 원천적으로 방지할 수가 있게 된다.In addition, since the plasma is concentrated in the center of the discharge space S, and the electric fields by the X and Y electrodes 471 and 472 are formed on both sides of the plasma, the charge is concentrated in the center of the discharge space S so that the phosphor Ion sputtering to the layer 460 can be prevented at the source.

이러한 방식으로 방전이 형성된 다음에 X 및 Y 전극(471)(472) 사이의 전압 차이가 방전 전압보다 낮아지면, 방전은 더 이상 발생되지 않고, 공간 전하 및 벽전하가 방전 공간(S)에 형성된다. 이때, X 및 Y 전극(471)(472)에 인가된 전압의 극성을 서로 바꾸어주면, 벽전하의 도움을 받아서 방전이 다시 발생하게 된다. 이렇게 X 및 Y 전극(471)(472)의 극성를 바로 바꾸어 주면, 처음의 방전 과정이 반복하게 된다. 이와 같은 과정을 반복하면서 방전이 안정적으로 발생하게 된다.If the voltage difference between the X and Y electrodes 471 and 472 is lower than the discharge voltage after the discharge is formed in this manner, the discharge no longer occurs, and the space charge and the wall charge are formed in the discharge space S. do. At this time, if the polarities of the voltages applied to the X and Y electrodes 471 and 472 are reversed, the discharge is generated again with the help of the wall charge. If the polarities of the X and Y electrodes 471 and 472 are immediately changed, the initial discharge process is repeated. The discharge is stably generated while repeating this process.

도 6은 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널(60)의 단위 방전 셀을 도시한 단면도이고, 도 7은 도 6의 Ⅱ-Ⅱ선을 따라 절개도시한 평면도이다. 6 is a cross-sectional view illustrating a unit discharge cell of the plasma display panel 60 according to the second embodiment of the present invention, and FIG. 7 is a plan view cut along the line II-II of FIG. 6.

도 6 및 도 7을 참조하면, 상기 플라즈마 디스플레이 패널(60)은 전면 기판(610)과 배면 기판(620)이 마련되어 있다. 상기 배면 기판(620)의 윗면에는 스트립 형태의 어드레스 전극(630)이 형성되고, 상기 어드레스 전극(630)은 유전체층(640)에 의하여 매립되어 있다. 상기 유전체층(640)의 윗면에는 단위 방전 공간(S)을 구획하기 위한 격벽(650)이 형성되며, 상기 격벽(650)의 내측벽과 유전체층(640)의 내표면에는 각 단위 방전 공간별로 적,녹,청색의 형광체층(660)이 도포되어 있다.6 and 7, the plasma display panel 60 includes a front substrate 610 and a back substrate 620. A strip-shaped address electrode 630 is formed on an upper surface of the rear substrate 620, and the address electrode 630 is buried by a dielectric layer 640. A partition wall 650 is formed on the top surface of the dielectric layer 640 to partition the unit discharge space S, and the inner wall of the partition wall 650 and the inner surface of the dielectric layer 640 correspond to each unit discharge space. Green and blue phosphor layers 660 are applied.

또한, 상기 전면 기판(610)과, 격벽(650) 사이에는 방전 공간의 가장자리를 따라서 유지 전극(670)이 설치되고, 상기 유지 전극(670)은 상하로 분리배치된 X 전극(671)과 Y 전극(672)을 포함하고 있다. 상기 유지 전극(670)은 유전체벽(680)에 의하여 매립되어 있고, 상기 유전체벽(680)의 표면에는 보호막(690)이 형성되어 있다. 반면에, 전면 기판(610)의 내표면에는 개구율을 향상시키기 위하여 방전 공간과 대향되는 곳에 방전 전극이나 유전체층등이 형성되어 있지 않다.In addition, a sustain electrode 670 is disposed between the front substrate 610 and the partition wall 650 along the edge of the discharge space, and the sustain electrode 670 is vertically disposed between the X electrode 671 and the Y electrode. An electrode 672 is included. The sustain electrode 670 is buried by the dielectric wall 680, and a protective film 690 is formed on the surface of the dielectric wall 680. On the other hand, on the inner surface of the front substrate 610, no discharge electrode, dielectric layer, or the like is formed on the inner surface of the front substrate 610 to face the discharge space.

이때, 상기 Y 전극(672)에는 이와 일체로 연장된 요철 전극(673)이 형성되어 있다.At this time, the Y electrode 672 is formed with an uneven electrode 673 extending integrally therewith.

상기 요철 전극(673)은 제 1 실시예의 경우와는 달리 Y 전극(672)의 하단부의 네 변을 따라서 공히 형성되는 것이 아니라, 네 변중 적어도 한 곳 이상에서 국부적으로 형성되어 있다. 상기 요철 전극(673)은 Y 전극(672)중 대향되는 양 변으로부터 연장되어서 상기 어드레스 전극(630)이 배치된 곳으로 돌출되어 있다.Unlike the case of the first embodiment, the uneven electrode 673 is not formed along four sides of the lower end of the Y electrode 672, but is formed locally on at least one of the four sides. The uneven electrode 673 extends from opposite sides of the Y electrode 672 to protrude to the place where the address electrode 630 is disposed.

이에 따라, 상기 요철 전극(673)의 형성으로 인하여 상기 어드레스 전극(630)과 Y 전극(672) 간의 거리가 짧아져서 어드레싱 방전 전압을 낮출수 있게 된다. Accordingly, the distance between the address electrode 630 and the Y electrode 672 is shortened due to the formation of the uneven electrode 673, thereby lowering the addressing discharge voltage.

이상의 설명에서와 같이, 본 발명의 플라즈마 디스플레잎 패널은 Y 전극으로부터 어드레스 전극을 향하여 전체 또는 부분적으로 요철 전극이 연장되어 있음에 따라서 어드레스 전극과 Y 전극간의 거리가 짧아지게 된다. 이에 따라, 방전 전압을 낮출 수 있게 되어서, 저전압 어드레싱 구동이 가능하게 된다. 또한, 저전압으로도 구동이 가능하게 되어서 발광 효율을 향상시킬 수가 있다. As described above, in the plasma display panel of the present invention, as the uneven electrode extends in whole or in part from the Y electrode toward the address electrode, the distance between the address electrode and the Y electrode is shortened. As a result, the discharge voltage can be lowered, thereby enabling low voltage addressing driving. In addition, it is possible to drive even at a low voltage, thereby improving luminous efficiency.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도 1은 종래의 플라즈마 디스플레이 패널의 단위 방전 공간을 도시한 단면도,1 is a cross-sectional view showing a unit discharge space of a conventional plasma display panel;

도 2는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이의 전극이 배치된 구조를 도시한 평면도,2 is a plan view showing a structure in which electrodes of a plasma display according to a first embodiment of the present invention are arranged;

도 3은 도 2의 Ⅰ-Ⅰ선을 따라 절개 도시한 단면도,3 is a cross-sectional view taken along the line II of FIG. 2;

도 4는 도 3의 단위 방전 셀을 일부 절제하여 도시한 사시도,FIG. 4 is a perspective view of a partially cut-out unit discharge cell of FIG. 3;

도 5는 도 3의 Ⅰ-Ⅰ선을 따라 절개 도시한 평면도,FIG. 5 is a plan view taken along the line I-I of FIG. 3;

도 6은 본 발명의 제 2 실시예에 따른 단위 방전 셀을 도시한 단면도,6 is a cross-sectional view showing a unit discharge cell according to a second embodiment of the present invention;

도 7은 도 6의 Ⅱ-Ⅱ선을 따라 절개 도시한 평면도.7 is a plan view taken along the line II-II of FIG. 6;

<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

400...플라즈마 디스플레이 패널 410...전면 기판400 ... plasma display panel 410 ... front substrate

420...배면 기판 430...어드레스 전극420 ... back board 430 ... address electrode

440...유전체층 450...격벽440 Dielectric Layer 450 Bulkhead

451...가로 격벽 452...세로 격벽451 ... Horizontal bulkhead 452 ... Vertical bulkhead

460...형광체층 470...유지 전극460 phosphor layer 470 holding electrode

471...X 전극 472...Y 전극 471 ... X electrode 472 ... Y electrode

473...요철 전극 480...유전체벽473 Uneven electrode 480 Dielectric wall

490...보호막층490 ... protective layer

Claims (10)

전면 기판;과, A front substrate; 상기 전면 기판과 대향되게 배치된 배면 기판;과,A rear substrate disposed to face the front substrate; 상기 전면 기판과 배면 사이에 배치되고, 상기 전면 및 배면 기판과 함께 방전 공간을 한정하는 유전체벽;A dielectric wall disposed between the front substrate and the rear surface and defining a discharge space together with the front and rear substrates; 상기 방전 공간의 가장자리를 따라서 상하로 분리배치되고, 상기 유전체벽내에 매립된 복수의 X 및 Y 전극을 구비하는 유지 전극;과,A sustain electrode disposed up and down along an edge of the discharge space and having a plurality of X and Y electrodes embedded in the dielectric wall; 상기 기판 사이에 배치되며, 상기 유지 전극과 어드레싱 방전을 일으키는 어드레스 전극;과,An address electrode disposed between the substrate and generating an addressing discharge with the sustain electrode; 상기 방전 공간내에 도포된 적,녹,청색의 형광체층;을 포함하고,It includes; red, green, blue phosphor layer applied in the discharge space; 상기 Y 전극에는 어드레스 전극간의 거리를 짧게 하여 어드레싱 방전 전압을 낮추기 위하여 요철 전극이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the uneven electrode is formed in the Y electrode to shorten the distance between the address electrodes to lower the addressing discharge voltage. 제 1 항에 있어서,The method of claim 1, 상기 요철 전극은 상기 Y 전극의 하단부로부터 상기 어드레스 전극이 배치된 방향을 따라 일체로 연장된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the uneven electrode extends integrally from a lower end of the Y electrode along a direction in which the address electrode is disposed. 제 2 항에 있어서,The method of claim 2, 상기 요철 전극은 상기 Y 전극의 가장자리를 따라서 전체적으로 연장된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the uneven electrode extends along the edge of the Y electrode. 제 2 항에 있어서,The method of claim 2, 상기 요철 전극은 상기 Y 전극의 가장자리를 따라서 부분적으로 돌출된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the uneven electrode partially protrudes along an edge of the Y electrode. 제 1 항에 있어서,The method of claim 1, 상기 X 및 Y 전극은 실질적으로 동일한 크기와 폭을 가지고, 상기 요철 전극은 상기 Y 전극으로부터 소정 크기로 연장된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the X and Y electrodes have substantially the same size and width, and the uneven electrode extends from the Y electrode to a predetermined size. 제 5 항에 있어서,The method of claim 5, 상기 요철 전극은 방전 공간의 가장자리를 따라서 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널.The uneven electrode is disposed along the edge of the discharge space, the plasma display panel. 제 1 항에 있어서, The method of claim 1, 상기 유지 전극은 일 방향으로 배치되고, 상기 어드레스 전극은 방전 공간내에서 상기 유지 전극과 교차하도록 타방향으로 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the sustain electrode is disposed in one direction, and the address electrode is disposed in another direction to intersect the sustain electrode in a discharge space. 제 1 항에 있어서,The method of claim 1, 상기 배면 기판과 유전체벽 사이에는 상기 유전체벽과 함께 방전 공간을 한정하는 격벽이 더 형성되고, 상기 형광체층은 상기 격벽의 내측으로 도포된 것을 특징으로 하는 플라즈마 디스플레이 패널.And a partition wall is formed between the rear substrate and the dielectric wall to define a discharge space together with the dielectric wall, and the phosphor layer is coated inside the partition wall. 제 1 항에 있어서,The method of claim 1, 상기 유전체벽의 내표면에는 2차 전자 방출을 증가시키기 위하여 보호막이 더 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.And a passivation layer is further formed on the inner surface of the dielectric wall to increase secondary electron emission. 제 1 항에 있어서,The method of claim 1, 상기 어드레스 전극은 상기 배면 기판과 형광체층 사이에 배치되고, 유전체층에 의하여 매립된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the address electrode is disposed between the rear substrate and the phosphor layer, and is embedded by a dielectric layer.
KR1020040027569A 2004-04-21 2004-04-21 Plasma display panel KR20050102749A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040027569A KR20050102749A (en) 2004-04-21 2004-04-21 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027569A KR20050102749A (en) 2004-04-21 2004-04-21 Plasma display panel

Publications (1)

Publication Number Publication Date
KR20050102749A true KR20050102749A (en) 2005-10-27

Family

ID=37280840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040027569A KR20050102749A (en) 2004-04-21 2004-04-21 Plasma display panel

Country Status (1)

Country Link
KR (1) KR20050102749A (en)

Similar Documents

Publication Publication Date Title
JP2006114482A (en) Plasma display panel
KR20080069863A (en) Plasma display panel
KR100573159B1 (en) Plasma display panel and the fabrication method therof
KR100669713B1 (en) Plasma display panel
KR100918410B1 (en) Plasma display panel
KR100615241B1 (en) Plasma display panel having the improved structure of discharge electrode
KR20050102749A (en) Plasma display panel
KR100869107B1 (en) Plasma display panel
KR100795785B1 (en) Plasma display panel
KR20050114068A (en) Plasma display panel
KR20050112307A (en) Plasma display panel
KR100751320B1 (en) Plasma display panel
KR100696476B1 (en) Plasma display panel
KR20050114069A (en) Plasma display panel
KR20050115773A (en) Plasma display panel
KR100670303B1 (en) Plasma display panel
KR100838072B1 (en) Plasma display panel
KR20050109205A (en) Plasma display panel
KR100751364B1 (en) Plasma display panel
KR20050105292A (en) Plasma display panel
KR20050114090A (en) Plasma display panel
KR20050122516A (en) Plasma display panel
KR20050104288A (en) Plasma display panel
KR20050114089A (en) Plasma display panel
KR20070072216A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application