KR20050088535A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20050088535A
KR20050088535A KR1020040013899A KR20040013899A KR20050088535A KR 20050088535 A KR20050088535 A KR 20050088535A KR 1020040013899 A KR1020040013899 A KR 1020040013899A KR 20040013899 A KR20040013899 A KR 20040013899A KR 20050088535 A KR20050088535 A KR 20050088535A
Authority
KR
South Korea
Prior art keywords
discharge
address
electrode
dielectric
plasma display
Prior art date
Application number
KR1020040013899A
Other languages
Korean (ko)
Other versions
KR100683668B1 (en
Inventor
이성용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040013899A priority Critical patent/KR100683668B1/en
Publication of KR20050088535A publication Critical patent/KR20050088535A/en
Application granted granted Critical
Publication of KR100683668B1 publication Critical patent/KR100683668B1/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47GHOUSEHOLD OR TABLE EQUIPMENT
    • A47G21/00Table-ware
    • A47G21/10Sugar tongs; Asparagus tongs; Other food tongs
    • A47G21/103Chop-sticks

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 어드레스 방전에 의한 형광체 열화의 발생을 방지하고, 명실 및 암실 콘트라스트를 향상시키면서, 충분한 주방전 공간을 확보하여 휘도 및 발광 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다. 본 발명에 의한 플라즈마 디스플레이 패널은, 배면기판; 배면기판 상에서 일 방향으로 연장되도록 배치되는 어드레스 전극들; 어드레스 전극들을 덮는 제1 유전체층; 제1 유전체층 상에서 방전 공간을 구획하도록 형성되는 격벽들; 배면기판과 소정 간격 이격되어 상호 대향하도록 배치되는 전면기판; 배면기판과 대향하는 전면기판의 일면 상에서 어드레스 전극들과 교차하도록 배치되는 유지 전극쌍들; 유지 전극쌍들을 덮고 있는 제2 유전체층; 제2 유전체층 상에 형성되는 보호층; 방전 공간 내부에 충전되는 방전가스; 어드레스 전극들과 접속되고, 방전공간 내에서 제1 유전체층으로부터 전면 기판을 향해 소정의 높이로 돌출되는 돌출 유전체; 및 적어도 제1 유전체 상에 형성되는 형광체층을 구비하는 것을 특징으로 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel which can prevent phosphor deterioration due to address discharge, improve light and dark room contrast, and secure sufficient space for discharging the electric power to improve brightness and luminous efficiency. Plasma display panel according to the present invention, the back substrate; Address electrodes arranged to extend in one direction on the rear substrate; A first dielectric layer covering the address electrodes; Barrier ribs formed to partition a discharge space on the first dielectric layer; A front substrate spaced apart from the rear substrate by a predetermined interval to face each other; Sustain electrode pairs arranged to intersect the address electrodes on one surface of the front substrate facing the rear substrate; A second dielectric layer covering the sustain electrode pairs; A protective layer formed on the second dielectric layer; A discharge gas charged in the discharge space; A protruding dielectric connected to the address electrodes and protruding at a predetermined height from the first dielectric layer toward the front substrate in the discharge space; And a phosphor layer formed on at least the first dielectric.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

본 발명은 플라즈마 디스플레이 패널(PDP; Plasma Display Panel)에 관한 것으로서, 보다 상세하게는 어드레스 방전에 의한 형광체 열화의 발생을 방지하고, 명실 및 암실 콘트라스트를 향상시키면서, 충분한 주방전 공간을 확보하여 휘도 및 발광 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (PDP). More particularly, the present invention relates to a plasma display panel (PDP). A plasma display panel can improve luminous efficiency.

플라즈마 디스플레이 패널은, 표시 용량, 휘도, 콘트라스트 및 시야각 등의 표시 성능이 우수하여, 음극선관(Cathode Ray Tube)을 대체할 수 있는 평판형 표시 패널로서 주목받고 있다. 이러한 플라즈마 디스플레이 패널은 그 동작 원리에 따라 직류(Direct Current, DC)형과 교류(Alternative Current, AC)형으로 대별된다. 직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전 공간에 노출된 구조로서, 그 대응되는 전극들 사이에 전하(charges)들의 이동이 직접적으로 이루어진다.Plasma display panels are attracting attention as flat panel display panels that can replace cathode ray tubes due to their excellent display performance such as display capacity, brightness, contrast, and viewing angle. The plasma display panel is roughly classified into a direct current (DC) type and an alternating current (AC) type according to its operation principle. The DC plasma display panel has a structure in which all electrodes are exposed to a discharge space, and charges are directly transferred between the corresponding electrodes.

이에 반하여, 교류형 플라즈마 디스플레이 패널은 대응하는 전극들 중에서 적어도 한 전극이 유전체로 둘러싸인 구조로서, 그 대응되는 전극들 사이에 직접적인 전하들의 이동이 이루어지지 않고, 벽전하(wall charge)의 전계에 의하여 방전이 수행된다.In contrast, the AC plasma display panel has a structure in which at least one electrode of the corresponding electrodes is surrounded by a dielectric material, and thus no direct charges are transferred between the corresponding electrodes, but by an electric field of wall charge. Discharge is performed.

또한, 플라즈마 디스플레이 패널은 그 전극들의 구성 형태에 따라 대향 방전형 및 면방전형으로 대별될 수 있다. 대향 방전형 플라즈마 디스플레이 패널에서는 단위 화소마다 발광될 화소를 선택하기 위한 어드레스 전극 및 주사 전극이 대향되게 마련되어, 원하는 화소를 선택하여 방전시키는 어드레스 방전 및 상기 어드레스 방전을 유지시키는 유지(sustaining) 방전이 상기 두 전극들 사이에서 일어난다. 한편, 면방전형 플라즈마 디스플레이 패널에서는, 단위 화소마다 상기 어드레스 전극에 대향되는 주사(scan) 전극 및 공통(common) 전극이 마련되어, 어드레스 전극과 공통 전극 사이에서 상기 어드레스 방전이 일어나고, 주사 전극과 공통 전극 사이에서 상기 유지 방전이 일어난다.In addition, the plasma display panel can be roughly divided into a counter discharge type and a surface discharge type according to the configuration of the electrodes. In the opposite discharge type plasma display panel, an address electrode and a scan electrode for selecting a pixel to emit light are opposed to each unit pixel so that an address discharge for selecting and discharging a desired pixel and a sustaining discharge for maintaining the address discharge are performed. Occurs between two electrodes. On the other hand, in the surface discharge plasma display panel, a scan electrode and a common electrode facing the address electrode are provided for each unit pixel, and the address discharge is generated between the address electrode and the common electrode, and the scan electrode and the common electrode are provided. The sustain discharge occurs in between.

이하에서, 이러한 3전극 면방전형 플라즈마 디스플레이 패널(100)의 한가지 구조를 도 1을 참조하여 개략적으로 설명한다. Hereinafter, one structure of the three-electrode surface discharge plasma display panel 100 will be schematically described with reference to FIG. 1.

도시된 바와 같이, 배면기판(101) 위에는 어드레스 전극(102)이 소정 패턴으로 형성되며, 어드레스 전극(102) 및 배면기판(101) 상면에는 어드레스 전극(102)을 매립하는 제1 유전체층(104)이 형성된다. 상기 제1 유전체층(104) 위에는 격벽(106)이 형성되어 방전 거리를 유지시키고, 상기 제1 유전체층(104) 및 격벽(106)면에는 형광체층(108)이 도포된다.As illustrated, the first electrode layer 104 is formed on the rear substrate 101 in a predetermined pattern, and the address electrode 102 and the upper surface of the rear substrate 101 are embedded in the first dielectric layer 104. Is formed. A partition 106 is formed on the first dielectric layer 104 to maintain a discharge distance, and a phosphor layer 108 is coated on the surfaces of the first dielectric layer 104 and the partition 106.

또한, 배면기판(101)의 상측에 배치되는 전면기판(111)의 하면에는 어드레스 전극(102)과 직교하는 공통 전극(112a) 및 주사 전극(112b)이 형성되고, 상기 전극들(112a, 112b)은 소정의 금속으로 이루어진 버스 전극(112c)과 전기적으로 연결되어 초기 방전을 일으키게 된다. 여기에서, 상기 전극들(112a,112b,112c)은 디스플레이 전극(112)을 구성한다. 그리고, 전면기판(111)과 그 하면에 형성된 전극(112a,112b,112c)들은 제2 유전체층(114)에 의해 매립되며, 제2 유전체층(114)의 상면에는 일산화마그네슘(MgO)으로 된 보호층(115)이 형성된다.In addition, a common electrode 112a and a scan electrode 112b orthogonal to the address electrode 102 are formed on the bottom surface of the front substrate 111 disposed above the rear substrate 101, and the electrodes 112a and 112b are formed. ) Is electrically connected to the bus electrode 112c made of a predetermined metal to generate an initial discharge. Here, the electrodes 112a, 112b and 112c constitute the display electrode 112. The front substrate 111 and the electrodes 112a, 112b, and 112c formed on the bottom surface of the front substrate 111 are buried by the second dielectric layer 114, and a protective layer of magnesium monoxide (MgO) is formed on the top surface of the second dielectric layer 114. 115 is formed.

따라서, 상기 각 전극에 소정의 전압이 인가되면 제1 유전체층(104)으로 방전 가스의 이온이 집적되고, 상기 이온을 경유하여 상기 어드레스 전극(102)과 공통 전극(112a) 사이에서 트리거 방전이 일어나 전면기판(111)의 제2 유전체층(114) 하면에 하전 입자가 형성된다. 이러한 상태에서, 화상 신호에 따라 주사 전극(112b)과 공통 전극(112a) 사이에 소정의 전압이 인가되면 방전 공간에서 유지 방전이 일어난다. 이때, 방전 가스 내에서 플라즈마가 형성되고 그 자외선 방사에 의하여 형광체층(108)의 형광체가 여기되어 빛이 발생된다. Accordingly, when a predetermined voltage is applied to each of the electrodes, ions of the discharge gas are accumulated in the first dielectric layer 104, and a trigger discharge occurs between the address electrode 102 and the common electrode 112a via the ions. Charged particles are formed on the lower surface of the second dielectric layer 114 of the front substrate 111. In this state, when a predetermined voltage is applied between the scan electrode 112b and the common electrode 112a in accordance with the image signal, sustain discharge occurs in the discharge space. At this time, a plasma is formed in the discharge gas, and the phosphor of the phosphor layer 108 is excited by the ultraviolet radiation to generate light.

이러한 구성의 통상의 플라즈마 디스플레이 패널에 있어서, 발광 효율 및 휘도를 향상시키기 위해 최근에는 격벽을 매트릭스형 또는 델타형으로 형성하는 방안이 강구되고 있는데, 이러한 형태의 격벽은 현재까지는 원하는 만큼의 발광 효율을 얻는 데에는 한계가 있다. 상기 발광 효율은 일반적으로 격벽의 높이를 높게 하여 형광체의 도포 면적 및 방전 공간을 증가시킴으로써 향상시키는 것이 가능하지만, 격벽이 높아질수록 어드레싱 전압이 높아져야 하므로 격벽 높이를 무제한적으로 높일 수 없는 문제점이 있다. In a conventional plasma display panel having such a configuration, in order to improve luminous efficiency and luminance, a method of forming a partition wall in a matrix or a delta type has recently been devised. Such a partition wall has been designed to provide as much luminous efficiency as desired. There is a limit to gaining. The luminous efficiency can generally be improved by increasing the height of the barrier ribs to increase the coating area and the discharge space of the phosphor. However, as the barrier ribs increase, the addressing voltage must be increased, so that the barrier rib height cannot be increased without limit.

또한, 어드레스 전극(102)이 형광체층(108)의 아래에 위치되므로, 상기 형광체층(108)을 이루고 있는 형광체들이 어드레스 전극(102)과 주사 전극(112b) 사이에 발생하는 어드레스 방전에 의하여 열화되고, 그로 인하여 영구 잔상이 발생하는 문제점이 있다. In addition, since the address electrode 102 is located under the phosphor layer 108, the phosphors constituting the phosphor layer 108 deteriorate due to the address discharge generated between the address electrode 102 and the scan electrode 112b. Thereby, there is a problem that permanent afterimage occurs.

또한, 어드레스 방전 시에 어드레스 전극(102)과 주사 전극(112b) 사이에 형성된 형광체로부터 가시광이 발광되므로, 콘트라스트가 나빠지는 문제점이 있다. In addition, since the visible light is emitted from the phosphor formed between the address electrode 102 and the scan electrode 112b at the time of address discharge, there is a problem that the contrast deteriorates.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 방전 공간 내부가 단차를 갖도록 형성되고, 어드레스 방전을 일으키는 어드레스 전극과 주사 전극 사이에 형광체가 형성되지 아니하여, 어드레스 방전에 의한 형광체 열화의 발생을 방지하고, 명실 및 암실 콘트라스트를 향상시키면서, 충분한 주방전 공간을 확보하여 휘도 및 발광 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and is formed so that the inside of the discharge space has a step, and no phosphor is formed between the address electrode and the scan electrode causing the address discharge, thereby preventing the occurrence of phosphor degradation due to the address discharge. It is an object of the present invention to provide a plasma display panel capable of preventing, improving light and dark room contrast, and ensuring sufficient discharge space to improve brightness and luminous efficiency.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 플라즈마 디스플레이 패널은, Plasma display panel according to the present invention in order to achieve the above object,

배면기판; Back substrate;

상기 배면기판 상에서 일 방향으로 연장되도록 배치되는 어드레스 전극들; Address electrodes arranged to extend in one direction on the rear substrate;

상기 어드레스 전극들을 덮는 제1 유전체층; A first dielectric layer covering the address electrodes;

상기 제1 유전체층 상에서 방전 공간을 구획하도록 형성되는 격벽들; Barrier ribs formed to partition a discharge space on the first dielectric layer;

상기 배면기판과 소정 간격 이격되어 상호 대향하도록 배치되는 전면기판; A front substrate spaced apart from the rear substrate by a predetermined distance to face each other;

상기 배면기판과 대향하는 상기 전면기판의 일면 상에서 상기 어드레스 전극들과 교차하도록 배치되는 유지 전극쌍들; Sustain electrode pairs arranged to intersect the address electrodes on one surface of the front substrate facing the back substrate;

상기 유지 전극쌍들을 덮고 있는 제2 유전체층; A second dielectric layer covering the sustain electrode pairs;

상기 제2 유전체층 상에 형성되는 보호층; A protective layer formed on the second dielectric layer;

상기 방전 공간 내부에 충전되는 방전가스; A discharge gas charged in the discharge space;

상기 어드레스 전극들과 접속되고, 상기 방전공간 내에서 상기 제1 유전체층으로부터 상기 전면 기판을 향해 소정의 높이로 돌출되는 돌출 유전체; 및 A protruding dielectric connected to the address electrodes and protruding at a predetermined height from the first dielectric layer toward the front substrate in the discharge space; And

적어도 제1 유전체 상에 형성되는 형광체층을 구비하는 것을 특징으로 한다. And a phosphor layer formed on at least the first dielectric.

또한, 돌출 유전체 위의 적어도 일부 영역에 형성되는 단차 격벽을 더 구비하는 것이 바람직하다. In addition, it is preferable to further include a stepped partition wall formed in at least a partial region on the protruding dielectric.

본 발명에 따르면, 어드레스 방전에 의한 형광체 열화의 발생을 방지하고, 명실 및 암실 콘트라스트를 향상시키면서, 충분한 주방전 공간을 확보하여 휘도 및 발광 효율을 향상시킬 수 있다. According to the present invention, occurrence of phosphor deterioration due to address discharge can be prevented, and sufficient discharge space can be secured while improving brightness and light emission efficiency while improving bright and dark room contrast.

이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 바람직한 실시예로서, 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다. 도 3은 도 2의 플라즈마 디스플레이 패널의 일 단면을 개략적으로 도시한 단면도이다. 도 4는 도 2의 플라즈마 디스플레이 패널의 하판을 개략적으로 도시한 평면도이다. 2 is an exploded perspective view schematically showing a plasma display panel as a preferred embodiment of the present invention. 3 is a cross-sectional view schematically illustrating a cross section of the plasma display panel of FIG. 2. 4 is a plan view schematically illustrating a lower plate of the plasma display panel of FIG. 2.

도면을 참조하면, 본 발명에 따른 플라즈마 디스플레이 패널(2)은, 배면기판(21)과; 전면기판(31)과; 돌출 유전체(25); 및 형광체층(28)을 구비한다.Referring to the drawings, the plasma display panel 2 according to the present invention includes a rear substrate 21; A front substrate 31; Protruding dielectric 25; And a phosphor layer 28.

상기 배면기판(21)에는 일면에 어드레스 전극들(22) 및 방전공간을 구획하는 격벽들(26)이 형성된다. 상기 전면기판(31)은 배면기판(21)과 소정 간격 이격되어 배면기판(21)의 어드레스 전극들(22)과 격벽들(26)이 형성되는 면과 대향하도록 배치되는 것으로, 배면기판(21)과 대향하는 일면에 유지 전극들(32)이 어드레스 전극들(22)과 교차되도록 형성된다. 상기 돌출 유전체(25)는 어드레스 전극들(22)로부터 연장되어 방전공간(29) 내부로 돌출되도록 형성된다. 상기 형광체층(28)은 방전공간 내부의 돌출 유전체(25)의 전면기판을 향하는 면과 유지 전극들이 형성되는 면을 제외한 영역 중에서 적어도 일부 영역에 형광체가 도포되어 형성된다. The rear substrate 21 is formed with barriers 26 partitioning the address electrodes 22 and the discharge space on one surface thereof. The front substrate 31 is disposed to face the surface on which the address electrodes 22 and the partition walls 26 of the rear substrate 21 are spaced apart from the rear substrate 21 by a predetermined interval. The sustain electrodes 32 are formed to intersect the address electrodes 22 on one surface opposite to the? The protruding dielectric 25 extends from the address electrodes 22 to protrude into the discharge space 29. The phosphor layer 28 is formed by applying a phosphor to at least a portion of regions other than the surface of the protruding dielectric 25 facing the front substrate and the surface on which the storage electrodes are formed.

이러한 기술적 구성을 구비하는 본 발명의 기술적 사상은 3전극형 AC 면방전 플라즈마 디스플레이 패널을 포함한 다양한 형태의 플라즈마 디스플레이 패널에 적용될 수 있다. The technical idea of the present invention having such a technical configuration can be applied to various types of plasma display panels including a three-electrode AC surface discharge plasma display panel.

특히, 도 2에 도시된 바와 같은 구체적인 실시예로서의 3전극형 AC 면방전 플라즈마 디스플레이 패널(2)은 배면기판(21), 어드레스 전극들(22), 제1 유전체층(24), 격벽들(26), 전면기판(31), 유지 전극(32), 제2 유전체층(34), 보호층(35), 돌출 유전체(25), 및 형광체층(28)을 구비하여 이루어진다. In particular, the three-electrode type AC surface discharge plasma display panel 2 as a specific embodiment as shown in FIG. 2 includes a back substrate 21, address electrodes 22, a first dielectric layer 24, and partition walls 26. And a front substrate 31, a sustain electrode 32, a second dielectric layer 34, a protective layer 35, a protruding dielectric 25, and a phosphor layer 28.

상기 어드레스 전극(22)은 배면기판(21)의 상에서 일 방향으로 연장되도록 배치된다. 상기 제1 유전체층(24)은 어드레스 전극들(22)을 덮도록 배면기판(21) 위에 형성된다. 상기 격벽(26)은 방전 공간(29)을 구획하도록 제1 유전체층(24)의 상에 형성된다. 이때, 상기 방전 공간(29) 내부에는 방전가스가 충전된다. The address electrode 22 is disposed to extend in one direction on the rear substrate 21. The first dielectric layer 24 is formed on the rear substrate 21 to cover the address electrodes 22. The partition wall 26 is formed on the first dielectric layer 24 to partition the discharge space 29. At this time, the discharge gas is filled in the discharge space 29.

상기 전면기판(31)은 배면기판(21)과 소정 간격 이격되어 상호 대향하도록 배치된다. 상기 유지 전극(32)은 상기 전면기판(31)의 하부에 어드레스 전극들(22)과 교차하도록 배치되는데, 특히 본 실시예의 경우에는 직교하도록 전면기판(31)에 형성되는 것이 바람직하다. 상기 제2 유전체층(34)은 유지 전극(32)을 덮도록 전면기판(31)의 하부에 배치된다. 상기 보호층(35)은 제2 유전체층(34)의 하면에 형성된다. The front substrate 31 is disposed to face each other at a predetermined interval from the rear substrate 21. The sustain electrode 32 is disposed below the front substrate 31 so as to intersect the address electrodes 22. In this embodiment, the sustain electrode 32 is preferably formed on the front substrate 31 so as to cross at right angles. The second dielectric layer 34 is disposed under the front substrate 31 to cover the storage electrode 32. The protective layer 35 is formed on the bottom surface of the second dielectric layer 34.

상기 돌출 유전체(25)는 어드레스 전극(22)과 접속되고, 방전공간(29) 내에서 제1 유전체층(24)으로부터 전면기판(31)을 향해 소정의 높이로 돌출되도록 형성된다. 상기 형광체층(28)은 적어도 제1 유전체(24) 상에, 바람직하게는 방전공간(29) 내부의 돌출 유전체(25)의 전면기판(31)을 향하는 면과 상기 유지 전극(32)이 형성되는 면을 제외한 영역 중에서 적어도 일부 영역에 형광체가 도포되어 형성된다. The protruding dielectric 25 is connected to the address electrode 22 and is formed to protrude from the first dielectric layer 24 toward the front substrate 31 at a predetermined height in the discharge space 29. The phosphor layer 28 is formed on at least a first dielectric 24, preferably a surface facing the front substrate 31 of the protruding dielectric 25 in the discharge space 29 and the sustain electrode 32. Phosphors are formed on at least some of the regions except for the surface to be formed.

이때, 배면기판(21), 어드레스 전극들(22), 제1 유전체층(24), 격벽들(26), 돌출 유전체(25), 및 형광체층(28)은 하판을 형성하고, 전면기판(31), 유지 전극(32), 제2 유전체층(34), 보호층(35)은 상판을 형성하여, 상판과 하판이 상호 결합되어 플라즈마 디스플레이 패널(2)을 형성한다. 특히, 배면기판(21)과, 전면기판(31), 및 격벽(26)에 의하여 형성된 방전공간(29)이 각각의 방전셀을 형성한다. In this case, the back substrate 21, the address electrodes 22, the first dielectric layer 24, the partitions 26, the protruding dielectric 25, and the phosphor layer 28 form a lower plate, and the front substrate 31 is formed. ), The sustain electrode 32, the second dielectric layer 34, and the protective layer 35 form an upper plate, and the upper plate and the lower plate are coupled to each other to form the plasma display panel 2. In particular, the discharge space 29 formed by the back substrate 21, the front substrate 31, and the partition wall 26 forms respective discharge cells.

상기 전면기판(31) 및 배면기판(21)은 상호 소정 간격 이격되어 서로 대향하도록 배치되어 그 사이에 방전공간(29)이 형성되도록 하는데, 통상적으로 투명한 글라스 재질의 얇은 기판이 사용된다. The front substrate 31 and the rear substrate 21 are spaced apart from each other by a predetermined distance so as to face each other so that a discharge space 29 is formed therebetween. A thin glass substrate made of transparent glass is generally used.

상기 유지 전극(32)은 각각 공통 전극(32a), 주사 전극(32b), 및 버스 전극(32c)을 구비하여 이루어진다. 주사 전극(32b)은 어드레스 전극(22)과 어드레스 방전을 일으켜 표시하고자 하는 방전셀을 선택한다. 공통 전극(32a)은 주사 전극(32a)과 함께 각각의 방전셀에서의 휘도를 표현하는 주방전을 일으킨다. 이때, 주사 전극(32b) 및 공통 전극(32a)은 영상이 표현되는 전면기판(31)에 배치되므로, 형광체에서 발광된 가시광선이 통과할 수 있도록 투명한 ITO(Indium Tin Oxide) 전극이 사용되는 것이 바람직하다. 하지만, 통상적으로 ITO 전극은 전기 전도도가 낮으므로, 이러한 문제를 보완하기 위하여 금속성 재질의 버스 전극(32c)이 사용될 수도 있을 것이다. The sustain electrode 32 includes a common electrode 32a, a scan electrode 32b, and a bus electrode 32c, respectively. The scan electrode 32b selects a discharge cell to be displayed by generating an address discharge with the address electrode 22. The common electrode 32a, together with the scan electrode 32a, causes an electrical discharge to express the luminance in each discharge cell. In this case, since the scan electrode 32b and the common electrode 32a are disposed on the front substrate 31 on which the image is expressed, a transparent indium tin oxide (ITO) electrode is used to allow visible light emitted from the phosphor to pass therethrough. desirable. However, since the ITO electrode typically has low electrical conductivity, a bus electrode 32c of a metallic material may be used to compensate for this problem.

상기 제2 유전체층(34)은 유지 전극쌍들(32)을 덮도록 전면기판(31)의 하부에 배치되어, 직접 전극이 가스 방전에 노출되는 것을 방지하고, 상기 보호층(35)은 제2 유전체층(34)의 하면에 형성되어, 제2 유전체층(34)이 가스 방전에 의하여 손상되는 것으로부터 보호한다. The second dielectric layer 34 is disposed under the front substrate 31 so as to cover the sustain electrode pairs 32 to prevent the direct electrode from being exposed to gas discharge, and the protective layer 35 is formed as the second dielectric layer 34. It is formed on the lower surface of the dielectric layer 34 to protect the second dielectric layer 34 from being damaged by gas discharge.

상기 어드레스 전극(22)은 배면기판(21)의 상부에 적어도 일 방향으로 연장되도록 배치된다. 이때, 상기 어드레스 전극(22)은 통상의 플라즈마 디스플레이 패널에서와 마찬가지로 적어도 하나 이상의 전극 라인들이 서로 나란히 스트라이프 형태로 배열되는 것이 바람직하다. 또한, 상기 제1 유전체층(24)은 어드레스 전극(22)을 덮도록 배면기판(21) 위에 형성되어, 어드레스 전극(22)이 방전공간(29) 내에서 발생하는 가스 방전에 직접 노출되는 것을 방지한다. The address electrode 22 is disposed to extend in at least one direction on the rear substrate 21. In this case, as in the conventional plasma display panel, at least one or more electrode lines may be arranged in a stripe form in parallel with each other. In addition, the first dielectric layer 24 is formed on the rear substrate 21 to cover the address electrode 22 to prevent the address electrode 22 from being directly exposed to the gas discharge generated in the discharge space 29. do.

상기 격벽(26)은 배면기판(21)과 전면기판(31) 사이에 형성되어 방전거리를 유지하고, 각각의 방전공간(29)을 구획하여 인접 방전공간과의 간섭을 방지한다. 특히, 본 실시예의 경우에는 도 2에 도시된 바와 같이 격벽이 상기 어드레스 전극과 나란한 방향으로 스트라이프 형태로 배치되는 것이 바람직하다. 다만, 실시예에 따라서는 격자 형태를 포함한 다양한 형태의 격벽 배치에도 본 발명이 적용될 수 있을 것이다. The partition wall 26 is formed between the rear substrate 21 and the front substrate 31 to maintain the discharge distance, and partition each discharge space 29 to prevent interference with the adjacent discharge space. In particular, in the present embodiment, as shown in FIG. 2, it is preferable that the partition wall is arranged in a stripe shape in a direction parallel to the address electrode. However, according to the exemplary embodiment, the present invention may be applied to various types of partition wall arrangements including a lattice form.

상기 돌출 유전체(25)는 어드레스 전극(22)으로부터 연장되어 방전공간(29) 내부로 돌출되도록 형성되어, 어드레스 전극(22)과 주사 전극(32b) 사이에서의 어드레스 방전을 더욱 용이하게 할 수 있을 것이다. 즉, 어드레스 전극(22)과 주사 전극(32b) 사이의 거리가 가까워지므로, 표시하고자 하는 방전셀을 선택하는 어드레스 방전을 위하여 어드레스 전극(22)과 주사 전극(32b) 각각에 소정 전압이 인가되는데, 본 발명에 의하면 어드레스 전극에 인가되는 어드레스 전압을 종래의 경우보다도 더 작게 할 수 있을 것이다. The protruding dielectric 25 extends from the address electrode 22 to protrude into the discharge space 29, so that address discharge between the address electrode 22 and the scan electrode 32b can be more easily performed. will be. That is, since the distance between the address electrode 22 and the scan electrode 32b becomes close, a predetermined voltage is applied to each of the address electrode 22 and the scan electrode 32b for the address discharge to select the discharge cell to be displayed. According to the present invention, the address voltage applied to the address electrode can be made smaller than in the conventional case.

특히, 상기 돌출 유전체(25)가 방전 공간 내부로 돌출되는 높이를 조정하여, 어드레스 방전 전압을 조절할 수 있다. 고 효율 플라즈마 디스플레이 패널을 만들기 위하여 방전공간 내부에 충전되는 방전 가스에서의 제논(Xe)의 비율을 높일 필요가 있는데, 이 경우에 방전을 일으키기 위하여 큰 어드레스 전압이 필요하다. 하지만, 본 발명에 따라 상기 돌출 유전체(25)의 높이를 조절하여 어드레스 전극에 높은 전압을 인가하지 아니하면서도 방전 효율 및 휘도를 높일 수 있다. In particular, the height of the protruding dielectric 25 protruding into the discharge space may be adjusted to adjust the address discharge voltage. In order to make a high efficiency plasma display panel, it is necessary to increase the ratio of xenon (Xe) in the discharge gas charged inside the discharge space. In this case, a large address voltage is required to cause discharge. However, according to the present invention, the height of the protruding dielectric 25 may be adjusted to increase discharge efficiency and brightness without applying a high voltage to the address electrode.

이때, 돌출 유전체(25)는 제1 유전체층(24) 및 제2 유전체층(34)을 형성하는 동일한 유전물질로 형성될 수도 있으나, 어드레스 전극(22)으로부터 소정 거리만큼 연장되어 주사 전극(32b)과 어드레스 방전을 일으킬 수 있어야 하므로, 이러한 특성을 만족시킬 수 있는 정도의 유전 특성을 갖는 물질로 형성되는 것이 바람직하다. In this case, the protruding dielectric 25 may be formed of the same dielectric material that forms the first dielectric layer 24 and the second dielectric layer 34, but extends from the address electrode 22 by a predetermined distance to the scan electrode 32b. Since it is necessary to be able to cause an address discharge, it is desirable to be formed of a material having a dielectric property that can satisfy these characteristics.

또한, 종래의 플라즈마 디스플레이 패널의 휘도와 효율을 높이기 위하여 방전공간(29)을 크게 하는데는, 어드레스 전극과 주사 전극 사이의 거리가 멀어져 그만큼 어드레스 전압을 높여야 하므로, 방전 공간을 키우는데 한계가 있었다. 하지만, 본 발명에 따라 돌출 유전체(25)를 적용하여 어드레스 방전 거리를 줄여, 어드레스 전압을 높이지 아니하면서도 방전 공간을 키울 수 있으므로, 휘도 및 효율을 증가시킬 수 있다. In addition, in order to increase the discharge space 29 in order to increase the brightness and efficiency of the conventional plasma display panel, the distance between the address electrode and the scan electrode is increased, so that the address voltage has to be increased accordingly, thereby increasing the discharge space. However, according to the present invention, by applying the protruding dielectric 25, the address discharge distance can be reduced, so that the discharge space can be increased without increasing the address voltage, thereby increasing brightness and efficiency.

또한, 휘도 표현을 위한 주방전인 유지 방전을 일으키는 주사 전극(32b)과 공통 전극(32a)이 형성되는 전면기판(31)의 하면으로부터 배면기판(21) 위의 형광체가 도포된 면 사이의 거리가 길어지는 깊은 홀(deep hole)의 방전 공간(29)을 형성할 수 있으므로, 유지 방전 시의 가스 방전이 형광체에 직접 도달하는 부분이 줄어들어, 그로 인한 영구 잔상의 문제를 완화시킬 수 있다. In addition, the distance between the scanning electrode 32b which causes the sustain discharge, which is the electric discharge for expressing luminance, and the surface on which the phosphor on the back substrate 21 is coated from the lower surface of the front substrate 31 on which the common electrode 32a is formed Since the deep space discharge space 29 can be formed, the portion where the gas discharge at the time of sustain discharge reaches the phosphor directly can be reduced, thereby alleviating the problem of permanent afterimage.

또한, 도 2 및 도 3에 도시된 바와 같이 어드레스 전극(22)으로부터 연장된 돌출 유전체(25)가 방전공간 내부의 주사 전극(32b)이 형성된 부분의 바로 아래 영역에 위치되는 것이 바람직하다. 이는, 어드레스 전극(22)과 돌출 유전체(25) 사이의 거리를 가능한 가깝게 하여, 어드레스 방전을 더욱 용이하게 하고, 주사 전극(32b)과 어드레스 전극(22) 사이의 어드레스 방전을 일으키는 공간과 주사 전극(32b)과 공통 전극(32a) 사이의 유지 방전을 일으키는 공간이 분리될 수 있도록 하기 위함이다. Also, as shown in FIGS. 2 and 3, the protruding dielectric 25 extending from the address electrode 22 is preferably located in an area immediately below the portion where the scan electrode 32b in the discharge space is formed. This makes the distance between the address electrode 22 and the protruding dielectric 25 as close as possible, making the address discharge easier, and the space causing the address discharge between the scan electrode 32b and the address electrode 22 and the scan electrode. This is to make it possible to separate the space causing the sustain discharge between the 32b and the common electrode 32a.

상기 형광체층(28)은 방전공간(29) 내부의 돌출 유전체(25)의 전면기판(31)을 향하는 면과 상기 유지 전극(32)이 형성되는 면에는 형광체가 도포되지 아니하도록 형성하는 것이 바람직하다. 즉, 어드레스 전극(22)으로부터 연장된 돌출 유전체(25)의 주사 전극(32b)을 향하는 면에는 형광체가 도포되지 아니하도록 하여, 주사 전극(32b)과 어드레스 전극(22) 사이의 어드레스 방전 시의 가스 방전으로 인한 형광체 열화를 방지하기 위함이다. The phosphor layer 28 is preferably formed so that phosphors are not coated on the surface facing the front substrate 31 of the protruding dielectric 25 in the discharge space 29 and the surface on which the sustain electrode 32 is formed. Do. In other words, the phosphor is not applied to the surface of the protruding dielectric 25 extending from the address electrode 22 toward the scan electrode 32b, so that the address discharge between the scan electrode 32b and the address electrode 22 at the time of discharge. This is to prevent phosphor deterioration due to gas discharge.

따라서, 어드레스 방전에 의한 형광체 열화가 없어지므로, 그로 인한 영구 잔상 문제를 방지할 수 있다. 또한, 어드레스 방전 및 리셋 방전 시에 어드레스 전극과 주사 전극 사이의 방전에 의한 가시광의 발광을 줄일 수 있으므로, 암실 콘트라스트를 향상시킬 수 있다.Therefore, the phosphor deterioration due to the address discharge is eliminated, and thus the problem of permanent afterimage can be prevented. In addition, since light emission of visible light due to discharge between the address electrode and the scan electrode can be reduced during address discharge and reset discharge, darkroom contrast can be improved.

또한, 리셋 방전 시에도 어드레스 전극과 주사 전극 사이의 방전이 주가되므로, 리셋 방전 시의 어드레스 전극과 주사 전극 사이의 방전에 의한 가시광의 발광을 줄일 수 있으므로, 암실 콘트라스트를 향상시킬 수 있다.In addition, since the discharge between the address electrode and the scan electrode is mainly used during the reset discharge, the light emission of the visible light due to the discharge between the address electrode and the scan electrode during the reset discharge can be reduced, so that the darkroom contrast can be improved.

또한, 도 5에는 본 발명의 바람직한 다른 실시예로서의 플라즈마 디스플레이 패널이 도시되어 있는데, 제1 유전체층(24)의 하부에 형성된 어드레스 전극(22)의 일부가 돌출 유전체(25) 내에 매립되도록 형성되는 것이 바람직하다. 이에 따라, 하면으로부터 돌출 유전체(25) 내부까지 연장되어 돌출되도록(23) 형성될 수 있다. In addition, FIG. 5 shows a plasma display panel as another preferred embodiment of the present invention. It is preferable that a part of the address electrode 22 formed under the first dielectric layer 24 is embedded in the protruding dielectric 25. Do. Accordingly, it may be formed to extend 23 from the lower surface to the inside of the protruding dielectric 25.

이에 따라 도 2에 도시된 실시예에서의 본 발명의 효과를 동일하게 가지면서, 어드레스 전극(22)과 주사 전극(32b) 사이의 거리가 더욱 가까워져서, 그만큼 어드레스 방전을 더욱 용이하게 일으키도록 할 수 있다. Accordingly, while having the same effect of the present invention in the embodiment shown in FIG. 2, the distance between the address electrode 22 and the scan electrode 32b becomes closer, so that address discharge can be generated more easily. Can be.

또한, 상기 돌출 유전체(25)의 상기 전면기판을 향하는 면이 흑색을 띠도록 형성될 수 있는데, 이에 따라 흑색의 돌출 유전체(25)에 의하여 외부로의 반사 휘도를 감소시켜 명실 콘트라스트를 향상시킬 수 있다. In addition, the surface of the protruding dielectric 25 facing the front substrate may be formed to have a black color, thereby reducing the luminance of reflection to the outside by the black protruding dielectric 25 to improve clear room contrast. have.

도 6은 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다. 도 7은 도 6의 플라즈마 디스플레이 패널의 일 단면을 개략적으로 도시한 단면도이다. 도 8은 도 7의 플라즈마 디스플레이 패널의 하판을 개략적으로 도시한 평면도이다. 6 is an exploded perspective view schematically showing a plasma display panel as another preferred embodiment of the present invention. FIG. 7 is a cross-sectional view schematically illustrating a cross section of the plasma display panel of FIG. 6. FIG. 8 is a plan view schematically illustrating a lower plate of the plasma display panel of FIG. 7.

도면을 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널(3)은, 도 2 내지 도 5에 도시된 플라즈마 디스플레이 패널(2)과 아래에서 기술하는 기술적 사항 이외에는 동일한 작용 및 효과를 갖는 동일한 구성 요소를 구비하고 있으며, 이들에 대해서는 동일한 참조 번호를 사용하고, 이들에 대한 자세한 설명은 생략한다. Referring to the drawings, the plasma display panel 3 according to the present embodiment includes the same components having the same functions and effects except for the plasma display panel 2 shown in FIGS. 2 to 5 and the technical details described below. The same reference numerals are used for these, and detailed description thereof is omitted.

상기 격벽(26)은 상기 어드레스 전극과 나란한 방향으로 스트라이프 형태로 배치되는 것이 바람직하다. 또한, 돌출 유전체(25) 위의 적어도 일부 영역에형성되는 단차 격벽(27)을 더 구비하는 것이 바람직한데, 상기 단차 격벽(27)은 상기 격벽(26)과 교차되도록 상기 돌출 유전체(25) 위의 일부 영역에 형성될 수 있다. The partition wall 26 may be disposed in a stripe shape in a direction parallel to the address electrode. In addition, it is preferable to further include a stepped partition wall 27 formed in at least a portion of the area over the projecting dielectric 25, the stepped partition wall 27 is on the projecting dielectric 25 so as to intersect the partition 26. It can be formed in some areas of the.

상기 단차 격벽(27)은, 어드레스 전극(22)으로부터 연장된 돌출 유전체(25)의 상면과 제2 유전체층(34)이 주사 전극(32b)을 덮고 있는 면을 통하여 어드레스 방전이 일어날 수 있도록 하기 위하여, 돌출 유전체(25)의 상면이 단차 격벽(27)에 의하여 가려지지 않도록, 돌출 유전체(25)의 폭에 비하여 얇은 폭을 갖는 것이 바람직하다. 이러한 단차 격벽(27)에 의하여 해당 방전셀의 방전공간 내에서의 방전에 의한 인접 방전셀과의 간섭을 방지할 수 있다. In order to allow the address discharge to occur through the upper surface of the protruding dielectric 25 extending from the address electrode 22 and the surface of the second dielectric layer 34 covering the scan electrode 32b. It is preferable to have a width smaller than the width of the protruding dielectric 25 so that the upper surface of the protruding dielectric 25 is not covered by the stepped partition wall 27. By such a stepped partition wall 27, interference with adjacent discharge cells due to discharge in the discharge space of the discharge cells can be prevented.

또한, 상기 단차 격벽(27)은 흑색으로 형성되는 것이 바람직한데, 이에 따라 흑색의 단차 격벽(27)에 의하여 외부로의 반사 휘도를 감소시켜 명실 콘트라스트를 향상시킬 수 있다. In addition, the stepped partition wall 27 is preferably formed in black. Accordingly, the brightness of the reflection to the outside may be reduced by the black stepped partition wall 27 to improve the clear room contrast.

도 9는 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다. 도 10은 도 9의 플라즈마 디스플레이 패널의 일 단면을 개략적으로 도시한 단면도이다. 도 11은 도 9의 플라즈마 디스플레이 패널의 하판을 개략적으로 도시한 평면도이다. 도 12는 도 9의 플라즈마 디스플레이 패널의 어드레스 전극 배치를 개략적으로 도시한 평면도이다. 9 is an exploded perspective view schematically showing a plasma display panel as another preferred embodiment of the present invention. FIG. 10 is a cross-sectional view schematically illustrating a cross section of the plasma display panel of FIG. 9. FIG. 11 is a plan view schematically illustrating a bottom plate of the plasma display panel of FIG. 9. 12 is a plan view schematically illustrating an address electrode arrangement of the plasma display panel of FIG. 9.

도면을 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널(4)은, 도 2 내지 도 5에 도시된 플라즈마 디스플레이 패널(2)과 아래에서 기술하는 기술적 사항 이외에는 동일한 작용 및 효과를 갖는 동일한 구성 요소를 구비하고 있으며, 이들에 대해서는 유사한 참조 번호를 사용하고, 이들에 대한 자세한 설명은 생략한다. Referring to the drawings, the plasma display panel 4 according to the present embodiment includes the same components having the same functions and effects except for the plasma display panel 2 shown in FIGS. 2 to 5 and the technical details described below. The same reference numerals are used for these, and detailed description thereof is omitted.

본 실시예에 의한 플라즈마 디스플레이 패널(4)은 어드레스 전극(42)이 상기 격벽(46) 내부에 매립되어 격벽(46)을 따라 형성되는 것이 바람직하다. 또한, 상기 어드레스 전극(42)으로부터 연장되어 돌출 유전체(45) 내부에 매립되어 형성되는 돌출 어드레스 전극(42a)을 더 구비하는 것이 바람직하다. In the plasma display panel 4 according to the present exemplary embodiment, it is preferable that an address electrode 42 is embedded in the partition 46 and formed along the partition 46. In addition, it is preferable to further include a protruding address electrode 42a which extends from the address electrode 42 and is embedded in the protruding dielectric 45.

이에 따라, 주사 전극(52b)과 어드레스 방전을 일으키는 어드레스 전극(42, 42a)이 주사 전극(52b)과 더욱 가까이 위치되도록 하여, 어드레스 방전을 더욱 용이하게 할 수 있을 것이다. As a result, the address electrode 42b and the address electrodes 42 and 42a causing the address discharge may be located closer to the scan electrode 52b, thereby making the address discharge easier.

또한, 상기 격벽(46)은 상기 어드레스 전극과 나란한 방향으로 스트라이프 형태로 배치되고, 상기 격벽(46)과 교차되도록 상기 돌출 유전체(45) 위의 일부 영역에 형성되는 단차 격벽(47)을 더 구비할 수 있다. In addition, the partition wall 46 is disposed in a stripe shape in a direction parallel to the address electrode, and further includes a stepped partition wall 47 formed in a partial region on the protruding dielectric 45 to intersect the partition wall 46. can do.

도 13은 본 발명의 바람직한 다른 실시예로서, 4 전극형 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다. 도 14는 도 13의 플라즈마 디스플레이 패널의 일 단면을 개략적으로 도시한 단면도이다. 도 15는 도 13의 플라즈마 디스플레이 패널의 하판을 개략적으로 도시한 평면도이다. FIG. 13 is an exploded perspective view schematically showing a four-electrode plasma display panel as another preferred embodiment of the present invention. 14 is a cross-sectional view schematically illustrating a cross section of the plasma display panel of FIG. 13. FIG. 15 is a plan view schematically illustrating a bottom plate of the plasma display panel of FIG. 13.

도면을 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널(6)은, 도 2 내지 도 5에 도시된 플라즈마 디스플레이 패널(2)과 아래에서 기술하는 기술적 사항 이외에는 동일한 작용 및 효과를 갖는 동일한 구성 요소를 구비하고 있으며, 이들에 대해서는 유사한 참조 번호를 사용하고, 이들에 대한 자세한 설명은 생략한다. Referring to the drawings, the plasma display panel 6 according to the present embodiment includes the same components having the same functions and effects except for the plasma display panel 2 shown in FIGS. 2 to 5 and the technical details described below. The same reference numerals are used for these, and detailed description thereof is omitted.

본 실시예에 의한 플라즈마 디스플레이 패널(6)은, 유지 전극(72)이 주사 전극(72b)과, 제1 공통 전극(72d), 및 제2 공통 전극(72e)을 구비하여, 4전극 AC 면방전 플라즈마 디스플레이 패널(6)을 형성할 수 있다. In the plasma display panel 6 according to the present embodiment, the sustain electrode 72 includes a scan electrode 72b, a first common electrode 72d, and a second common electrode 72e. The discharge plasma display panel 6 can be formed.

상기 주사 전극(72b)은 표시하고자 하는 방전셀의 상기 방전 공간에서 상기 어드레스 전극(62)과 어드레스 방전을 일으키고, 상기 제1 공통 전극(72d) 및 제2 공통 전극(72e)은 상기 주사 전극(72b)과 소정 간격 이격되도록 배치되어 각각 상기 주사 전극(72b)과 유지 방전을 일으킨다. The scan electrode 72b causes an address discharge with the address electrode 62 in the discharge space of the discharge cell to be displayed, and the first common electrode 72d and the second common electrode 72e are the scan electrode ( 72b) and spaced apart from each other by a predetermined interval to generate sustain discharge with the scan electrode 72b.

이처럼 4전극형 플라즈마 디스플레이(6)를 형성하여, 제1 공통 전극(72d)의 면적과 거리를 조정하여 단위광의 크기를 조절하여 저계조 표현을 더욱 용이하게 할 수 있으며, 방전 안정성을 확보할 수 있다. 또한, 주사 전극(72b)과 제2 공통 전극(72e) 사이의 거리 및 제1 공통 전극(72d) 및 제2 공통 전극(72e)의 폭을 더욱 용이하게 조절하여 주사 전극(72b)과 제2 공통 전극(72e) 사이의 롱 갭(long gap)에 의한 개구율을 향상시킬 수 있다. Thus, by forming the four-electrode plasma display 6, by adjusting the area and the distance of the first common electrode (72d) to adjust the size of the unit light it is easier to express low gradation, and to ensure the discharge stability have. In addition, the distance between the scan electrode 72b and the second common electrode 72e and the widths of the first common electrode 72d and the second common electrode 72e are more easily adjusted to adjust the scan electrode 72b and the second common electrode 72e. The opening ratio due to the long gap between the common electrodes 72e can be improved.

이상의 본 명세서에서의 본 발명에 따른 플라즈마 디스플레이 패널에 대한 설명은 주로 면방전형 AC 플라즈마 디스플레이 패널을 중심으로 기술되었으나, 어드레스 전극으로부터 연장되어 방전공간 내부로 돌출되도록 형성되는 돌출 유전체를 구비하고, 어드레스 방전을 일으키는 주사 전극과 돌출 유전체의 대향면에 형광체가 도포되지 아니하여 어드레스 방전 시에 형광체 열화 및 가시광선의 방출을 억제할 수 있는 다양한 형태의 플라즈마 디스플레이 패널에 적용 가능할 것이다. The above description of the plasma display panel according to the present invention is mainly described with respect to the surface discharge type AC plasma display panel, but includes a protruding dielectric extending from the address electrode to protrude into the discharge space, and the address discharge Since the phosphor is not applied to the opposite surface of the scanning electrode and the protruding dielectric, the plasma display panel may be applied to various types of plasma display panels capable of suppressing phosphor degradation and emission of visible light during address discharge.

본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 다음과 같은 효과를 얻을 수 있다. According to the plasma display panel according to the present invention, the following effects can be obtained.

먼저, 방전공간 내부가 단차를 갖도록 형성되고, 어드레스 방전을 일으키는 어드레스 전극과 주사 전극 사이에 형광체가 형성되지 아니하여, 어드레스 방전에 의한 형광체 열화의 발생을 방지하여 영구 잔상의 발생을 억제할 수 있다. First, the inside of the discharge space is formed to have a step, and no phosphor is formed between the address electrode and the scan electrode causing the address discharge, thereby preventing the occurrence of permanent deterioration by preventing the occurrence of phosphor degradation due to the address discharge. .

또한, 어드레스 방전을 일으키는 어드레스 전극과 주사 전극 사이에 형광체가 형성되지 아니하여, 어드레스 방전 시에 어드레스 전극과 주사 전극 사이의 방전에 의한 가시광의 발광을 줄일 수 있으므로, 암실 콘트라스트를 향상시킬 수 있다. Further, since no phosphor is formed between the address electrode and the scan electrode causing the address discharge, the light emission of the visible light due to the discharge between the address electrode and the scan electrode can be reduced during the address discharge, so that the darkroom contrast can be improved.

또한, 리셋 방전 시에도 어드레스 전극과 주사 전극 사이의 방전이 주가되므로, 리셋 방전 시의 어드레스 전극과 주사 전극 사이의 방전에 의한 가시광의 발광을 줄일 수 있으므로, 암실 콘트라스트를 향상시킬 수 있다.In addition, since the discharge between the address electrode and the scan electrode is mainly used during the reset discharge, the light emission of the visible light due to the discharge between the address electrode and the scan electrode during the reset discharge can be reduced, so that the darkroom contrast can be improved.

또한, 방전공간 내부에 형성되는 단차에 의하여 어드레스 전극과 주사 전극 사이의 방전 거리를 축소할 수 있어, 어드레스 전압을 추가로 높이지 아니하면서도 방전 공간을 크게 형성할 수 있다. 따라서, 주사 전극과 공통 전극 사이의 유지 방전 시에 형광체 열화를 줄일 수 있으므로, 그로 인한 영구 잔상의 발생을 억제할 수 있으며, 형광체 도포 면적 및 방전 공간을 증가시킴으로써 휘도 및 발광 효율을 향상시킬 수 있다. In addition, the discharge distance between the address electrode and the scan electrode can be reduced by the step formed in the discharge space, so that the discharge space can be large without further increasing the address voltage. Therefore, deterioration of the phosphor during the sustain discharge between the scan electrode and the common electrode can be reduced, so that the occurrence of permanent afterimage can be suppressed, and the luminance and the light emitting efficiency can be improved by increasing the phosphor coating area and the discharge space. .

또한, 상기 단차부에 의한 흑색 영역의 증가로 반사 휘도를 감소시킬 수 있으므로, 명실 콘트라스트를 향상시킬 수 있다. In addition, since the luminance of reflection can be reduced by increasing the black region by the stepped portion, bright room contrast can be improved.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, it is merely an example, and those skilled in the art may realize various modifications and equivalent other embodiments therefrom. I can understand. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 분해 사시도이다. 1 is an exploded perspective view showing the structure of a conventional three-electrode surface discharge type plasma display panel.

도 2는 본 발명의 바람직한 실시예로서, 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다. 2 is an exploded perspective view schematically showing a plasma display panel as a preferred embodiment of the present invention.

도 3은 도 2의 플라즈마 디스플레이 패널의 일 단면을 개략적으로 도시한 단면도이다. 3 is a cross-sectional view schematically illustrating a cross section of the plasma display panel of FIG. 2.

도 4는 도 2의 플라즈마 디스플레이 패널의 하판을 개략적으로 도시한 평면도이다. 4 is a plan view schematically illustrating a lower plate of the plasma display panel of FIG. 2.

도 5는 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널의 일 단면을 개략적으로 도시한 단면도이다. 5 is a cross-sectional view schematically showing one cross section of the plasma display panel according to another exemplary embodiment of the present invention.

도 6은 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다. 6 is an exploded perspective view schematically showing a plasma display panel as another preferred embodiment of the present invention.

도 7은 도 6의 플라즈마 디스플레이 패널의 일 단면을 개략적으로 도시한 단면도이다. FIG. 7 is a cross-sectional view schematically illustrating a cross section of the plasma display panel of FIG. 6.

도 8은 도 6의 플라즈마 디스플레이 패널의 하판을 개략적으로 도시한 평면도이다. 8 is a plan view schematically illustrating a lower plate of the plasma display panel of FIG. 6.

도 9는 본 발명의 바람직한 다른 실시예로서, 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다. 9 is an exploded perspective view schematically showing a plasma display panel as another preferred embodiment of the present invention.

도 10은 도 9의 플라즈마 디스플레이 패널의 일 단면을 개략적으로 도시한 단면도이다. FIG. 10 is a cross-sectional view schematically illustrating a cross section of the plasma display panel of FIG. 9.

도 11은 도 9의 플라즈마 디스플레이 패널의 하판을 개략적으로 도시한 평면도이다. FIG. 11 is a plan view schematically illustrating a bottom plate of the plasma display panel of FIG. 9.

도 12는 도 9의 플라즈마 디스플레이 패널의 어드레스 전극 배치를 개략적으로 도시한 평면도이다. 12 is a plan view schematically illustrating an address electrode arrangement of the plasma display panel of FIG. 9.

도 13은 본 발명의 바람직한 다른 실시예로서, 4 전극형 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다. FIG. 13 is an exploded perspective view schematically showing a four-electrode plasma display panel as another preferred embodiment of the present invention.

도 14는 도 13의 플라즈마 디스플레이 패널의 일 단면을 개략적으로 도시한 단면도이다. 14 is a cross-sectional view schematically illustrating a cross section of the plasma display panel of FIG. 13.

도 15는 도 13의 플라즈마 디스플레이 패널의 하판을 개략적으로 도시한 평면도이다. FIG. 15 is a plan view schematically illustrating a bottom plate of the plasma display panel of FIG. 13.

<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

101, 21, 41, 61: 배면기판, 102, 22, 42, 62: 어드레스 전극, 101, 21, 41, 61: back substrate, 102, 22, 42, 62: address electrode,

104, 24, 44, 64: 제1 유전체층, 25, 45, 65: 돌출 유전체, 104, 24, 44, 64: first dielectric layer, 25, 45, 65: protruding dielectric,

106, 26, 46, 66: 격벽, 27, 47, 67: 단차 격벽, 106, 26, 46, 66: bulkhead, 27, 47, 67: step bulkhead,

108, 28, 48, 68: 형광체층, 29, 49, 69: 방전 공간, 108, 28, 48, 68: phosphor layer, 29, 49, 69: discharge space,

111, 31, 51, 71: 전면기판, 112, 32, 52, 72: 유지 전극, 111, 31, 51, 71: front substrate, 112, 32, 52, 72: sustain electrode,

114, 34, 54, 74: 제2 유전체층, 115, 35, 55, 75: 보호층. 114, 34, 54, 74: second dielectric layer, 115, 35, 55, 75: protective layer.

Claims (10)

배면기판; Back substrate; 상기 배면기판 상에서 일 방향으로 연장되도록 배치되는 어드레스 전극들; Address electrodes arranged to extend in one direction on the rear substrate; 상기 어드레스 전극들을 덮는 제1 유전체층; A first dielectric layer covering the address electrodes; 상기 제1 유전체층 상에서 방전 공간을 구획하도록 형성되는 격벽들; Barrier ribs formed to partition a discharge space on the first dielectric layer; 상기 배면기판과 소정 간격 이격되어 상호 대향하도록 배치되는 전면기판; A front substrate spaced apart from the rear substrate by a predetermined distance to face each other; 상기 배면기판과 대향하는 상기 전면기판의 일면 상에서 상기 어드레스 전극들과 교차하도록 배치되는 유지 전극쌍들; Sustain electrode pairs arranged to intersect the address electrodes on one surface of the front substrate facing the back substrate; 상기 유지 전극쌍들을 덮고 있는 제2 유전체층; A second dielectric layer covering the sustain electrode pairs; 상기 제2 유전체층 상에 형성되는 보호층; A protective layer formed on the second dielectric layer; 상기 방전 공간 내부에 충전되는 방전가스; A discharge gas charged in the discharge space; 상기 어드레스 전극들과 접속되고, 상기 방전공간 내에서 상기 제1 유전체층으로부터 상기 전면 기판을 향해 소정의 높이로 돌출되는 돌출 유전체; 및 A protruding dielectric connected to the address electrodes and protruding at a predetermined height from the first dielectric layer toward the front substrate in the discharge space; And 적어도 제1 유전체 상에 형성되는 형광체층을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a phosphor layer formed on at least the first dielectric. 제1항에 있어서, The method of claim 1, 상기 격벽이 상기 어드레스 전극과 나란한 방향으로 스트라이프 형태로 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the barrier ribs are arranged in a stripe shape in a direction parallel to the address electrodes. 제2항에 있어서, The method of claim 2, 상기 돌출 유전체 위의 적어도 일부 영역에 형성되는 단차 격벽을 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a stepped barrier rib formed in at least a portion of the protruding dielectric. 제3항에 있어서, The method of claim 3, 상기 단차 격벽이 흑색으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the stepped partition wall is black. 제1항에 있어서, The method of claim 1, 상기 어드레스 전극의 일부가 상기 돌출 유전체 내에 매립되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a portion of the address electrode is embedded in the protruding dielectric. 제1항에 있어서, The method of claim 1, 상기 어드레스 전극이 상기 격벽 내부에 매립되어 상기 격벽을 따라 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the address electrode is buried in the barrier rib and formed along the barrier rib. 제6항에 있어서, The method of claim 6, 상기 어드레스 전극으로부터 연장되어 상기 돌출 유전체 내에 매립되어 있는 돌출 어드레스 전극을 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a protruding address electrode extending from the address electrode and embedded in the protruding dielectric. 제1항에 있어서, The method of claim 1, 상기 형광체층이, 상기 방전공간 내부의 상기 돌출 유전체의 적어도 일부와 상기 제1 유전체 영역 상에 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the phosphor layer is formed on at least a portion of the protruding dielectric in the discharge space and the first dielectric region. 제1항에 있어서, The method of claim 1, 상기 돌출 유전체가, 상기 전면기판을 향하는 면이 흑색을 띠도록 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the protruding dielectric is formed so that the surface facing the front substrate is black. 제1항에 있어서, The method of claim 1, 상기 유지 전극쌍들이, The sustain electrode pairs, 상기 방전 공간에서 상기 어드레스 전극과 어드레스 방전을 일으키는 주사 전극과, A scan electrode causing an address discharge with the address electrode in the discharge space; 상기 주사 전극으로부터 소정의 간격만큼 이격 배치되어 각각 상기 주사 전극과 유지 방전을 일으키는 제1 및 제2 공통 전극을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And first and second common electrodes spaced apart from the scan electrode at predetermined intervals to cause sustain discharge with the scan electrode, respectively.
KR1020040013899A 2004-03-02 2004-03-02 Plasma display panel KR100683668B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040013899A KR100683668B1 (en) 2004-03-02 2004-03-02 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040013899A KR100683668B1 (en) 2004-03-02 2004-03-02 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20050088535A true KR20050088535A (en) 2005-09-07
KR100683668B1 KR100683668B1 (en) 2007-02-15

Family

ID=37271181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040013899A KR100683668B1 (en) 2004-03-02 2004-03-02 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100683668B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217575B2 (en) 2009-10-12 2012-07-10 Samsung Sdi Co., Ltd. Plasma display panel
US8237362B2 (en) 2009-02-17 2012-08-07 Samsung Sdi Co., Ltd. Plasma display panel and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082444B1 (en) 2009-08-28 2011-11-11 삼성에스디아이 주식회사 Plasma display panel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08339766A (en) * 1995-06-09 1996-12-24 Fujitsu Ltd Plasma panel, manufacture thereof and image display device
KR100212540B1 (en) * 1996-08-21 1999-08-02 전주범 Electrode structure of pdp
KR100243249B1 (en) * 1997-07-15 2000-02-01 손욱 Plasma display device
KR19990070344A (en) * 1998-02-19 1999-09-15 구자홍 Plasma display
KR100523860B1 (en) * 1998-02-12 2005-12-28 엘지전자 주식회사 Plasma display
JP3645103B2 (en) * 1998-10-20 2005-05-11 富士通株式会社 Plasma display panel and manufacturing method thereof
JP2001110325A (en) * 1999-10-13 2001-04-20 Mitsubishi Electric Corp Gas discharge display panel and method for its production
JP2005011743A (en) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd Plasma display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237362B2 (en) 2009-02-17 2012-08-07 Samsung Sdi Co., Ltd. Plasma display panel and method of manufacturing the same
US8217575B2 (en) 2009-10-12 2012-07-10 Samsung Sdi Co., Ltd. Plasma display panel

Also Published As

Publication number Publication date
KR100683668B1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
US20050225244A1 (en) Plasma display panel
US7265492B2 (en) Plasma display panel with discharge cells having curved concave-shaped walls
KR100683668B1 (en) Plasma display panel
US20060202621A1 (en) Plasma display panel (PDP)
US20050029946A1 (en) Plasma display panel having igniter electrodes
KR20050036448A (en) Plasma display panel
KR100684852B1 (en) Plasma display panel
KR100637158B1 (en) Plasma display panel
KR20090096219A (en) Plasma display panel
KR100741767B1 (en) Plasma Display Panel
KR100542521B1 (en) Plasma display panel
KR100615176B1 (en) Plasma display panel having improved arranging structure of pixel
KR100637160B1 (en) Plasma display panel
KR100647601B1 (en) Plasma display panel
KR100717786B1 (en) Plasma display panel
KR100730203B1 (en) Plasma display panel
KR100705803B1 (en) Plasma Display Panel
KR100581920B1 (en) Plasma display panel
KR20050024681A (en) Plasma display panel
KR100747319B1 (en) Plasma Display Panel
KR100322085B1 (en) Plasma display panel
KR100741088B1 (en) Plasma display panel
KR100581908B1 (en) Plasma display panel
KR20060062484A (en) Plasma display panel
KR20060101918A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee