KR20050078467A

KR20050078467A - Liquid crystal display and substrate for the same

Info

Publication number: KR20050078467A
Application number: KR1020040006578A
Authority: KR
Inventors: 정미혜
Original assignee: 삼성전자주식회사
Priority date: 2004-02-02
Filing date: 2004-02-02
Publication date: 2005-08-05

Abstract

본 발명의 실시예에 따른 액정 표시 장치는 내면과 외면을 가지는 제1 절연 기판, 제1 절연 기판의 내면에 형성되어 있는 블랙 매트릭스, 제1 절연 기판의 내면에 형성되어 있으며 도메인 분할 수단을 가지는 공통 전극, 공통 전극 위에 형성되어 있는 제1 배향막, 내면과 외면을 가지며 제1 절연 기판의 내면과 내면이 마주보도록 배치되어 있는 제2 절연 기판, 제2 절연 기판의 내면에 형성되어 있으며 제2 도메인 분할 수단을 가지는 화소 전극, 제2 절연 기판의 내면에 형성되어 있으며 화소 전극에 인가되는 신호 전압을 온 오프하는 박막 트랜지스터, 화소 전극 위에 형성되어 있는 제2 배향막, 제1 배향막과 상기 제2 배향막 사이에 충진되어 있는 액정을 포함하고, 도메인 분할 수단은 화소 전극을 복수의 소도메인으로 분할하고, 블랙 매트릭스와 대응하는 영역에 위치하는 제1 배향막과 제2 배향막 중 적어도 하나는 소도메인의 장변과 소정의 각도를 이루는 방향으로 러빙되어 있다.The liquid crystal display according to the exemplary embodiment of the present invention has a first insulating substrate having an inner surface and an outer surface, a black matrix formed on an inner surface of the first insulating substrate, and a common structure having domain division means formed on an inner surface of the first insulating substrate. An electrode, a first alignment layer formed on the common electrode, a second insulating substrate having an inner surface and an outer surface and disposed to face the inner surface and the inner surface of the first insulating substrate, the second insulating substrate being formed on the inner surface of the second insulating substrate; A pixel electrode having a means, a thin film transistor formed on the inner surface of the second insulating substrate and turning on and off a signal voltage applied to the pixel electrode, a second alignment film formed on the pixel electrode, between the first alignment film and the second alignment film And a domain dividing means divides the pixel electrode into a plurality of small domains, and corresponds to the black matrix. At least one of the first alignment layer and second alignment layer which is located in the area is rubbed in a direction forming a predetermined angle with the long side of the predetermined domain.

Description

Liquid crystal display and substrate for use same

본 발명은 액정 표시 장치에 관한 것으로서, 특히 수직 배향 모드 액정 표시 장치에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly, to a vertical alignment mode liquid crystal display device.

액정 표시 장치는 일반적으로 공통 전극과 색 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

그런데 액정 표시 장치는 시야각 및 측면 시인성이 나쁜 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있다. 즉, 보상필름 적용, IPS(In Plane Switching), MVA(Multi-Domain Vertically Alignment) 등과 같은 광 시야각화 기술로 큰 진전이 이루어졌다. However, it is an important disadvantage that the liquid crystal display device has a bad viewing angle and side visibility. In order to overcome this disadvantage, various methods for widening the viewing angle have been developed. In other words, significant advances have been made with optical viewing angle technologies such as compensation film application, IPS (In Plane Switching), and Multi-Domain Vertically Alignment (MVA).

한편, 액정 표시 장치는, 정지 화상의 표시뿐만 아니라, 동화상의 표시에도 이용된다. 그러나, 동화상 표시에 있어서는, 잔상이 현저히 나타나 움직임이 있는 영상이 꼬리를 빼는 것 같이 보이는 문제가 있다. 이 잔상의 문제는, 일반적으로 사용되고 있는 액정이 고분자 물질로써 전계의 변화에 빠르게 응답하지 못하고 어느 정도의 시간을 두고 액정 분자의 배열이 안정된 상태가 되기 때문이다. 또, 액정의 점성, 탄성력이 응답시간과 밀접한 관계가 있다. 이러한 응답시간의 지연은 화면에 잔상을 남기어 화면 끌림 현상이 나타난다는 문제점이 있다. On the other hand, the liquid crystal display device is used not only for displaying a still image but also for displaying a moving image. In moving image display, however, there is a problem in which afterimages appear remarkably and the moving image appears to pull out a tail. This afterimage problem is because liquid crystals which are generally used are polymer materials that do not respond quickly to changes in the electric field, and the arrangement of liquid crystal molecules becomes stable for a certain time. In addition, the viscosity and elastic force of the liquid crystal have a close relationship with the response time. This delay in response time has a problem in that a screen drag phenomenon occurs by leaving an afterimage on the screen.

본 발명이 이루고자 하는 기술적 과제는 응답 속도가 향상된 액정 표시 장치를 제공하는 것이다.An object of the present invention is to provide a liquid crystal display device having improved response speed.

이러한 과제를 달성하기 위해 본 발명에서는 다음과 같은 액정 표시 장치를 마련한다.In order to achieve this problem, the present invention provides the following liquid crystal display device.

보다 상세하게는 내면과 외면을 가지는 제1 절연 기판, 제1 절연 기판의 내면에 형성되어 있는 블랙 매트릭스, 제1 절연 기판의 내면에 형성되어 있으며 도메인 분할 수단을 가지는 공통 전극, 공통 전극 위에 형성되어 있는 제1 배향막, 내면과 외면을 가지며 제1 절연 기판의 내면과 내면이 마주보도록 배치되어 있는 제2 절연 기판, 제2 절연 기판의 내면에 형성되어 있으며 제2 도메인 분할 수단을 가지는 화소 전극, 제2 절연 기판의 내면에 형성되어 있으며 화소 전극에 인가되는 신호 전압을 온 오프하는 박막 트랜지스터, 화소 전극 위에 형성되어 있는 제2 배향막, 제1 배향막과 상기 제2 배향막 사이에 충진되어 있는 액정을 포함하고, 도메인 분할 수단은 화소 전극을 복수의 소도메인으로 분할하고, 블랙 매트릭스와 대응하는 영역의 제1 배향막과 제2 배향막 중 적어도 하나는 소도메인의 장변과 소정의 각도를 이루는 방향으로 프리틸트가 형성되어 있는 액정 표시 장치를 마련한다.More specifically, the first insulating substrate having an inner surface and an outer surface, a black matrix formed on the inner surface of the first insulating substrate, a common electrode formed on the inner surface of the first insulating substrate, and having a domain dividing means, are formed on the common electrode. A first alignment layer having an inner surface and an outer surface, the second insulating substrate having an inner surface and an inner surface of the first insulating substrate facing each other, a pixel electrode formed on an inner surface of the second insulating substrate and having a second domain dividing means; A thin film transistor formed on an inner surface of the insulating substrate and turning on and off a signal voltage applied to the pixel electrode, a second alignment layer formed on the pixel electrode, and a liquid crystal filled between the first alignment layer and the second alignment layer; The domain dividing means divides the pixel electrode into a plurality of small domains, and the first alignment layer and the second in the region corresponding to the black matrix. At least one of the alignment layers provides a liquid crystal display in which pretilt is formed in a direction forming a predetermined angle with a long side of the small domain.

여기서 프리틸트는 소도메인의 장변에 대하여 수직 방향으로 러빙되어 이루어지는 것이 바람직하다.Here, the pretilt is preferably formed by rubbing in a direction perpendicular to the long side of the small domain.

또한 박막 트랜지스터는 제2 절연 기판 위에 형성되며 게이트 전극을 가지는 게이트선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층과 일부분이 중첩하는 소스 전극, 소스 전극과 연결되며 게이트선과 교차하는 부분 및 굽은 부분을 가지는 데이터선, 게이트 전극을 중심으로 소스 전극과 대향하며 반도체층과 일부분이 중첩하는 드레인 전극, 게이트 절연막 위에 형성되어 있으며 반도체층을 덮는 보호막, 보호막 위에 형성되며 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하는 것이 바람직하다.The thin film transistor is formed on a second insulating substrate and has a gate line having a gate electrode, a gate insulating film formed on the gate line, a semiconductor layer formed on the gate insulating film, a source electrode partially overlapping the semiconductor layer, and a connection with the source electrode. A data line having a portion intersecting the gate line and a bent portion, a drain electrode facing the source electrode centering on the gate electrode and overlapping a portion of the semiconductor layer, formed on the gate insulating layer, and formed on the passivation layer and the protective layer covering the semiconductor layer. It is preferable to include a pixel electrode electrically connected to the drain electrode.

또한 데이터선 및 드레인 전극과 반도체층 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 것이 바람직하다.It is also preferable to further include an ohmic contact layer formed between the data line and the drain electrode and the semiconductor layer.

또한 제2 절연 기판 위에 게이트선과 나란한 유지 전극선과 유지 전극선의 가지 형태로 뻗어 있는 유지 전극을 더 포함하는 것이 바람직하다.In addition, it is preferable to further include a sustain electrode extending in the form of a branch of the sustain electrode line and the sustain electrode line parallel to the gate line on the second insulating substrate.

또한 유지 전극은 화소 영역 내에 형성되고, 데이터선의 굽은 부분과 나란하게 형성되어 있는 것이 바람직하다.In addition, it is preferable that the sustain electrode is formed in the pixel region and formed parallel to the curved portion of the data line.

또한 데이터선의 굽은 부분은 게이트선에 대해서 45도를 이루는 부분과 게이트선에 대해서 -45도를 이루는 부분으로 이루어지는 것이 바람직하다.In addition, the curved portion of the data line preferably includes a portion that forms a 45 degree angle with respect to the gate line and a portion which forms a -45 degree angle with respect to the gate line.

또한 화소 전극은 데이터선을 따라 굽은 부분을 가지는 것이 바람직하다.In addition, the pixel electrode preferably has a bent portion along the data line.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 본 발명의 한 실시예에 따른 공통 전극 표시판의 배치도이고, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 도 3의 IV-IV’선 및 IV'-IV"선을 따라 잘라 도시한 단면도로서, 블랙 모드의 액정의 배열을 나타낸 도면이고, 도 5는 도 3의 IV-IV’선 및 IV'-IV"선을 따라 잘라 도시한 단면도로서, 하이트 모드의 액정의 배열을 나타낸 도면이다.1 is a layout view of a thin film transistor array panel according to an embodiment of the present invention, FIG. 2 is a layout view of a common electrode display panel according to an embodiment of the present invention, and FIG. 3 is a liquid crystal display device according to an embodiment of the present invention. 4 is a cross-sectional view taken along lines IV-IV 'and IV'-IV "of FIG. 3, showing the arrangement of liquid crystals in black mode, and FIG. 5 is IV-IV of FIG. A cross-sectional view taken along a line 'IV' and 'IV'-IV', illustrating an arrangement of liquid crystals in the height mode.

본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 공통 전극 표시판(200) 및 이들 두 표시판(100, 200) 사이에 주입되어 있고 그에 포함되어 있는 액정 분자의 장축이 이들 표시판(100, 200)에 대하여 수직으로 배향되어 있는 액정(3)으로 이루어진다.In an exemplary embodiment of the present invention, a liquid crystal display device includes a thin film transistor array panel 100, a common electrode panel 200 facing each other, and a long axis of liquid crystal molecules included between the two display panels 100 and 200. The liquid crystals 3 are vertically aligned with respect to these display panels 100 and 200.

그러면 도 1, 도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판(100)에 대해서 설명한다. Next, the thin film transistor array panel 100 according to the exemplary embodiment of the present invention will be described with reference to FIGS. 1, 3, and 4.

박막 트랜지스터 표시판(100)은 투명한 절연 기판(110) 위에 일 방향으로 긴 게이트선(121)이 형성되어 있다.In the thin film transistor array panel 100, a gate line 121 extending in one direction is formed on the transparent insulating substrate 110.

게이트선(121)의 일부분 또는 분지형으로 연결된 부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. A portion of the gate line 121 or a branched portion is used as the gate electrode 124 of the thin film transistor.

그리고 화소의 유지 용량을 증가시키기 위해서 게이트선(121)과 나란하게 뻗어 있는 유지 전극선(131)과 유지 전극(133a, 133b)이 형성되어 있다. 유지 전극선(131)은 게이트선(121)과 나란하고 유지 전극(133a, 133b)은 유지 전극선(131)에 대하여 45°를 이루는 방향으로 뻗어나가다가 90° 꺾여서 소정 길이만큼 뻗어 있다. 이때 화소의 개구율 감소를 최소화하기 위해서 유지 전극선(131)은 드레인 전극(175)과 중첩되도록 형성할 수 있다. In order to increase the storage capacitance of the pixel, the storage electrode line 131 and the storage electrodes 133a and 133b extending in parallel with the gate line 121 are formed. The storage electrode line 131 is parallel to the gate line 121, and the storage electrodes 133a and 133b extend in a 45 ° direction with respect to the storage electrode line 131, and are extended by a predetermined length by 90 °. In this case, the storage electrode line 131 may be formed to overlap the drain electrode 175 in order to minimize the reduction of the aperture ratio of the pixel.

게이트선(121), 유지 전극선(131) 및 유지 전극(133a, 133b)은 크롬, 몰리브덴, 텅스텐, 티타늄, 알루미늄 또는 이들의 합금 등을 단층 또는 복수층으로 형성할 수 있다. The gate line 121, the storage electrode line 131, and the storage electrodes 133a and 133b may be formed of a single layer or a plurality of layers of chromium, molybdenum, tungsten, titanium, aluminum, or an alloy thereof.

게이트선(121), 유지 전극선(131) 및 유지 전극(133a, 133b) 위에는 질화 규소 또는 산화 규소 등으로 이루어진 게이트 절연막(140)이 형성되어 있다. A gate insulating layer 140 made of silicon nitride, silicon oxide, or the like is formed on the gate line 121, the storage electrode line 131, and the storage electrodes 133a and 133b.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 반도체층(151)이 형성되어 있다. 반도체층(151)은 후술하는 데이터선(171) 아래에 데이터선(171)을 따라 뻗어 선형으로 이루어져 있으며, 반도체층(151)의 일부분이 돌출된 형태(154)로 후술하는 드레인 전극(175)의 아래에까지 확대 형성되어 있다. A semiconductor layer 151 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si) or the like is formed on the gate insulating layer 140. The semiconductor layer 151 extends along the data line 171 below the data line 171, which will be described later, and has a linear shape, and the drain electrode 175, which will be described later, in a form 154 in which a portion of the semiconductor layer 151 protrudes. It is formed to extend underneath.

여기서 반도체층(151)은 데이터선(171) 폭보다 넓게 형성되어 있다. 반도체층(151)의 폭은 유지 전극(133a, 133b)과 중첩하도록 형성할 수도 있다. 그러면 데이터선 주위의 빛샘을 안전하게 방지할 수 있다. The semiconductor layer 151 is formed wider than the width of the data line 171. The width of the semiconductor layer 151 may be formed to overlap the sustain electrodes 133a and 133b. This can safely prevent light leakage around the data line.

앞서 설명한 바와 같이, 반도체층을 데이터선 폭보다 넓게 형성하면 데이터선 주위에서 누설되는 빛을 차단할 수 있다. 이때 데이터선에 의해 가려지지 않는 반도체층이 빛에 노출되어 빛으로 인해 발생되는 과잉 캐리어로 인한 기생 용량이 증가하여 물흐름(water fall) 현상이 발생할 수 있으나, 본 발명에서는 유지 전극(133a, 133b)이 빛을 완전히 차단하기 때문에 물흐름 현상이 발생하지 않는다. As described above, when the semiconductor layer is formed wider than the data line width, light leaking around the data line can be blocked. At this time, the semiconductor layer, which is not covered by the data line, is exposed to light, so that parasitic capacitance due to excess carriers generated by light may increase, thereby causing a water fall. In the present invention, sustain electrodes 133a and 133b may occur. ) Completely blocks the light, so no water flow occurs.

그리고 반도체층(151)의 상부에는 불순물로 도핑되어 있는 비정질 규소 또는 실리사이드를 포함하는 저항성 접촉층(161, 165)이 형성되어 있다. 저항성 접촉층(161, 165)은 반도체층(151)과 함께 데이터선(171)을 따라 뻗어 있는 선형부(161)와 게이트 전극(124)을 중심으로 선형부(161)의 일부와 마주하는 섬형부(165)로 이루어진다. 섬형부(165)는 선형부(161)로부터 일정거리 떨어져 형성되어 있으며, 이들은 반도체층(151)의 소정 영역을 제외하고 반도체층(151)과 동일한 평면 패턴을 가진다. 반도체층(151)의 소정 영역은 박막 트랜지스터의 채널을 형성하는 채널부이다. In addition, ohmic contacts 161 and 165 including amorphous silicon or silicide doped with impurities are formed on the semiconductor layer 151. The ohmic contacts 161 and 165 are islands facing the portion of the linear portion 161 around the linear portion 161 and the gate electrode 124 extending along the data line 171 together with the semiconductor layer 151. It consists of a mold 165. The island portion 165 is formed at a predetermined distance away from the linear portion 161, and they have the same planar pattern as the semiconductor layer 151 except for a predetermined region of the semiconductor layer 151. The predetermined region of the semiconductor layer 151 is a channel portion that forms a channel of the thin film transistor.

게이트 절연막(140) 및 저항성 접촉층(161) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)은 반도체층(151)의 선형부 위에 형성되며 반도체층의 선형부(151) 폭보다 좁은 폭을 가진다. 그리고 데이터선(171)은 분지형으로 형성되며 반도체층(154)과 중첩하는 소스 전극(173)을 가진다. 여기서 데이터선(171)은 화소의 길이를 주기로 하여 반복적으로 굽은 부분과 세로로 뻗은 부분이 나타나도록 형성되어 있다. A data line 171 is formed on the gate insulating layer 140 and the ohmic contact layer 161 to cross the gate line 121 to define a pixel area. The data line 171 is formed on the linear portion of the semiconductor layer 151 and has a width narrower than the width of the linear portion 151 of the semiconductor layer. The data line 171 is branched and has a source electrode 173 overlapping the semiconductor layer 154. In this case, the data line 171 is formed such that a repeatedly curved portion and a vertically extending portion appear with a length of the pixel.

이때, 데이터선(171)의 굽은 부분은 두 개의 직선 부분으로 이루어지며, 이들 두 개의 직선 부분 중 하나는 게이트선(121)에 대하여 45°를 이루고, 다른 한 부분은 게이트선(121)에 대하여 -45°를 이룬다. 데이터선(171)의 세로로 뻗은 부분에는 소스 전극(173)이 연결되어 있고, 이 부분이 게이트선(121) 및 유지 전극선(131)과 교차한다. 따라서 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소 영역은 꺾인 띠 모양으로 형성되어 있다. In this case, the curved portion of the data line 171 is composed of two straight portions, one of the two straight portions forms 45 ° with respect to the gate line 121, and the other portion with respect to the gate line 121. Achieve -45 °. The source electrode 173 is connected to a vertically extending portion of the data line 171, and the portion crosses the gate line 121 and the storage electrode line 131. Therefore, the pixel region formed by the intersection of the gate line 121 and the data line 171 is formed in a band shape.

저항성 접촉층(165) 위에는 게이트 전극(124)을 중심으로 소스 전극(173)과 일정거리 떨어져 대향하고 있으며 반도체층(154)과 일부분이 중첩하는 드레인 전극(175)이 형성되어 있다. 이때 데이터선(171)은 저항성 접촉층의 선형부(161)와 접하고 드레인 전극(175)은 섬형부(165)와 접한다. The drain electrode 175 is formed on the ohmic contact layer 165 to face the gate electrode 124 at a predetermined distance from the source electrode 173 and overlaps a portion of the semiconductor layer 154. In this case, the data line 171 is in contact with the linear portion 161 of the ohmic contact layer and the drain electrode 175 is in contact with the island portion 165.

여기서 데이터선(171)은 화소 전극(190)과 연결되는 부분이 유지 전극선(131)과 중첩하고 있다. 유지 전극선(131)에는 일정한 전압이 인가되어 유지 전극선(131) 및 유지 전극(133a, 133b)과 드레인 전극(175) 사이에 유지 축전기를 형성한다. In the data line 171, a portion of the data line 171 connected to the pixel electrode 190 overlaps the storage electrode line 131. A constant voltage is applied to the storage electrode line 131 to form a storage capacitor between the storage electrode line 131, the storage electrodes 133a and 133b, and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)과 노출된 반도체층(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.On the data line 171, the drain electrode 175, and the exposed portion of the semiconductor layer 151, an organic material having excellent planarization characteristics and photosensitivity, plasma enhanced chemical vapor deposition (PECVD) A passivation layer 180 made of a low dielectric constant insulating material such as a-Si: C: O, a-Si: O: F, or silicon nitride, which is an inorganic material, is formed.

보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있다.The passivation layer 180 is provided with a plurality of contact holes 182 and 185 exposing the end portion 179 and the drain electrode 175 of the data line 171, respectively.

보호막(180) 위에는 접촉 구멍(185)을 통해 드레인 전극(175)과 연결되어 있으며 화소 영역의 모양을 따라 꺾인 띠 모양으로 화소 전극(190)이 형성되어 있다. 이때, 화소 전극(190)은 데이터선(171)과의 커플링 현상을 방지하기 위해서 가장자리가 데이터선(171)으로부터 일정거리 떨어져 형성되어 있다. 도 1에서는 유지 전극(133a, 133b)으로부터도 일정거리 떨어져 형성되어 있으나, 유지 전극(133a, 133b)과 중첩하여 형성(도시하지 않음)할 수 있다.The pixel electrode 190 is formed on the passivation layer 180 through a contact hole 185 to be connected to the drain electrode 175 and has a band shape that is bent along the shape of the pixel area. In this case, the edge of the pixel electrode 190 is formed to be separated from the data line 171 by a predetermined distance in order to prevent a coupling phenomenon with the data line 171. In FIG. 1, the electrodes are formed at a predetermined distance from the sustain electrodes 133a and 133b, but they may overlap (not shown) the sustain electrodes 133a and 133b.

또한, 보호막(180) 위에는 접촉 구멍(182)을 통해 데이터선(171)의 한쪽 끝부분과 연결되어 있는 접촉 보조 부재(82)가 형성되어 있다. 게이트선(121)의 끝부분도 데이터선(171)의 끝부분과 같이 구동 회로와 연결하기 위한 구조를 가지는 경우에는 보호막(180)의 상부에 게이트용 접촉 보조 부재를 형성할 수 있다.In addition, a contact auxiliary member 82 connected to one end of the data line 171 through the contact hole 182 is formed on the passivation layer 180. When the end portion of the gate line 121 also has a structure for connecting to the driving circuit like the end portion of the data line 171, the gate contact auxiliary member may be formed on the passivation layer 180.

그러나 게이트 구동 회로는 기판(110) 위에 박막 트랜지스터와 함께 형성될 수 있으며, 이때는 게이트선(121)과 박막 트랜지스터가 직접 연결되기 때문에 접촉 보조 부재 등이 필요하지 않는다. 접촉 보조 부재는 외부 회로 장치와의 접착성을 보완하고 끝부분을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. However, the gate driving circuit may be formed together with the thin film transistor on the substrate 110. In this case, since the gate line 121 and the thin film transistor are directly connected, a contact auxiliary member is not required. The contact assistant member is not essential to serve to complement the adhesion with the external circuit device and to protect the ends, and their application is optional.

마지막으로 화소 전극(190), 접촉 보조 부재(82) 및 보호막(180) 위에는 폴리이미드(polyimide), 폴리아미드(polyamide) 등의 고분자 물질로 이루어진 하부 배향막(11)이 형성되어 있다. 이때 하부 배향막(11)은 공통 전극 표시판(200)의 블랙 매트릭스(220)와 대응하는 부분이 러빙되어 있다(도1 및 도4의 "P" 참조). 이때, 러빙 방향은 공통 전극 표시판(200)의 도메인 분할 수단에 의해 복수개로 분할된 화소 전극의 소도메인의 장변과 수직한 방향으로 형성하는 것이 바람직하다. 이에 따라 액정층(3)의 액정 분자는 블랙 매트릭스(220)와 대응하는 부분에서 배향막(11)의 러빙 방향(소도메인의 장변과 수직한 방향)을 따라 프리틸트를 가지도록 배향된다. 이러한 프리틸트는 액정층(3)에 전계가 인가될 때 액정 분자가 2단계 동작을 거치지 않고 1단계 동작만으로 소도메인의 장변과 수직한 방향으로 배열되도록 한다. 따라서 액정 분자가 전계의 변화에 대해 빠르게 동작을 완료하여 응답 시간을 향상시킬 수 있게 된다. Finally, a lower alignment layer 11 made of a polymer material such as polyimide or polyamide is formed on the pixel electrode 190, the contact assistant 82, and the passivation layer 180. In this case, the portion of the lower alignment layer 11 corresponding to the black matrix 220 of the common electrode display panel 200 is rubbed (see "P" in FIGS. 1 and 4). In this case, the rubbing direction is preferably formed in a direction perpendicular to the long sides of the small domains of the pixel electrodes divided into a plurality of regions by the domain dividing means of the common electrode display panel 200. Accordingly, the liquid crystal molecules of the liquid crystal layer 3 are aligned to have a pretilt along the rubbing direction (direction perpendicular to the long side of the small domain) of the alignment layer 11 at a portion corresponding to the black matrix 220. This pretilt is such that when an electric field is applied to the liquid crystal layer 3, the liquid crystal molecules are arranged in a direction perpendicular to the long side of the small domain by only one step operation without performing a two step operation. Therefore, the liquid crystal molecules can quickly complete the operation of the electric field change, thereby improving the response time.

여기서 러빙은 러빙롤을 사용하는 물질적 러빙 방법도 사용할 수 있으나 광마스크를 이용한 자외선 배향법으로 행하는 것이 바람직하다. 즉, 광마스크로 배향이 불필요한 부분을 가리고 자외선을 조사하여 배향하는 방법이 바람직하다.Here, the rubbing may be a material rubbing method using a rubbing roll, but is preferably performed by an ultraviolet alignment method using a photomask. That is, the method of covering the part which unnecessary an orientation with a photomask and irradiating an ultraviolet-ray is preferable.

그러면, 도 2 내지 도 4를 참조하여 공통 전극 표시판(200)에 대해서 설명한다. Next, the common electrode display panel 200 will be described with reference to FIGS. 2 to 4.

공통 전극 표시판(200)은 유리 등의 투명한 절연 물질로 이루어진 절연 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 색필터(230R, 230G, 230B)가 형성되어 있고, 색필터(230R, 230G, 230B) 위에는 유기 물질로 이루어진 오버코트막(250)이 형성되어 있다. 오버코트막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며 도메인 분할 수단(271)을 가지는 공통 전극(270)이 형성되어 있다. 여기서 도메인 분할 수단(271)은 절개 패턴 또는 돌기로 형성할 수 있으며, 본 발명의 실시예에서는 절개 패턴으로 나타낸다. The common electrode display panel 200 has a black matrix 220 and color filters 230R, 230G, and 230B formed on the bottom surface of the insulating substrate 210 made of a transparent insulating material such as glass to prevent light leakage. An overcoat film 250 made of an organic material is formed on the filters 230R, 230G, and 230B. On the overcoat layer 250, a common electrode 270 made of a transparent conductive material such as ITO or IZO and having domain dividing means 271 is formed. Here, the domain dividing means 271 may be formed as a cutout pattern or a protrusion, and is shown as a cutout pattern in the embodiment of the present invention.

여기서 블랙 매트릭스(220)는 데이터선(171)의 굽은 부분에 대응하는 선형 부분과 데이터선(171)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 부분을 포함한다. 색필터(230R, 230G, 230B)는 블랙 매트릭스(220)에 의하여 구획되는 화소 열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다. The black matrix 220 may include a linear portion corresponding to the curved portion of the data line 171, a vertically extending portion of the data line 171, and a portion corresponding to the thin film transistor portion. The color filters 230R, 230G, and 230B are vertically elongated along the pixel columns partitioned by the black matrix 220 and are periodically bent along the shape of the pixels.

공통 전극(270)의 도메인 분할 수단(271) 역시 구부러져 있어서 굽은 화소 영역을 좌우로 양분하는 모양으로 형성되어 있다. 그리고 공통 전극(270) 위에는 폴리이미드(polyimide), 폴리아미드(polyamide) 등의 고분자 물질로 이루어진 상부 배향막(21)이 형성되어 있다. 이때 상부 배향막(21)은 하부 배향막(11)과 마찬가지로 공통 전극 표시판(200)의 블랙 매트릭스(220)와 대응하는 부분이 러빙되어 있다(도4의 "P" 참조). 이때, 러빙 방향은 공통 전극 표시판(200)의 도메인 분할 수단에 의해 복수개로 분할된 화소 전극의 소도메인의 장변과 수직한 방향으로 형성하는 것이 바람직하다. 이에 따라 액정층(3)의 액정 분자는 블랙 매트릭스(220)와 대응하는 부분에서 배향막(21)의 러빙 방향(소도메인의 장변과 수직한 방향)을 따라 프리틸트를 가지도록 배향된다. 이러한 프리틸트는 액정층(3)에 전계가 인가될 때 액정 분자가 2단계 동작을 거치지 않고 1단계 동작만으로 소도메인의 장변과 수직한 방향으로 배열되도록 한다. 따라서 액정 분자가 전계의 변화에 대해 빠르게 동작을 완료하여 응답 시간을 향상시킬 수 있게 된다. The domain dividing means 271 of the common electrode 270 is also bent so as to divide the curved pixel region from side to side. The upper alignment layer 21 made of a polymer material such as polyimide or polyamide is formed on the common electrode 270. At this time, similar to the lower alignment layer 11, the upper alignment layer 21 is rubbed with a portion corresponding to the black matrix 220 of the common electrode display panel 200 (see “P” in FIG. 4). In this case, the rubbing direction is preferably formed in a direction perpendicular to the long sides of the small domains of the pixel electrodes divided into a plurality of regions by the domain dividing means of the common electrode display panel 200. Accordingly, the liquid crystal molecules of the liquid crystal layer 3 are aligned to have a pretilt along the rubbing direction (direction perpendicular to the long side of the small domain) of the alignment layer 21 at a portion corresponding to the black matrix 220. This pretilt is such that when an electric field is applied to the liquid crystal layer 3, the liquid crystal molecules are arranged in a direction perpendicular to the long side of the small domain by only one step operation without performing a two step operation. Therefore, the liquid crystal molecules can quickly complete the operation of the electric field change, thereby improving the response time.

이상과 같은 구조의 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 결합하고 그 사이에 액정(3)을 주입하면 본 발명의 실시예에 따른 액정 표시 장치가 이루어진다(도 3 내지 도 5 참조). 이때 화소 전극(190)이 색필터(230R, 230G, 230B)와 정확하게 중첩되도록 정렬한다. 또한, 상부 및 하부 배향막(21, 11)의 영역 중 러빙 처리된 영역과 공통 전극 표시판(200)의 블랙 매트릭스(220)와 정확하게 대응되도록 정렬한다.When the thin film transistor array panel 100 and the common electrode panel 200 having the above structure are combined and the liquid crystal 3 is injected therebetween, a liquid crystal display device according to an exemplary embodiment of the present invention is formed (see FIGS. 3 to 5). ). At this time, the pixel electrode 190 is aligned to exactly overlap the color filters 230R, 230G, and 230B. In addition, alignment is performed so that the rubbed regions of the upper and lower alignment layers 21 and 11 correspond to the black matrix 220 of the common electrode display panel 200.

그러면 도 4에 도시한 바와 같이, 구동 전압이 인가되지 않은 오프 상태인 블랙 모드에서 블랙 매트릭스(220)와 대응하는 부분(P)에 위치하는 액정(3)의 장축은 "P"처럼 상부 및 하부 배향막(21, 11)의 러빙 방향으로 제1 및 제2 절연 기판의 수평면과 소정의 각도 즉, 프리틸트를 가지고 배향되어 있으며, 그 이외 영역에 위치하는 액정(3)은 제1 및 제2 절연 기판의 수평면과 수직이 되도록 배향되어 있다.Then, as shown in FIG. 4, the long axes of the liquid crystals 3 positioned in the portion P corresponding to the black matrix 220 in the off-black mode in which the driving voltage is not applied are upper and lower, as shown in “P”. In the rubbing direction of the alignment layers 21 and 11, the liquid crystals 3 are aligned with the horizontal planes of the first and second insulating substrates at a predetermined angle, that is, pretilt, and the liquid crystals 3 positioned in other regions of the alignment layers 21 and 11 are first and second insulating layers. It is oriented so as to be perpendicular to the horizontal plane of the substrate.

이에 따라, 도4에 도시한 액정 표시 장치에 구동 전압이 인가하여 화이트 모드로 전환하게 되면, 화소 전극(190)과 공통 전극(270) 사이에 형성된 전계(E)의 방향과 액정(3)의 장축이 수직이 되도록 액정(3)이 배향된다. 이때, 전계(E)로부터 멀리 떨어져 있는 액정(3) 또한 액정 표시 장치에 구동 전압을 인가하기 전에 전계 방향으로 프리틸트(도 4의 "P" 참조)를 가지고 있어 전계의 방향과 수직이 되도록 빠르게 액정(3)을 배향하게 되어 응답시간을 향상시킨다.Accordingly, when the driving voltage is applied to the liquid crystal display shown in FIG. 4 to switch to the white mode, the direction of the electric field E formed between the pixel electrode 190 and the common electrode 270 and the liquid crystal 3 are separated. The liquid crystal 3 is aligned so that the major axis is vertical. At this time, the liquid crystal 3 far from the electric field E also has a pretilt (see “P” in FIG. 4) in the electric field direction before the driving voltage is applied to the liquid crystal display device, so that the liquid crystal 3 is quickly perpendicular to the direction of the electric field. Orientation of the liquid crystal 3 improves the response time.

또한 화소 영역은 도메인 분할 수단(271)에 의하여 복수의 도메인으로 분할된다. 이 때, 화소 영역은 도메인 분할 수단(271)에 의하여 좌우로 양분되나, 화소의 꺾인 부분을 중심으로 하여 상하에서 액정의 배향 방향이 서로 달라서 4개의 도메인으로 분할된다.In addition, the pixel region is divided into a plurality of domains by the domain dividing means 271. At this time, the pixel region is divided into left and right sides by the domain dividing means 271, but is divided into four domains in which the alignment directions of the liquid crystals are different from each other up and down around the bent portion of the pixel.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이 본 발명에 따르면 액정 표시 장치의 액정을 전계의 변화에 빠르게 반응하게 하여 응답 속도를 향상시킬 수 있다.As described above, according to the present invention, the response speed can be improved by allowing the liquid crystal of the liquid crystal display device to react quickly to the change of the electric field.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 1 is a layout view of a thin film transistor array panel according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 공통 전극 표시판의 배치도이고,2 is a layout view of a common electrode panel according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 3 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention;

도 4는 도 3의 IV-IV’선 및 IV'-IV"선을 따라 잘라 도시한 단면도로서, 블랙 모드의 액정의 배열을 나타낸 도면이고,4 is a cross-sectional view taken along lines IV-IV ′ and IV′-IV ″ of FIG. 3, illustrating an arrangement of liquid crystals in a black mode.

도 5는 도 3의 IV-IV’선 및 IV'-IV"선을 따라 잘라 도시한 단면도로서, 하이트 모드의 액정의 배열을 나타낸 도면이다. FIG. 5 is a cross-sectional view taken along lines IV-IV 'and IV'-IV "of FIG. 3 and illustrates an arrangement of liquid crystals in the height mode.

Claims

A first insulating substrate having an inner surface and an outer surface,

A black matrix formed on an inner surface of the first insulating substrate,

A common electrode formed on an inner surface of the first insulating substrate and having domain division means;

A first alignment layer formed on the common electrode,

A second insulating substrate having an inner surface and an outer surface and disposed to face the inner surface and the inner surface of the first insulating substrate,

A pixel electrode formed on an inner surface of the second insulating substrate and having a second domain dividing means,

A thin film transistor formed on an inner surface of the second insulating substrate and turning on and off a signal voltage applied to the pixel electrode;

A second alignment layer formed on the pixel electrode,

Liquid crystal filled between the first alignment layer and the second alignment layer

Wherein the domain dividing means divides the pixel electrode into a plurality of small domains, wherein at least one of the first alignment layer and the second alignment layer in a region corresponding to the black matrix is a long side and a predetermined angle of the small domain. The liquid crystal display device which is rubbed in the direction of forming.

In claim 1,

And an angle between the rubbing direction and the long side of the small domain is 90 degrees.

In claim 1,

The thin film transistor is formed on the second insulating substrate and has a gate line having a gate electrode;

A gate insulating film formed on the gate line,

A semiconductor layer formed on the gate insulating film,

A source electrode partially overlapping the semiconductor layer;

A data line connected to the source electrode and having a portion and a bent portion crossing the gate line,

A drain electrode facing the source electrode with respect to the gate electrode and partially overlapping the semiconductor layer;

A protective film formed on the gate insulating film and covering the semiconductor layer;

And a pixel electrode formed on the passivation layer and electrically connected to the drain electrode.

In claim 3,

And a resistive contact layer formed between the data line and the drain electrode and the semiconductor layer.

In claim 3,

And a storage electrode extending in the form of a branch of the storage electrode line parallel to the gate line and the storage electrode line on the second insulating substrate.

In claim 5,

And the storage electrode is formed in the pixel area and is formed to be parallel to the curved portion of the data line.

In claim 6,

The curved portion of the data line includes a portion that forms a 45 degree angle with respect to the gate line and a portion which forms a -45 degree portion with respect to the gate line.

The method of claim 1 or 3,

The pixel electrode has a portion bent along the data line.