KR20050072598A - Temperature control apparatus of semiconductor ashing equipment - Google Patents

Temperature control apparatus of semiconductor ashing equipment Download PDF

Info

Publication number
KR20050072598A
KR20050072598A KR1020040000949A KR20040000949A KR20050072598A KR 20050072598 A KR20050072598 A KR 20050072598A KR 1020040000949 A KR1020040000949 A KR 1020040000949A KR 20040000949 A KR20040000949 A KR 20040000949A KR 20050072598 A KR20050072598 A KR 20050072598A
Authority
KR
South Korea
Prior art keywords
temperature
wafer
lamp
process chamber
temperature sensor
Prior art date
Application number
KR1020040000949A
Other languages
Korean (ko)
Inventor
이정희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040000949A priority Critical patent/KR20050072598A/en
Publication of KR20050072598A publication Critical patent/KR20050072598A/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C27/00Spring, stuffed or fluid mattresses or cushions specially adapted for chairs, beds or sofas
    • A47C27/08Fluid mattresses or cushions
    • A47C27/085Fluid mattresses or cushions of liquid type, e.g. filled with water or gel
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C21/00Attachments for beds, e.g. sheet holders, bed-cover holders; Ventilating, cooling or heating means in connection with bedsteads or mattresses
    • A47C21/04Devices for ventilating, cooling or heating
    • A47C21/048Devices for ventilating, cooling or heating for heating
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C31/00Details or accessories for chairs, beds, or the like, not provided for in other groups of this subclass, e.g. upholstery fasteners, mattress protectors, stretching devices for mattress nets
    • A47C31/02Upholstery attaching means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor

Abstract

상면에 포토레지스트가 도포된 웨이퍼가 탑재되는 웨이퍼 척과 웨이퍼 척 하부에 장착된 램프 및 이를 봉합하는 공정 챔버를 포함하여 이 공정 챔버 내로 플라즈마를 유입시켜 플라즈마의 고온의 빛에 의해 웨이퍼 상의 포토레지스트를 에싱시키는 반도체 에싱 설비의 공정 챔버 내부 온도를 제어하는 온도 제어 장치에 있어서, 웨이퍼 척 옆면에 장착되어 웨이퍼의 온도를 측정하는 제 1 온도 센서와, 반도체 에싱 설비의 공정 챔버 외벽에 장착되어 외벽 온도를 측정하는 제 2 온도 센서와, 제 1 온도 센서를 통해 측정된 온도 값과 에싱 공정이 진행되는 기 설정된 온도 값을 비교하여 램프의 동작을 제어하는 램프 제어기, 및 램프 제어기에 램프 전원 차단 전압을 선택적으로 인가시켜 램프를 오프(Off)시키는 인터락 제어기를 포함하는 것을 특징으로 하여, 제 1 온도 센서의 불량 발생 시에도 제 2 온도 센서에 의해 공정 챔버 내부의 상태가 점검됨으로써 기 설정된 에싱 공정 온도 이상의 온도로 계속적으로 온도가 증가되는 것을 막고, 이로 인해 웨이퍼가 파손되거나 파손된 웨이퍼 조각 및 고온으로 인해 공정 챔버 내부가 그을리고 오염되는 것이 방지되며, 더 나아가 반도체 제작 공정비 손실이 줄어든다.The wafer includes a wafer chuck on which a photoresist coated wafer is mounted, a lamp mounted on the bottom of the wafer chuck, and a process chamber sealing the same, thereby injecting plasma into the process chamber and ashing the photoresist on the wafer by the high temperature light of the plasma. A temperature control device for controlling a temperature inside a process chamber of a semiconductor ashing facility, comprising: a first temperature sensor mounted on a side surface of a wafer chuck and measuring a temperature of a wafer; and mounted on a process chamber outer wall of a semiconductor ashing facility to measure an exterior wall temperature A lamp controller for controlling the operation of the lamp by comparing the second temperature sensor, the temperature value measured by the first temperature sensor and the preset temperature value of the ashing process, and the lamp power cut-off voltage to the lamp controller And an interlock controller for applying and turning off the lamp. Thus, even when the first temperature sensor is defective, the state inside the process chamber is checked by the second temperature sensor, thereby preventing the temperature from continuously increasing to a temperature higher than the preset ashing process temperature, thereby causing the wafer to be broken or broken. Wafer chips and high temperatures prevent burnout and contamination inside the process chamber, further reducing semiconductor manufacturing process cost.

Description

반도체 에싱 설비의 온도 제어 장치{Temperature Control Apparatus of Semiconductor Ashing Equipment}Temperature Control Apparatus of Semiconductor Ashing Equipment {Temperature Control Apparatus of Semiconductor Ashing Equipment}

본 발명은 반도체 설비의 온도 제어 장치에 관한 것으로, 상세하게는 플라즈마를 이용하여 웨이퍼 상에 형성된 포토레지스트 막을 제거하는 반도체 에싱 설비에 있어서 온도 센서를 통해 공정 챔버 내부 온도를 안전하게 제어하는 반도체 에싱 설비의 온도 제어 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a temperature control apparatus for semiconductor equipment, and more particularly, to a semiconductor ashing equipment that removes a photoresist film formed on a wafer using plasma. It relates to a temperature control device.

일반적으로 반도체 장치는 베이스 기판으로 사용하는 웨이퍼 상에 증착, 사진, 식각, 이온 주입, 연마, 세정 등의 단위 공정들을 반복적으로 수행함으로써 제작된다. 여기서 식각 공정은 습식 식각 및 건식 식각에 의해 수행되며, 최근 최근 0.15㎛ 이하의 디자인 룰(Design Rule)을 요구하는 미세 패턴을 형성하기 위한 식각은 주로 건식 식각에 의해 수행되고 있다.In general, a semiconductor device is manufactured by repeatedly performing unit processes such as deposition, photography, etching, ion implantation, polishing, and cleaning on a wafer used as a base substrate. Here, the etching process is performed by wet etching and dry etching, and recently, etching for forming a fine pattern requiring a design rule of 0.15 μm or less is mainly performed by dry etching.

또한, 식각 및 이온 주입 공정은 웨이퍼 상에 형성된 피가공막을 선택적으로 식각하거나 웨이퍼 상에 선택적으로 이온을 주입하기 위해서는 마스크(Mask)가 필요하고, 이 마스크는 웨이퍼 상에 포토레지스트를 도포하여 포토레지스트 막을 형성하는 공정과, 포토레지스트 막을 특정 패턴으로 형성하기 위한 노광 공정 및 현상 공정을 통해 웨이퍼 상에 형성된다. In addition, the etching and ion implantation process requires a mask to selectively etch a processed film formed on the wafer or to selectively implant ions on the wafer, and the mask applies a photoresist on the wafer to apply photoresist. It forms on a wafer through the process of forming a film, the exposure process, and the development process for forming a photoresist film in a specific pattern.

이러한 식각 및 이온 주입 공정이 완료된 후에는 마스크로 사용된 포토레지스트 막을 제거하는 에싱(Ashing) 공정이 수행되어야 하며, 에싱 공정은 램프 등을 이용하여 포토레지스트 막을 여기 상태로 만든 후 플라즈마 발생 챔버에서 형성된 플라즈마 상태의 산소 레디칼이 공정 챔버로 공급됨으로써, 이 산소 레디칼과 포토레지스트 막이 서로 반응하여 포토레지스트 막이 제거되는 공정으로 일명 피알 스트립(PR Strip)공정이라고도 한다.After the etching and ion implantation processes are completed, an ashing process of removing the photoresist film used as a mask must be performed. The ashing process is performed by exciting the photoresist film using a lamp or the like and then forming the plasma in the plasma generation chamber. The oxygen radicals in the plasma state are supplied to the process chamber so that the oxygen radicals and the photoresist film react with each other to remove the photoresist film, also known as a PR strip process.

또한, 에싱 공정은 웨이퍼를 배치하는 형식에 따라 멀티형과 싱글형으로 분류할 수 있고, 웨이퍼 기판 상에 형성되는 다층막들의 가공과 더불어 수차례 반복되어 실시되며, 최근에는 에싱 공정을 수행하는 장치들이 처리 능력, 공정의 안정성 및 생산성의 견지에서 낱장 단위로 공정을 진행하는 싱글형 장치들이 주류를 이루고 있다.In addition, the ashing process can be classified into a multi-type and a single type according to the arrangement of the wafer, and is repeatedly performed several times along with the processing of the multilayer films formed on the wafer substrate, and recently, apparatuses for performing the ashing process are processed. In terms of capability, process stability, and productivity, single-type devices that process on a sheet basis are mainstream.

이와 같이, 에싱 공정은 웨이퍼를 고온에서 적정한 시간동안 가열한 후 플라즈마 빛에 의해 웨이퍼 상의 포토레지스트를 태우는 공정으로 온도 변화에 대한 측정이 이루어져야 한다. 즉, 웨이퍼 상에 갑작스런 열 공급은 웨이퍼에 도포된 포토레지스트막 내의 용매를 급격하게 휘발시켜 다량의 포토레지스트 잔재물을 웨이퍼 상에 남게하고, 이는 이 후 후속 습식 스트립 공정에서도 잘 제거되지 않는 파핑(Popping)현상을 발생시킨다. 또한, 원하는 온도 이상의 고온으로 램프가 가동될 시 웨이퍼가 녹거나 훼손되는 경우가 발생하기도 한다. 따라서, 에싱 공정 진행과 더불어 최적의 공정 조건 및 장비 보호를 위해 웨이퍼에 대한 온도 프로파일(Profile) 측정이 동시에 이루어져야 한다. As such, the ashing process is a process of heating the wafer at a high temperature for a suitable time and then burning the photoresist on the wafer by plasma light to measure the temperature change. That is, a sudden heat supply on the wafer rapidly volatilizes the solvent in the photoresist film applied to the wafer, leaving a large amount of photoresist residue on the wafer, which is then poorly removed even in subsequent wet strip processes. Causes phenomena. In addition, the wafer may melt or be damaged when the lamp is operated at a temperature higher than a desired temperature. As a result, the temperature profile of the wafer must be measured simultaneously for optimal process conditions and equipment protection along with the ashing process.

이하 첨부 도면을 참조하여 종래 기술에 따른 온도 제어 장치를 포함한 싱글형의 플라즈마 반도체 에싱 설비에 대해 설명하고자 한다. Hereinafter, a single plasma semiconductor ashing facility including a temperature control device according to the related art will be described with reference to the accompanying drawings.

도 1은 종래 기술에 따른 온도 제어 장치를 포함한 반도체 에싱 설비의 일부 단면도이다. 1 is a partial cross-sectional view of a semiconductor ashing facility including a temperature control device according to the prior art.

도 1을 참조하면, 종래 기술에 따른 반도체 에싱 설비(101)는 실질적인 공정이 이루어지는 공정 챔버(102)와 플라즈마를 발생시키는 플라즈마 발생 챔버(도시 되지 않음)가 구비되어 서로 연결되고, 공정 챔버(102)의 내부에는 웨이퍼(103)가 부착되는 웨이퍼 척(104)과, 그 하부로 웨이퍼 척(104)을 지지하는 지지대(113)가 부착된 쿼츠 플레이트(105)와, 쿼츠 플레이트(105)를 통해 웨이퍼(103)에 빛을 발산하는 할로겐 램프(106)가 형성되며, 또한 쿼츠 플레이트(105)를 상면으로 하여 할로겐 램프(106)를 감싸는 램프 하우징(111)이 구비되고, 램프 하우징(111)의 일부분은 공정 챔버(102) 외부로 돌출된 상태로 형성되어진다.Referring to FIG. 1, the semiconductor ashing apparatus 101 according to the related art is provided with a process chamber 102 in which a substantial process is performed and a plasma generating chamber (not shown) for generating a plasma and connected to each other, and the process chamber 102 is provided. ) Inside the quartz chuck 104 to which the wafer 103 is attached, the quartz plate 105 having the support 113 supporting the wafer chuck 104 below, and the quartz plate 105. A halogen lamp 106 that emits light is formed on the wafer 103, and a lamp housing 111 that surrounds the halogen lamp 106 with the quartz plate 105 as an upper surface is provided. A portion is formed to protrude out of the process chamber 102.

그리고 웨이퍼 척(104) 옆면에는 웨이퍼(103)의 온도를 측정하기 위한 열전대로 이루어진 온도 센서(107)가 부착되어 있고, 온도 센서(107)는 공정 챔버(102)의 외부에 구비된 램프 제어기(108)와 연결되어 측정된 웨이퍼(103)의 온도 값을 램프 제어기(108)에 보낸다. 여기서, 램프 제어기(108)는 온도 센서(107)에서 측정한 웨이퍼(103)의 온도 값에 따라 할로겐 램프(106)의 구동을 제어하며, 기 설정된 에싱 조건에 따라 플라즈마의 구동을 제어하는 플라즈마 제어기(도시 되지 않음)가 구비된다.A temperature sensor 107 made of a thermocouple for measuring the temperature of the wafer 103 is attached to the side of the wafer chuck 104, and the temperature sensor 107 is a lamp controller provided outside of the process chamber 102. The temperature value of the measured wafer 103 in connection with 108 is sent to the lamp controller 108. Here, the lamp controller 108 controls the driving of the halogen lamp 106 in accordance with the temperature value of the wafer 103 measured by the temperature sensor 107, the plasma controller for controlling the driving of the plasma in accordance with the preset ashing conditions (Not shown) is provided.

이러한 구성을 가진 종래 기술에 따른 반도체 에싱 설비(101)는 여러 번의 고온 공정 시행으로 인해 웨이퍼 척(104) 하면에 부착된 열전대(107)가 오염되거나, 녹아서 제 역할을 하지 못하는 경우가 발생한다. 이로 인해, 램프의 정확한 온도 제어가 이뤄지지 않고 갑자기 온도가 상승하거나 너무 느린 속도로 온도가 상승하여 포토레지스트의 제거가 완전하게 제거되지 못하는 경우가 발생한다. 또한, 할로겐 램프(106)를 제어하지 못해 웨이퍼(103)에 가해지는 온도가 계속 상승하게 되고 이로 인해, 여러 번의 전 공정들이 시행된 웨이퍼(103)의 깨짐이 발생하여 반도체 제조 공정비에 큰 손실이 발생한다. 뿐만 아니라 깨진 웨이퍼 조각으로 인해 공정 챔버(102) 내에 오염을 초래하여 더 이상의 공정이 이뤄지지 못하게 되므로 작업 처리율도 크게 저하된다. In the semiconductor ashing facility 101 according to the related art having such a configuration, the thermocouple 107 attached to the lower surface of the wafer chuck 104 may be contaminated or melted due to a plurality of high temperature processes. This results in the case that the temperature rises too suddenly or the temperature rises too slowly without accurate temperature control of the lamp, and the removal of the photoresist is not completely removed. In addition, the temperature applied to the wafer 103 continues to rise due to the failure of the halogen lamp 106 to be controlled, which causes breakage of the wafer 103 on which all of the processes have been performed, resulting in a large loss in the semiconductor manufacturing process cost. This happens. In addition, since the broken wafer pieces cause contamination in the process chamber 102, further processing is not performed, and thus the throughput is greatly reduced.

따라서, 본 발명은 여러 번의 고온 공정 시행으로 인하여 온도 센서인 열전대가 손상되더라도 반도체 에싱 공정 시의 공정 챔버 내부 온도를 체크함으로써 수 차례의 전 공정이 시행된 웨이퍼가 파손되는 것을 방지하고, 고온으로 계속적인 온도 상승이 이루어질 경우 히터 제어부에 인터락을 인가시켜 램프를 오프(Off)시킴으로써 파손된 웨이퍼가 더 이상의 공정 챔버 내부를 오염시키는 것을 방지하며, 더 나아가 반도체 제조 공정의 공정 손실이 크게 줄어드는 반도체 에싱 설비의 온도 제어 장치를 제공한다.Therefore, the present invention prevents the wafers subjected to several processes from being damaged by checking the temperature inside the process chamber during the semiconductor ashing process even if the thermocouple, which is a temperature sensor, is damaged due to several high temperature processes. When the temperature rises, the interlock is applied to the heater control unit to turn off the lamp, thereby preventing the damaged wafer from further contaminating the inside of the process chamber, and furthermore, semiconductor ashing, which greatly reduces the process loss of the semiconductor manufacturing process. Provide a temperature control device for the installation.

본 발명은 상면에 포토레지스트가 도포된 웨이퍼가 탑재되는 웨이퍼 척과 웨이퍼 척 하부에 장착된 램프 및 이를 봉합하는 공정 챔버를 포함하여 이 공정 챔버 내로 플라즈마 상태의 산소 레디칼을 유입시킴으로써 이 산소 레디칼에 의해 웨이퍼 상의 포토레지스트를 에싱시키는 반도체 에싱 설비의 공정 챔버 내부의 온도를 제어하는 온도 제어 장치에 있어서, 웨이퍼 척 하면에 장착되어 공정 챔버의 내부 온도를 측정하는 제 1 온도 센서와, 반도체 에싱 설비의 공정 챔버 외벽에 장착되어 외벽 온도를 측정하는 제 2 온도 센서와, 제 1 온도 센서를 통해 측정된 온도 값과 에싱 공정이 진행되는 기 설정된 온도 값을 비교하여 램프의 동작을 제어하는 램프 제어기, 및 램프 제어기에 램프 전원 차단 전압을 선택적으로 인가시켜 램프를 오프(Off)시키는 인터락 제어기를 포함하는 것을 특징으로 한다.The present invention includes a wafer chuck on which a wafer coated with a photoresist is mounted, a lamp mounted below the wafer chuck, and a process chamber for sealing the wafer, thereby introducing oxygen radicals in a plasma state into the process chamber, thereby producing a wafer by the oxygen radical. A temperature control device for controlling a temperature inside a process chamber of a semiconductor ashing facility for ashing a photoresist on a substrate, comprising: a first temperature sensor mounted on a lower surface of a wafer chuck and measuring an internal temperature of the process chamber; A lamp controller for controlling the operation of the lamp by comparing a second temperature sensor mounted on the outer wall to measure the outer wall temperature, a temperature value measured through the first temperature sensor, and a preset temperature value at which the ashing process is performed; and a lamp controller. To selectively turn off the lamp by selectively applying It characterized in that it comprises a lock controller.

본 발명에 따른 반도체 에싱 설비의 온도 제어 장치는 제 1 온도 센서 및 제 2 온도 센서가 열전대(Thermocouple)로 이루어 지는 것이 바람직하다.In the temperature control apparatus of the semiconductor ashing facility according to the present invention, it is preferable that the first temperature sensor and the second temperature sensor are made of a thermocouple.

본 발명에 따른 반도체 에싱 설비의 온도 제어 장치는 인터락 제어기가 제 2 온도 센서 및 램프 제어기와 연결되고, 제 2 온도 센서를 통해 측정된 온도 값과 램프 제어기에 대한 기 설정된 인터락(Interlock) 조건의 온도 값 비교 결과에 따라 선택적으로 램프 제어기에 램프 전원 차단 전압을 인가시키는 것이 바람직하다.In the temperature control apparatus of a semiconductor ashing facility according to the present invention, an interlock controller is connected to a second temperature sensor and a lamp controller, and a temperature value measured through the second temperature sensor and a preset interlock condition for the lamp controller are provided. It is preferable to selectively apply the lamp power cut-off voltage to the lamp controller in accordance with the result of the temperature value comparison.

이하, 첨부 도면을 참조하여 본 발명의 실시 예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 2는 본 발명에 따른 온도 제어 장치를 포함한 반도체 에싱 설비의 일부 단면도이다.2 is a partial cross-sectional view of a semiconductor ashing facility including a temperature control device according to the present invention.

도 2를 참조하여 설명하면, 본 발명에 따른 온도 제어 장치(12)를 포함한 반도체 에싱 설비(1)는 반도체 에싱 공정의 대부분이 이루어지는 공정부(14)와 이에 따른 공정 온도를 제어하는 온도 제어 장치(12)와, 플라즈마를 형성하는 플라즈마 발생부(도시 되지 않음)와, 플라즈마 발생부(도시 되지 않음)를 제어하는 플라즈마 제어부(도시 되지 않음)를 포함한다.Referring to FIG. 2, the semiconductor ashing facility 1 including the temperature control device 12 according to the present invention includes a process unit 14 in which most of the semiconductor ashing processes are performed and a temperature control device controlling the process temperature. 12, a plasma generation unit (not shown) for forming a plasma, and a plasma control unit (not shown) for controlling the plasma generation unit (not shown).

공정부(14)는 상면에 포토레지스트 막이 형성된 웨이퍼(3)가 탑재되는 웨이퍼 척(4)과, 웨이퍼 척(4) 하부에 위치하고 포토레지스트를 여기시키기 위해 열을 발산하는 램프(6)와, 램프(6)와 웨이퍼 척(4) 사이에 위치하고 램프(6)에서 발산하는 빛을 통과시키며 상면에 형성된 지지대(13)에 의해 웨이퍼 척(4)이 부착되는 플레이트(5)와, 상면에 플레이트(5)가 위치하며 플레이트(5)와 함께 다수 개의 램프(6)를 봉합하는 램프 하우징(11), 및 램프 하우징(11)의 일부분만이 외부로 돌출된 상태로 이들 모두를 봉합하는 공정 챔버(2)로 형성된다. The process unit 14 includes a wafer chuck 4 on which a wafer 3 on which a photoresist film is formed is mounted, a lamp 6 positioned below the wafer chuck 4 and dissipating heat to excite the photoresist; A plate 5 placed between the lamp 6 and the wafer chuck 4 and having the wafer chuck 4 attached thereto by a support 13 formed on the upper surface and passing light emitted from the lamp 6; (5) is located and the lamp housing (11) for sealing a plurality of lamps (6) with the plate (5), and a process chamber for sealing all of them with only a part of the lamp housing (11) protruding outwards It is formed by (2).

여기서 웨이퍼 척(4)은 알루미늄 재질로 형성되고, 램프(6)는 할로겐 램프로서 램프 하우징 내부의 내주면을 따라 복수개로 이루어지고 빛의 발산부분이 플레이트(5) 하면을 향하게 형성되어 발산된 빛이 플레이트(5)를 통과하여 웨이퍼 척(4)에 전달된다. 또한, 플레이트(5)는 쿼츠 재질로 이루어지며, 공정 챔버(2)는 플라즈마 발생부(도시 되지 않음)와 연결되어 내부로 웨이퍼 상면의 포토레지스트를 제거하기 위한 플라즈마 상태의 산소 레디칼이 유입된다.Here, the wafer chuck 4 is made of aluminum, and the lamp 6 is a halogen lamp, which is formed in plural along the inner circumferential surface of the inside of the lamp housing, and the light emitted is directed toward the bottom of the plate 5 to emit light. Passed through the plate 5 to the wafer chuck 4. In addition, the plate 5 is made of a quartz material, and the process chamber 2 is connected to a plasma generator (not shown) to introduce oxygen radicals in a plasma state to remove photoresist on the upper surface of the wafer.

온도 제어 장치(12)는 웨이퍼 척(4) 하부에 위치하여 웨이퍼(3) 주변의 온도 및 공정 챔버(2) 내부의 온도를 측정하는 제 1 온도 센서(7)와, 제 1 온도 센서(7)와 연결되고 제 1 온도 센서(7)에 의해 측정된 측정값과 기 설정된 공정 온도값을 비교하여 얻어진 결과에 따라 램프(6)의 파워를 컨트롤하거나 램프(6)의 전원을 온/오프(On/Off)시키는 램프 제어기(8)와, 공정 챔버(2) 외벽에 부착되어 반도체 에싱 공정 시 공정 챔버(2)내부 온도 변화에 따른 공정 챔버(2) 외벽의 온도를 측정하는 제 2 온도 센서(10), 및 제 2 온도 센서(10) 뿐만 아니라 램프 제어기(8)와 연결되고 제 2 온도 센서(10)로부터 얻어진 측정값과 기 설정된 램프 제어기의 인터락(Interlock) 조건의 온도 값의 비교 결과에 따라 선택적으로 램프 제어기(8)에 램프(6) 전원 차단 전압을 인가시켜 램프 제어기(8)가 램프(6)를 오프(Off)시키도록 하는 인터락 제어기(Interlock Controller)(9)를 포함한다. 여기서 제 1 온도 센서(7) 및 제 2 온도 센서(10)는 열전대(Thermocouple)로 이루어진 온도 감지 센서를 이용하지만, 광 센서 등의 다른 형태 및 다른 방법에 따른 온도 감지 센서가 사용될 수도 있다.The temperature control device 12 is positioned below the wafer chuck 4 to measure the temperature around the wafer 3 and the temperature inside the process chamber 2, and the first temperature sensor 7. And control the power of the lamp 6 or turn on / off the power of the lamp 6 according to the result obtained by comparing the measured value measured by the first temperature sensor 7 with the preset process temperature value. A second temperature sensor attached to the lamp controller 8 for turning on / off and the temperature of the outer wall of the process chamber 2 according to the temperature change inside the process chamber 2 during the semiconductor ashing process, attached to the outer wall of the process chamber 2. (10) and the comparison of the measured values obtained from the second temperature sensor 10 and connected to the lamp controller 8 as well as the second temperature sensor 10 and the temperature value of the interlock condition of the preset lamp controller. According to the result, the lamp controller 8 is selectively applied by applying the lamp 6 power-off voltage to the lamp controller 8. Includes an interlock controller 9 which allows the lamp 6 to be turned off. Here, although the first temperature sensor 7 and the second temperature sensor 10 use a temperature sensing sensor made of a thermocouple, a temperature sensing sensor according to another form and other method such as an optical sensor may be used.

플라즈마 발생부(도시 되지 않음)는 RF 플라즈마를 발생시키고, 공정 챔버(2)와 연결되어 공정 시 플라즈마 산소 레디칼을 공급한다. 또한, 플라즈마 제어부(도시되지 않음)는 공정에 이용되는 플라즈마의 파워를 조절하기 위해 플라즈마 발생부(도시 되지 않음)에 공급되는 가스의 양을 제어한다. The plasma generator (not shown) generates an RF plasma and is connected to the process chamber 2 to supply plasma oxygen radicals during the process. In addition, the plasma control unit (not shown) controls the amount of gas supplied to the plasma generating unit (not shown) to adjust the power of the plasma used in the process.

이상에서와 같이 본 발명에 따른 온도 제어 장치를 포함한 반도체 에싱 설비에 의하면 여러 번의 고온 공정 시행으로 인하여 공정 챔버 내부 온도 센서인 제 1 온도 센서가 손상되었더라도 공정 챔버 외벽에 설치한 제 2 온도 센서에 의해 공정 챔버 내부 온도를 감지하여 램프의 파워 및 전원을 제어한다. 따라서, 공정 챔버 내부 온도가 고온으로 계속적으로 상승되는 것을 막음으로써 웨이퍼가 손상되는 것이 방지되고, 이로 인해 공정 챔버 내부의 오염 및 훼손되는 것이 방지되며, 더 나아가 반도체 제조 공정의 공정비 손실을 줄이고, 제조 공정 효율을 향상시킨다.As described above, according to the semiconductor ashing facility including the temperature control device according to the present invention, even if the first temperature sensor, which is a temperature sensor inside the process chamber, is damaged due to a plurality of high temperature processes, the second temperature sensor is installed on the outer wall of the process chamber. Sensing the temperature inside the process chamber controls the lamp power and power. Thus, by preventing the temperature in the process chamber from continuously rising to a high temperature, damage to the wafer is prevented, thereby preventing contamination and damage in the process chamber, further reducing the process cost loss of the semiconductor manufacturing process, Improve manufacturing process efficiency.

도 1은 종래 기술에 따른 온도 제어 장치를 포함한 반도체 에싱 설비의 일부 단면도.1 is a partial cross-sectional view of a semiconductor ashing plant comprising a temperature control device according to the prior art.

도 2는 본 발명에 따른 온도 제어 장치를 포함한 반도체 에싱 설비의 일부 단면도.2 is a partial cross-sectional view of a semiconductor ashing facility including a temperature control device according to the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

1, 101 : 반도체 에싱 설비1, 101: semiconductor ashing equipment

2, 102 : 공정 챔버2, 102: process chamber

4, 104 : 웨이퍼 척4, 104: Wafer Chuck

5, 105 : 쿼츠 플레이트5, 105: Quartz Plate

6, 106 : 램프6, 106: lamp

7 : 제 1 온도 센서7: first temperature sensor

8, 108: 램프 제어기8, 108: lamp controller

9 : 인터락 제어기9: interlock controller

10 : 제 2 온도 센서10: second temperature sensor

11 : 램프 하우징 11: lamp housing

12: 온도 제어 장치12: temperature control device

Claims (3)

상면에 포토레지스트가 도포된 웨이퍼가 탑재되는 웨이퍼 척과 웨이퍼 척 하부에 장착된 램프 및 이를 봉합하는 공정 챔버를 포함하여 플라즈마 상태의 레디칼에 의해 웨이퍼 상의 포토레지스트를 에싱시키는 반도체 에싱 설비의 공정 챔버 내부의 온도를 제어하는 온도 제어 장치에 있어서, In the process chamber of the semiconductor ashing facility for ashing the photoresist on the wafer by radicals in a plasma state, including a wafer chuck on which the wafer coated with the photoresist is mounted on the upper surface, a lamp mounted below the wafer chuck, and a process chamber for sealing the wafer. In the temperature control device for controlling the temperature, 상기 웨이퍼 척 옆면에 장착되어 상기 공정 챔버의 내부 온도를 측정하는 제 1 온도 센서와;A first temperature sensor mounted on a side of the wafer chuck to measure an internal temperature of the process chamber; 상기 반도체 에싱 설비의 상기 공정 챔버 외벽에 장착되어 외벽 온도를 측정하는 제 2 온도 센서와;A second temperature sensor mounted on an outer wall of the process chamber of the semiconductor ashing facility and measuring an outer wall temperature; 상기 제 1 온도 센서를 통해 측정된 온도 값과 에싱 공정이 진행되는 기 설정된 온도 값을 비교하여 상기 램프의 동작을 제어하는 램프 제어기; 및A lamp controller which controls the operation of the lamp by comparing the temperature value measured by the first temperature sensor with a preset temperature value at which an ashing process is performed; And 상기 램프 제어기에 램프 전원 차단 전압을 선택적으로 인가시켜 램프를 오프(Off)시키는 인터락 제어기를 포함하는 것을 특징으로 하는 반도체 에싱 설비의 온도 제어 장치.And an interlock controller for selectively applying a lamp power cut-off voltage to the lamp controller to turn off the lamp. 제 1항에 있어서, 상기 제 1 온도 센서 및 상기 제 2 온도 센서가 열전대(Thermocouple)인 것을 특징으로 하는 반도체 에싱 설비의 온도 제어 장치.2. The temperature control device of a semiconductor ashing facility according to claim 1, wherein said first temperature sensor and said second temperature sensor are thermocouples. 제 1항에 있어서, 인터락 제어기는 상기 제 2 온도 센서 및 상기 램프 제어기와 연결되고 상기 제 2 온도 센서를 통해 측정된 온도 값과 상기 램프 제어기에 대한 기 설정된 인터락(Interlock) 조건의 온도 값 비교 결과에 따라 선택적으로 상기 램프 제어기에 램프 전원 차단 전압을 인가시키는 것을 특징으로 하는 반도체 에싱 설비의 온도 제어 장치.The interlock controller of claim 1, wherein an interlock controller is connected to the second temperature sensor and the lamp controller, the temperature value measured by the second temperature sensor, and a temperature value of a preset interlock condition for the lamp controller. And selectively applying a lamp power cut-off voltage to the lamp controller according to the comparison result.
KR1020040000949A 2004-01-07 2004-01-07 Temperature control apparatus of semiconductor ashing equipment KR20050072598A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040000949A KR20050072598A (en) 2004-01-07 2004-01-07 Temperature control apparatus of semiconductor ashing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000949A KR20050072598A (en) 2004-01-07 2004-01-07 Temperature control apparatus of semiconductor ashing equipment

Publications (1)

Publication Number Publication Date
KR20050072598A true KR20050072598A (en) 2005-07-12

Family

ID=37261961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000949A KR20050072598A (en) 2004-01-07 2004-01-07 Temperature control apparatus of semiconductor ashing equipment

Country Status (1)

Country Link
KR (1) KR20050072598A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367917B1 (en) * 2011-12-30 2014-02-28 엘아이지에이디피 주식회사 Apparatus and method for the prevention of condensation in process chamber
US10964550B2 (en) 2018-04-25 2021-03-30 Korea Institute Of Science And Technology Method and apparatus for surface planarization of object using light source of specific wavelength and reactive gas

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367917B1 (en) * 2011-12-30 2014-02-28 엘아이지에이디피 주식회사 Apparatus and method for the prevention of condensation in process chamber
US10964550B2 (en) 2018-04-25 2021-03-30 Korea Institute Of Science And Technology Method and apparatus for surface planarization of object using light source of specific wavelength and reactive gas

Similar Documents

Publication Publication Date Title
JP4640828B2 (en) Plasma processing method and plasma processing apparatus
US20090095421A1 (en) Etch amount detection method, etching method, and etching system
JP2010283212A (en) Substrate treatment apparatus
US20190287825A1 (en) Plasma processing method and plasma processing apparatus
US10347522B2 (en) Method to remove residual charge on a electrostatic chuck during the de-chucking step
JP2008199023A (en) Method for determining substrate position and, method and device for processing substrate
US20220015213A1 (en) Optical heating device and method of heating treatment
KR100849367B1 (en) Apparatus and method for treating substrate
KR20050072598A (en) Temperature control apparatus of semiconductor ashing equipment
KR100481180B1 (en) Photoresist removal method
JP2010003905A (en) Substrate processing apparatus and substrate processing system
US7445726B2 (en) Photoresist trimming process
KR200284624Y1 (en) Wafer etching apparatus
KR20050109132A (en) Semiconductor ashing apparatus
US6153849A (en) Method and apparatus for preventing etch rate drop after machine idle in plasma etch chamber
KR20040013170A (en) Ashing apparatus
JP2002100613A (en) Ashing method and its apparatus
US20220319905A1 (en) Support unit and substrate treating apparatus
KR20050074017A (en) Process control apparatus of semiconductor ashing equipment
KR100567664B1 (en) Photo resistor strip apparatus having far infrared ray heating module which was arranged at multiple
KR20220082387A (en) Substrate treating apparatus and substrate treating method using the same
KR20060012468A (en) Baking apparatus of semiconductor exposure equipment
WO2002003425A1 (en) System for uniformly heating photoresist
TW202324635A (en) Chamber and methods of cooling a substrate after baking
KR100567663B1 (en) Heating apparatus for stripping photo resistor by far infrared ray

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination