KR20050071129A

KR20050071129A - 이중화 프로세서구조를 갖는 유엠티에스 시스템망의기지국의 채널카드장치

Info

Publication number: KR20050071129A
Application number: KR1020030102015A
Authority: KR
Inventors: 유지훈
Original assignee: 엘지전자 주식회사
Priority date: 2003-12-31
Filing date: 2003-12-31
Publication date: 2005-07-07

Abstract

IMT-2000용 기지국의 채널카드장치의 CTM모듈을 경유하여 입력된 HS-DSCH 데이터 프레임에서 일반호 관련 타스크와 MAC-hs관련 타스크를 분리 출력시키는 호스트 프로세서와, 상기 호스트 프로세서에 의해 분리된 MAC-hs관련 타스크들에 우선순위를 부여하여 큐잉처리하고 그 우선순위에 따른 타스크를 스케쥴링하여 처리하는 스케쥴링 프로세서와, 상기 CTM 모듈의 호신호중 상기 스케쥴링 프로세서의 MAS-hs PDU전송신호를 처리하는 모뎀 DSP와, 상기 호스트 프로세서로부터 입력된 일반호 관련 타스크를 처리하고 모뎀 DSP에 의해 처리된 HS-DSCH신호를 처리하여 출력시키는 모뎀 ASIC으로 이루어진 이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치를 제공한다.

상기와 같은 본 발명은 node-B의 채널카드내에 구비되는 프로세서를 이중화하여 호스트 프로세서로는 통상의 일반 호신호를 처리하게 하고 그 나머지 프로세서로는 우선순위가 부여된 처리시간이 많이 소요되는 프로세스데이터를 스케쥴링하여 처리하도록 하므로써, 기존의 DBPA-DT에 비해 호처리 데이터에 대한 신호지연이 적으므로 그에 따라 채널카드장치의 호처리 기능성을 상당히 향상시킨다.

Description

이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치 {Channel card device of the NODE-B in the UMTS system}

본 발명은 이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치에 관한 것으로, 특히 node-B의 채널카드내에 구비되는 프로세서를 이중화하여 호스트 프로세서로는 통상의 일반 호신호를 처리하게 하고 그 나머지 프로세서로는 우선순위가 부여된 처리시간이 많이 소요되는 프로세스데이터를 스케쥴링하여 처리하는 이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치에 관한것이다.

일반적으로 UMTS(Universal mobile telecommunication system)망은 이동전화나 컴퓨터 사용자들이 전세계 어디에 있든지 간에 "제3 세대", 광대역 패킷 기반의 텍스트, 디지털화된 음성이나 비디오 그리고 멀티미디어 데이터를 2 Mbps 이상의 고속으로 전송할 수 있는 일관된 서비스를 제공한다. 이러한 UMTS망은 컴퓨터와 전화 사용자들이 여행중에도 지속적으로 인터넷에 접속할 수 있게하며, 자신이 어느 곳을 여행중이든지 상관없이 동일한 성능을 가질수 있게한다. 사용자들은 육상 무선과 인공위성 전송기술의 조합을 통해 이 UMTS 서비스를 이용하게 된다.

그런데, 이러한 UMTS망에는 이동중인 단말기로부터 송수신되는 무선신호를 처리하게 위해 통상 네트워크형태로 구성되는 기지국(Node-B)과 기지국제어기(RNC:Radio network controller) 및 코어 네트워크(Core network) 등을 구비하고 있다. 여기서, 상기 코어 네트워크는 다수의 node-B와 RNC를 NE(Node element)형태로 관리하는 시스템으로, 하나의 NE에 IPOA(IP OF ATM)방식의 TCP/IP(Transmission control protocol/internet protocol) connection을 통해서 데이터 패킷을 주고받는다. 또한, 상기와 같은 node-B내에는 가입자 단말기의 호처리를 위한 채널카드들인 DBPA-DT(Digital baseband processing assembly for DT(direct spread and TX diversity) using DSM)가 다수개 백보드에 실장된다.

그려면, 상기와 같은 종래 node-B의 채널카드장치를 도 1을 참고로 살펴보면, 부다카드(BUDA; BS Sector conversion and up-down converter board assembly;70)로부터 백보드(71)와 수신링크(Glink RX)를 경유하여 외부 무선단말기(도시안됨)의 호신호를 전송받아 RCCA-DT(Radio & channel control board assembly-DT[direct spread and TX diversity)](72)로부터 분배받은 System Time을 이용하여 생성한 타이밍신호를 근거로 분배하는 CTM 모듈(CDMA Timing module;73)과, 상기 CTM 모듈(73)의 타이밍신호에 의해 분배된 순방향 채널(Forward Channel) 혹은 역방향 채널(Reverse Channel)의 호신호를 무선접속 프로토콜을 이용하여 WCDMA 물리계층(physical layer) 방식으로 신호처리하는 다수개의 모뎀 ASIC & DSP 블록(74A-C)과, 상기 다수개의 모뎀 ASIC & DSP 블록(74A-C)의 기능 예컨대, Address/Data Interface Buffer 제어기능을 포함하여 채널카드들인 DBPA-DT Board(75)의 전반적인 제어기능 예컨대, 자체의 Reset 과 S/W Watchdog Control, Host Interface 신호 Control기능 및 Board Status Management등의 기능을 제어하는 프로세서(76)와, 상기 모뎀 ASIC & DSP 블록(74A-C)으로부터 출력된 전송신호를 병렬로 합성하고 USB 제어신호를 생성하여 CTM모듈(73)로 출력시키는 MCM 모듈(77)로 이루어진다.

그리고, 상기 프로세서(77)의 일단에는 RCCA-DT(72)와 프로세서(77)사이에서 ATM Cell신호로 인터페이시키는 AIM(ATM Interface Module)모듈(78)이 연결된다. 여기서, 상기 프로세서(77)는 통상 마이크로소프사가 제조한 MPC 8260를 사용한다.

여기서, 상기 CTM모듈(73)은 프로세서(77)의 기능제어하에 모뎀 ASIC & DSP 블록(74A-C)으로부터의 순방향 링크 기저대역 디지털신호(Forward Link Base-band Digital Signal)을 섹터(Sector)별 IQ신호를 분리하여 에러체킹한 다음 합성하고 그 합성된 전송데이터(TX Data)를 예컨대, CHIPx12 Rate의 병렬(Parallel) 16비트 포맷(Format)으로 정렬(Align)하여 송신링크(Glink TX;79) 및 백보드(71)를 경유하여 채널관리카드인 RCCA-DT(72)로 전송하는 기능도 수행한다.

한편, 상기와 같은 종래 node-B의 채널카드장치의 동작은 먼저, 프로세서(77)가 호처리에 필요한 제어신호들을 AIM모듈(78)을 통해 ATM셀신호로 전송받아 예컨대, 다수개의 모뎀 ASIC & DSP 블록(74A-C)의 Address/Data Interface Buffer 제어기능을 포함하여 채널카드들인 DBPA-DT Board(75)의 전반적인 제어기능 예컨대, 자체의 Reset 과 S/W Watchdog Control, Host Interface 신호 Control기능 및 Board Status Management등의 기능을 제어한다.

예컨대, 상기 node-B의 부다카드(70)로부터 백보드(71)와 수신링크(Glink RX;80)를 경유하여 외부 무선단말기(도시안됨)의 호신호가 전송될 경우 CTM 모듈(73)은 프로세서(76)의 제어하에 채널관리카드인 RCCA-DT(72)로부터 분배받은 시스템타임(System Time)을 이용하여 모뎀 ASIC & DSP 블록(74A-C)에 필요한 Timing 신호를 생성하여 이 모뎀 ASIC & DSP 블록(74A-C)으로 분배한다. 그리고, 상기 모뎀 ASIC & DSP 블록(74A-C)은 상기 CTM 모듈(73)의 타이밍신호에 의해 분배된 순방향 채널(Forward Channel) 혹은 역방향 채널(Reverse Channel)의 호신호를 프로세서(76)의 기능제어하에 무선접속 프로토콜을 이용하여 WCDMA 물리계층(physical layer) 방식으로 신호처리한다. 이때, 상기 모뎀 ASIC & DSP 블록(74A-C)의 호신호는 MCM모듈(77)를 경유하여 CTM모듈(73)로 출력되는데, 이 CTM 모듈(73)은 모뎀 ASIC & DSP 블록(74A-C)으로부터의 순방향 링크 기저대역 디지털신호(Forward Link Base-band Digital Signal)을 섹터(Sector)별 IQ신호를 분리하여 에러체킹한 다음 합성하고 그 합성된 전송데이터(TX Data)를 예컨대, CHIPx12 Rate의 병렬(Parallel) 16비트 포맷(Format)으로 정렬(Align)하여 백보드(71)와 송신링크(Glink TX;79)를 경유하여 채널관리카드인 RCCA-DT(72)로 전송하여 처리한다.

그러나, 상기와 같은 종래 node-B의 채널카드장치는 인터넷의 폭발적인 증가와 유선 통신의 발전으로 인해 IMT-2000시스템이 처리할 수 있는 용량의 한계 때문에 유선통신에서 제공 받는 광대역 멀티미디어 서비스를 효과적으로 지원하지 못하게 되었고, 이후 고속패킷전송 서비스인 HSDPA(High speed data packet access)가 제안되게 되었지만, 이 서비스 역시 채널 카드인 DBPA-DT의 프로세서인 MPC8260의 처리용량의 한계로 인하여 node-B의 호처리 성능이 상당히 저하되는 문제점을 야기시켰다.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, 기존의 DBPA-DT에 비해 호처리 데이터에 대한 신호지연이 적으므로 그에 따라 채널카드장치의 호처리 기능성을 상당히 향상시키는 유엠티에스 시스템망의 기지국의 채널카드장치를 제공함에 그 목적이 있다.

본 발명의 다른 목적은 MAC-hs PDU 전송 방식 경로를 기존의 모뎀 ASIC으로의 Normal 호 경로와 분리처리하므로 그에 따라 채널카드장치의 과부하특성도 상당히 저감시키는 이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치를 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 CTM모듈을 통해 호신호를 송수신처리하는 IMT-2000용 기지국의 채널카드장치에서, 상기 CTM모듈을 경유하여 입력된 HS-DSCH 데이터 프레임에서 일반호 관련 타스크와 MAC-hs관련 타스크를 분리 출력시키는 호스트 프로세서와, 상기 호스트 프로세서에 의해 분리된 MAC-hs관련 타스크들에 우선순위를 부여하여 큐잉처리하고 그 우선순위에 따른 타스크를 스케쥴링하여 처리하는 스케쥴링 프로세서와, 상기 CTM 모듈의 호신호중 상기 스케쥴링 프로세서의 MAS-hs PDU전송신호를 처리하는 모뎀 DSP와, 상기 호스트 프로세서로부터 입력된 일반호 관련 타스크를 처리하고 모뎀 DSP에 의해 처리된 HS-DSCH신호를 처리하여 출력시키는 모뎀 ASIC를 포함하는 이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치를 제공한다.

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.

본 발명 장치는 도 2에 도시된 바와같이 송,수신링크(Glink RX, Glink TX;1,2)를 경유하여 외부 무선단말기(도시안됨)의 호신호 혹은 호처리신호를 RCCA(3)로부터 분배받은 시스템클럭을 이용하여 생성한 타이밍신호를 근거로 분배하거나 그의 역의 과정을 수행하는 CTM모듈(4)과, 상기 CTM모듈(4)을 경유하여 입력된 타스크신호 즉, HS-DSCH 데이터 프레임에서 예컨대, 일반호 관련 타스크와 MAC-hs관련 일련의 타스크를 분리 출력시키고 채널카드(5)의 전반적인 제어기능 예컨대, 자체의 Reset 과 S/W Watchdog Control, Host Interface 신호 Control기능 및 Board Status Management등의 기능을 제어하는 호스트 프로세서(6)와, 상기 호스트 프로세서(6)에 의해 분리된 MAC-hs관련 일련의 타스크들을 우선순위를 부여하여 큐잉(QUEUING)처리하고 그 우선순위에 따른 타스크를 스케쥴링하여 처리하는 스케쥴링 프로세서(7)와, 상기 CTM모듈(4)의 타이밍신호에 의해 분배된 순방향 채널(Forward Channel) 혹은 역방향 채널(Reverse Channel)의 호신호중 상기 스케쥴링 프로세서(7)의 특정 타스크 예컨대, MAS-hs PDU전송신호를 처리하여 출력하거나 그의 역의 과정을 수행하는 모뎀 DSP(Digital signal processor;8)와, 상기 호스트 프로세서(6)로부터 입력된 일반호 관련 타스크를 처리하고 모뎀 DSP(8)에 의해 처리된 HS-DSCH(High speed downlink shared channel)신호를 HS-SCCH(High speed shared channel control channel)와 HS-DPCCH(High speed dedicated physical control channel)블록(9,10)을 통해 처리하여 출력시키는 모뎀 ASIC(11)과, 상기 모뎀 ASIC(11)으로부터 출력된 전송신호를 병렬로 합성하고 USB 제어신호를 생성하여 CTM모듈(4)로 출력시키는 MCM 모듈(12)로 이루어진다.

그리고, 상기 스케쥴링 프로세서(7)에는 호스트 프로세서(6)에 의해 분리된 MAC-hs관련 일련의 타스크들을 우선순위를 부여하여 큐잉(QUEUING)처리하는 큐(13)와, 상기 큐(13)로부터 출력된 타스크를 그 우선순위에 따라 스케쥴링하여 처리하는 스케쥴러(14)를 구비한다.

또한, 상기 호스트 프로세서(6)의 일단에는 RCCA(3)와 프로세서(6)사이에서 Traffic Data나 Control Data를 호스트 프로세서(6)의 ATM controller(도시안됨)에서 ATM Cell로 만들면 이를 전송하고 상위로부터 온 ATM Cell을 호스트 프로세서(6)의 ATM controller로 전달하는 기능을 수행하는 AIM 모듈(15)이 연결된다. 여기서, 상기 프로세서들(6,7)은 통상 마이크로소프사가 제조한 MPC 8280계열을 사용한다.

여기서, 상기 CTM모듈(4)은 호스트 프로세서(6)의 기능제어하에 모뎀 ASIC(11)으로부터의 순방향 링크 기저대역 디지털신호(Forward Link Base-band Digital Signal)을 섹터(Sector)별 IQ신호를 분리하여 에러체킹한 다음 합성하고 그 합성된 전송데이터(TX Data)를 예컨대, CHIPx12 Rate의 병렬(Parallel) 16비트 포맷(Format)으로 정렬(Align)하여 백보드(16)와 송신링크(Glink TX:1)를 경유하여 채널관리카드인 RCCA-DT(3)로 전송하는 기능도 포함한다.

또한, 상기 호스트 프로세서(6)와 스케쥴링 프로세서(7)사이에는 PCI(32Bit , 66MHz)를 이용하여 인터페이스한다.

다음에는 상기와 같은 본 발명 장치의 동작을 설명한다.

본 발명 장치는 호스트 프로세서(6)가 호처리에 필요한 제어신호들을 AIM모듈(15)을 통해 ATM셀신호로 전송받아 예컨대, 다수개의 모뎀 DSP(8)나 모뎀 ASIC(11)의 Address/Data Interface Buffer 제어기능을 포함하여 채널카드(5)의 전반적인 제어기능 예컨대, 자체의 Reset 과 S/W Watchdog Control, Host Interface 신호 Control기능 및 Board Status Management등의 기능을 제어한다.

여기서, 상기 node-B의 부다카드(17)로부터 백보드(16)와 수신링크(Glink RX:2)를 경유하여 외부 무선단말기(도시안됨)의 호신호가 전송될 경우 CTM모듈(4)은 호스트 프로세서(6)의 제어하에 채널관리카드인 RCCA-DT(3)로부터 분배받은 시스템타임을 이용하여 모뎀 ASIC(11) 혹은 모뎀 DSP(8)에 필요한 Timing 신호를 생성하여 모뎀 ASIC(11) 혹은 모뎀 DSP(8)로 분배하게 되는데, 이때, 상기 호스트 프로세서(6)는 상기 CTM모듈(4)을 경유하여 입력된 타스크신호 즉, HS-DSCH 데이터 프레임에서 예컨대, 일반호 관련 타스크는 즉시 상기 모뎀 ASIC(11)로 전송하고, 반면에 MAC-hs관련 일련의 타스크( HS-DSCH FP Rx와 HS-DSCH FP)는 스케쥴링 프로세서(7)로 입력시킨다. 그러면, 상기 스케쥴링 프로세서(7)는 상기 호스트 프로세서(6)에 의해 분리된 MAC-hs관련 일련의 타스크들( HS-DSCH FP Rx와 HS-DSCH FP)을 우선순위를 부여하여 큐잉(QUEUING)처리하고 그 우선순위에 따른 타스크를 스케쥴링처리하여 스케쥴링정보(Scheduling information for HS-SCCH TX)와 함께 모뎀 DSP(8)로 출력시킨다. 또한, 상기 스케쥴링 프로세서(7)는 UE, HS-SCCH, Priority Queue, HARQ Process 선택 기능, HS-DSCH 송신 파라메타 결정기능 및 ACK/NACK, CQI 수신 기능과 HARQ Process ID결정하는 기능들도 처리한다.

이때, 상기 모뎀 DSP(8)는 상기 CTM모듈(4)의 타이밍신호에 의해 분배된 순방향 채널(Forward Channel) 혹은 역방향 채널(Reverse Channel)의 호신호중 상기 스케쥴링 프로세서(7)의 특정 타스크 예컨대, MAS-hs PDU전송신호를 처리하여 모뎀 ASIC(11)으로 출력시킨다. 그러면, 상기 모뎀 ASIC(11)은 상기 CTM모듈(4)의 타이밍신호에 의해 분배된 순방향 채널(Forward Channel) 혹은 역방향 채널(Reverse Channel)의 호신호를 호스트 프로세서(6)의 기능제어하에 무선접속 프로토콜을 이용하여 WCDMA 물리계층(physical layer) 방식으로 신호처리하는데, 예컨대, 상기 호스트 프로세서(6)로부터 입력된 일반호 관련 타스크는 그대로 처리하고 모뎀 DSP(8)에 의해 처리된 HS-DSCH신호는 HS-SCCH 블록(9)과 HS-DPCCH 블록(10)을 통해 처리하여 MCM 모듈(12)를 경유하여 CTM모듈(4)로 출력시키게 되는데, 이 CTM모듈(4)은 모뎀 ASIC(11)으로부터의 순방향 링크 기저대역 디지털신호(Forward Link Base-band Digital Signal)을 섹터(Sector)별 IQ신호를 분리하여 에러체킹한 다음 합성하고 그 합성된 전송데이터(TX Data)를 예컨대, CHIPx12 Rate의 병렬(Parallel) 16비트 포맷(Format)으로 정렬(Align)하여 백보드(16)와 송신링크(Glink TX:1)를 경유하여 채널관리카드인 RCCA-DT(3)로 전송하여 처리한다.

이상 설명에서와 같이 본 발명은 node-B의 채널카드내에 구비되는 프로세서를 이중화하여 호스트 프로세서로는 통상의 일반 호신호를 처리하게 하고 그 나머지 프로세서로는 우선순위가 부여된 처리시간이 많이 소요되는 프로세스데이터를 스케쥴링하여 처리하도록 하므로써, 기존의 DBPA-DT에 비해 호처리 데이터에 대한 신호지연이 적으므로 그에 따라 채널카드장치의 호처리 기능성을 상당히 향상시키는 장점을 가지고 있다.

또한, 본 발명에 의하면, MAC-hs PDU 전송 방식 경로를 기존의 모뎀 ASIC으로의 Normal 호 경로와 분리처리하므로 그에 따라 채널카드장치의 과부하특성도 상당히 저감시키는 효과도 있다.

도 1은 IMT-2000용 node-B의 종래 채널카드장치를 설명하는 설명도.

도 2는 본 발명의 채널카드장치를 설명하는 설명도.

도 3은 본 발명의 장치의 기능을 좀 더 세부적으로 설명하는 설명도.

<부호의 상세한 설명>

1 : 송신 링크 2 : 수신 링크

3 : RCCA 4 : CTM모듈

5 : 채널카드 6 : 호스트 프로세서

7 : 스케쥴링 프로세서 8 : 모뎀 DSP

9 : HS-SCCH블록 10 : HS-DPCCH 블록

11: 모뎀 ASIC 12: MCM 모듈

13: 큐 14: 스케쥴러

15: AIM 모듈 16: 백보드

17: BUDA

Claims

CTM모듈을 통해 호신호를 송수신처리하는 IMT-2000용 기지국의 채널카드장치에 있어서,

상기 CTM모듈을 경유하여 입력된 HS-DSCH 데이터 프레임에서 일반호 관련 타스크와 MAC-hs관련 타스크를 분리 출력시키는 호스트 프로세서와, 상기 호스트 프로세서에 의해 분리된 MAC-hs관련 타스크들에 우선순위를 부여하여 큐잉처리하고 그 우선순위에 따른 타스크를 스케쥴링하여 처리하는 스케쥴링 프로세서와, 상기 CTM 모듈의 호신호중 상기 스케쥴링 프로세서의 MAS-hs PDU전송신호를 처리하는 모뎀 DSP와, 상기 호스트 프로세서로부터 입력된 일반호 관련 타스크를 처리하고 모뎀 DSP에 의해 처리된 HS-DSCH신호를 처리하여 출력시키는 모뎀 ASIC를 포함하는 것을 특징으로 하는 이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치.
제1항에 있어서, 상기 스케쥴링 프로세서에는 호스트 프로세서에 의해 분리된 MAC-hs관련 일련의 타스크들을 우선순위를 부여하여 큐잉처리하는 큐와, 상기 큐로부터 출력된 타스크를 그 우선순위에 따라 스케쥴링하여 처리하는 스케쥴러를 구비하는 것을 특징으로 하는 이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치.
제1항에 있어서, 상기 호스트 프로세서와 스케쥴링 프로세서사이에는 PCI방식으로 인터페이스하는 것을 특징으로 하는 이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치.
제1항에 있어서, 상기 모뎀 ASIC에는 HS-DSCH신호를 처리하기위해 HS-SCCH와 HS-DPCCH 블록을 구비하는 것을 특징으로 하는 이중화 프로세서구조를 갖는 유엠티에스 시스템망의 기지국의 채널카드장치.