KR20050064317A - Method for fabricating storage node electrode of capacitor - Google Patents
Method for fabricating storage node electrode of capacitor Download PDFInfo
- Publication number
- KR20050064317A KR20050064317A KR1020030095675A KR20030095675A KR20050064317A KR 20050064317 A KR20050064317 A KR 20050064317A KR 1020030095675 A KR1020030095675 A KR 1020030095675A KR 20030095675 A KR20030095675 A KR 20030095675A KR 20050064317 A KR20050064317 A KR 20050064317A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- storage node
- silicon film
- node electrode
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Abstract
본 발명은 캐패시터의 스토리지노드 전극 형성방법에 관해 개시한 것으로서, 반도체기판 위에 스토리지노드 콘택을 가진 스토리지노드전극 분리용 절연막을 형성하는 단계와, 절연막 전면에 실리콘막을 형성하는 단계와, 실리콘막을 에치백하고 나서, 상기 잔류된 실리콘막에 반구형입자를 형성하는 단계와, 반구형입자를 포함한 잔류된 실리콘막을 산화시켜 스토리지노드 콘택 측면에 반구형상의 산화막을 형성하는 단계와, 산화막을 포함한 기판 전면에 도전막을 증착하는 단계와, 도전막을 화학적 기계적 연마하여 측면이 상기 반구형상인 스토리지노드 전극을 형성하는 단계와, 산화막 및 절연막을 제거하는 단계를 포함한다.The present invention relates to a method of forming a storage node electrode of a capacitor, comprising: forming an insulating film for separating a storage node electrode having a storage node contact on a semiconductor substrate; forming a silicon film on the entire surface of the insulating film; and etching back the silicon film. And forming hemispherical particles in the remaining silicon film, oxidizing the remaining silicon film including hemispherical particles to form a hemispherical oxide film on the storage node contact side, and depositing a conductive film on the entire surface of the substrate including the oxide film. And chemically polishing the conductive film to form a storage node electrode having a hemispherical side surface, and removing the oxide film and the insulating film.
Description
본 발명은 반도체 소자를 제조하는 기법에 관한 것으로, 더욱 상세하게는 반구형입자(Hemisheprical grain; 이하 HSG로 약칭함) 기술을 적용시켜 표면적을 증가시키고 스토리지노드 전극 간의 브릿지(bridge)를 방지하는 적층구조를 가진 캐패시터의 스토리지노드 전극 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for manufacturing a semiconductor device, and more particularly, to a stack structure in which a hemispherical grain (hereinafter referred to as HSG) technology is applied to increase a surface area and prevent a bridge between storage node electrodes. It relates to a method of forming a storage node electrode of a capacitor having a.
메모리 소자의 캐패시터는 정보를 저장하기 위해 사용된다. 특히 메모리 소자 중 DRAM(Dynamic random access memory)의 캐패시터 용량은 DRAM의 고집적화에 중요한 요소이다. 예를 들어 DRAM을 고집적을 위해 DRAM의 단위 셀(Cell) 면적이 축소되면 스토리지노드전극의 표면적이 감소되어 캐패시터의 용량이 감소된다. 이 결과 리프레쉬 타임(Refresh time) 감소되어 제품의 신뢰성이 저하된다. 이를 극복하기 위해 캐패시터의 스토리지노드 전극의 표면적을 증가시키기 위한 방법이 개발되고 있다. The capacitor of the memory element is used to store the information. In particular, the capacitor capacity of the DRAM (Dynamic Random Access Memory) is an important factor for high integration of the DRAM. For example, if the area of the DRAM unit cell is reduced for high integration of the DRAM, the surface area of the storage node electrode is reduced, thereby reducing the capacity of the capacitor. As a result, the refresh time is reduced, which reduces the reliability of the product. To overcome this, a method for increasing the surface area of a storage node electrode of a capacitor has been developed.
도 1및 도 2는 종래기술에 따른 캐패시터의 스토리지노드 전극 형성방법을 설명하기 위한 도면으로서, 도 1은 종래기술에 따른 캐패시터의 스토리지노드 전극 평면도이고, 도 2는 도 1의 AB선을 따라 절단한 단면도이다.1 and 2 are views for explaining a storage node electrode forming method of a capacitor according to the prior art, Figure 1 is a plan view of the storage node electrode of the capacitor according to the prior art, Figure 2 is cut along the AB line of Figure 1 One cross section.
종래의 기술에서는, 상기 캐패시터의 스토리지노드 표면적을 증가시키기 위해, 도 1및 도 2에 도시된 바와같이, 스토리지노드전극(S1)의 표면에 HSG(a)를 형성하는 방법을 이용하였다. 도 2에서, 미설명된 도면부호 1은 기판을, 도면부호 2는 절연막을, 그리고 도면부호 3은 개구부를, 도면부호 4는 플러그를 각각 나타낸 것이다.In the related art, in order to increase the storage node surface area of the capacitor, as shown in FIGS. 1 and 2, the HSG (a) is formed on the surface of the storage node electrode S1. In Fig. 2, reference numeral 1 denotes a substrate, reference numeral 2 denotes an insulating film, reference numeral 3 denotes an opening, and reference numeral 4 denotes a plug.
그러나, 종래의 기술에서는 집적도가 증가함에 따라 단위면적은 제곱배로 작아지게 되어 실린더 캐패시터의 경우 HSG를 형성할 만한 공간이 작아지고, HSG가 형성된다고 해도 유전체막과 플레이트전극이 증착될 공간이 제대로 형성되지 않으므로, 캐패시터로 작용할 수 있는 유효 표면적은 평판대비 표면적 증가비(AEF:Area Enhancement Factor)만큼 증가할 수 밖에 없다. However, in the related art, as the degree of integration increases, the unit area decreases in square times, so that in the case of the cylinder capacitor, the space for forming the HSG becomes small, and even if the HSG is formed, the space for the dielectric film and the plate electrode is properly formed. Therefore, the effective surface area that can act as a capacitor is inevitably increased by the AEF (Area Enhancement Factor).
유전체막과 플레이트전극을 위한 공간을 확보하기 위하여 HSG를 적용하지 않으려면 캐패시터의 높이를 증가시키거나 유전상수가 큰 유전체막을 사용할 수 있으나, 전자의 방법은 캐패시터 패턴 공정 뿐만 아니라 후속공정에서 스토리지노드 콘택 높이를 증가시키게 되고 상기 스토리지노드 콘택 매립에도 어려움이 따랐다. 한편, 후자의 방법은 유전체막으로서 HfO2,ZrO2 또는 BST 등 고유전상수를 갖는 물질을 확보하는데 많은 어려움을 겪고 있다.In order not to apply HSG to secure the space for the dielectric film and the plate electrode, the height of the capacitor may be increased or a dielectric film having a large dielectric constant may be used. However, the former method is not only a capacitor pattern process but also a storage node contact in a subsequent process. The height was increased and the storage node contact landfill was also difficult. On the other hand, the latter method has a lot of difficulties in securing a material having a high dielectric constant such as HfO2, ZrO2 or BST as a dielectric film.
또한, 스토리지노드 전극으로서 HSG가 없는 구조를 채택할 수도 있으나, 캐패시터 높이와 대비하여 지지힘이 약해 스토리지노드 전극의 기울어짐에 의해 브릿지(bridge)가 발생된다. In addition, although a structure without HSG may be adopted as the storage node electrode, a support force is weak compared to the height of the capacitor, and a bridge is generated by the inclination of the storage node electrode.
상기 HSG(a)를 스토리지노드 전극(S1) 표면에 형성되면 HSG로 인해 스토리지 노드의 표면적은 증가되나 HSG를 형성하기 위한 공정의 재현성이 어려운 문제점이 있다. When the HSG (a) is formed on the surface of the storage node electrode S1, the surface area of the storage node is increased due to the HSG, but the reproducibility of the process for forming the HSG is difficult.
따라서, 상기 문제점을 해결하고자, 본 발명의 목적은 HSG의 역상으로 올록볼록한 표면을 가진 스택 타입의 스토리지노드 전극을 형성함으로써, 스토리지노드콘택과의 접촉면적을 증가시키면서 지지하는 힘이 증가된 안정한 구조의 캐패시터의 스토리지노드 전극 형성방법을 제공하려는 것이다.Therefore, in order to solve the above problems, an object of the present invention is to form a stack type storage node electrode having a convex surface in the reverse phase of the HSG, thereby increasing the supporting area while increasing the contact area with the storage node contact, thereby increasing the supporting structure. It is to provide a method of forming a storage node electrode of a capacitor.
상기 목적을 달성하고자, 본 발명에 따른 캐패시터의 스토리지노드 전극 형성방법은 반도체기판 위에 스토리지노드 콘택을 가진 스토리지노드전극 분리용 절연막을 형성하는 단계와, 절연막 전면에 실리콘막을 형성하는 단계와, 실리콘막을 에치백하고 나서, 상기 잔류된 실리콘막에 반구형입자를 형성하는 단계와, 반구형입자를 포함한 잔류된 실리콘막을 산화시켜 스토리지노드 콘택 측면에 반구형상의 산화막을 형성하는 단계와, 산화막을 포함한 기판 전면에 도전막을 증착하는 단계와, 도전막을 화학적 기계적 연마하여 측면이 상기 반구형상인 스토리지노드 전극을 형성하는 단계와, 산화막 및 절연막을 제거하는 단계를 포함하는 것을 특징으로 한다.To achieve the above object, a storage node electrode forming method of a capacitor according to the present invention comprises the steps of forming an insulating film for storage node electrode separation having a storage node contact on a semiconductor substrate, forming a silicon film on the entire surface of the insulating film, After etching back, forming hemispherical particles in the remaining silicon film, oxidizing the remaining silicon film including hemispherical particles to form a hemispherical oxide film on the side of the storage node contact, and conducting the entire surface of the substrate including the oxide film. And depositing a film, chemically mechanically polishing the conductive film to form a storage node electrode having a hemispherical side surface, and removing an oxide film and an insulating film.
상기 절연막은 SiO2막 및 불순물을 함유한 SiO2막 중 어느 하나를 이용하는 것이 바람직하다.It is preferable to use either the SiO2 film or the SiO2 film containing impurities for the insulating film.
상기 실리콘막은 불순물이 도핑된 다결정실리콘막, 불순물이 도핑된 비정질실리콘막 및 표면이 울퉁불퉁한 실리콘막 중 어느 하나를 이용하여 100∼500Å두께로 형성하는 것이 바람직하다.The silicon film is preferably formed to have a thickness of 100 to 500 kV using any one of a polycrystalline silicon film doped with an impurity, an amorphous silicon film doped with an impurity, and a silicon film having an uneven surface.
상기 표면이 울퉁불퉁한 실리콘막은 530∼570℃의 온도 및 0.9∼3토르의 압력 하에서, SiH4가스를 실리콘 소스가스로 사용하여 증착하는 것이 바람직하다.The uneven surface of the silicon film is preferably deposited using a SiH 4 gas as a silicon source gas at a temperature of 530 to 570 ° C. and a pressure of 0.9 to 3 Torr.
상기 실리콘막의 식각공정은 비등방성 건식식각으로 진행하는 것이 바람직하다. It is preferable that the etching process of the silicon film is performed by anisotropic dry etching.
상기 실리콘막의 식각공정 후에, 잔류된 실리콘막에 제 1세정공정을 진행하여 자연산화막을 제거하는 단계와, 상기 세정공정이 완료된 결과물에 1E-4토르 이하의 압력에서 실리콘 소스가스를 이용하여 진공어닐을 실시하는 단계를 추가하는 것이 바람직하다.After the etching process of the silicon film, performing a first cleaning process on the remaining silicon film to remove the natural oxide film, and vacuum annealing using a silicon source gas at a pressure of 1E-4 Torr or less to the resulting product It is preferable to add the step of carrying out
상기 도전막은 스텝커버리지가 85이상인 TiN, Ti, WN, W, Al, Cu 및 Pt 중 어느하나의 금속막을 이용하거나, 또는 TiSix 및 WSix 중 어느하나의 금속실리사이드막을 이용하는 것이 바람직하다.The conductive film is preferably a metal film of any one of TiN, Ti, WN, W, Al, Cu, and Pt having a step coverage of 85 or more, or a metal silicide film of any one of TiSix and WSix.
상기 산화막을 포함한 기판 전면에 도전막을 증착하기 이전에, 제 2세정공정을 진행하여 자연산화막을 제거하는 단계를 더 추가하는 것이 바람직하다.Before depositing the conductive film on the entire surface of the substrate including the oxide film, it is preferable to further add a step of removing the natural oxide film by performing a second cleaning process.
상기 스토리지노드 전극을 형성한 다음, 상기 스토리지노드 전극을 불활성가스 분위기에서 30초 1시간동안 결정화하는 단계를 추가하는 것이 바람직하다.After forming the storage node electrode, it is preferable to add the step of crystallizing the storage node electrode in an inert gas atmosphere for 30 seconds 1 hour.
(실시예)(Example)
이하, 첨부된 도면을 참고로하여 본 발명에 따른 캐패시터의 스토리지노드 전극 형성방법을 설명하기로 한다.Hereinafter, a method of forming a storage node electrode of a capacitor according to the present invention will be described with reference to the accompanying drawings.
도 3a 내지 도 3f는 본 발명에 따른 캐패시터의 스토리지노드 전극 형성방법을 설명하기 위한 공정단면도이다. 3A to 3F are cross-sectional views illustrating a method of forming a storage node electrode of a capacitor according to the present invention.
본 발명에 따른 캐패시터의 스토리지노드전극 형성방법은, 도 3a에 도시된 바와 같이, 반도체기판(10) 위에 제 1절연막(11)을 형성하고 나서, 상기 제1절연막(11)을 선택식각하여 기판의 일부위를 노출시키는 개구부(12)를 형성한다. 이때, 상기 기판(10)은, 도면에 도시되지 않았지만,소자의 활성영역을 정의하는 소자격리막 및 웰이 각각 형성되며, 게이트, 소오스/드레인을 포함한 트랜지스터가 구비된다. 또한, 상기 개구부(12)에 의해 노출된 부분은 소오스 또는 드레인이 된다. 이어, 상기 개구부(12)를 포함한 기판 상에 제 1다결정실리콘막(미도시)을 증착하고 나서, 상기 제 1다결정실리콘막을 화학적 기계적 연마(Chemical Mechanical Polishing)하여 개구부(12)를 매립시키는 플러그(13)를 형성한다.In the method of forming a storage node electrode of a capacitor according to the present invention, as shown in FIG. 3A, after forming the first insulating layer 11 on the semiconductor substrate 10, the substrate is formed by selectively etching the first insulating layer 11. An opening 12 is formed that exposes a portion of the opening. In this case, although not shown in the drawing, the substrate 10 is formed with an isolation layer and a well defining an active region of the device, and includes a transistor including a gate and a source / drain. In addition, the portion exposed by the opening 12 is a source or a drain. Subsequently, a first polycrystalline silicon film (not shown) is deposited on the substrate including the opening 12, and then the plug is embedded in the opening 12 by chemical mechanical polishing of the first polycrystalline silicon film. 13).
그런 다음, 상기 플러그(13)를 포함한 기판 전면에 실리콘질화막(14) 및 제 2절연막(15)을 차례로 형성한 다음, 상기 제 2절연막(15) 위에 플러그(13)와 대응되는 부위를 노출시키는 감광막 패턴(16)을 형성한다. 이때, 상기 제2절연막(15)은 스토리지노드 전극 간을 분리시키기 위한 것으로서, SiO2막 및 불순물을 함유한 SiO2막 중 어느 하나를 이용한다.Then, the silicon nitride film 14 and the second insulating film 15 are sequentially formed on the entire surface of the substrate including the plug 13, and then a portion corresponding to the plug 13 is exposed on the second insulating film 15. The photosensitive film pattern 16 is formed. In this case, the second insulating layer 15 is used to separate the storage node electrodes, and any one of an SiO 2 film and an SiO 2 film containing impurities is used.
이후, 도 3b에 도시된 바와 같이, 상기 감광막패턴을 마스크로 하여 상기 제 2절연막을 식각하여 스토리지노드 콘택(17)을 형성한다. 이때, 상기 제 2절연막 식각 공정에서 실리콘질화막(14)은 식각정지막으로서의 역할을 한다. 이어, 상기 감광막패턴을 제거하고 나서, 상기 스토리지노드 콘택(17)을 포함한 기판 전면에 100∼500Å두께, 바람직하게는 300Å두께의 실리콘막(18)을 증착한다. 이때, 상기 실리콘막(18)은 불순물이 도핑된 다결정실리콘막, 불순물이 도핑된 비정질실리콘막 및 표면이 울퉁불퉁한 실리콘막 중 어느 하나를 이용한다. 여기서, 상기 표면이 울퉁불퉁한 실리콘막은 530∼570℃의 온도 및 0.9∼3토르의 압력 하에서, SiH4가스를 실리콘 소스가스로 사용하여 증착한다.Thereafter, as illustrated in FIG. 3B, the second insulating layer is etched using the photoresist pattern as a mask to form a storage node contact 17. In this case, the silicon nitride layer 14 serves as an etch stop layer in the second insulating layer etching process. Subsequently, the photoresist pattern is removed, and then a silicon film 18 having a thickness of 100 to 500 microns, preferably 300 microns, is deposited on the entire surface of the substrate including the storage node contact 17. In this case, the silicon film 18 may be any one of a polysilicon film doped with an impurity, an amorphous silicon film doped with an impurity, and a silicon film having an uneven surface. In this case, the uneven surface of the silicon film is deposited using a SiH 4 gas as a silicon source gas at a temperature of 530 to 570 ° C. and a pressure of 0.9 to 3 Torr.
그런 다음, 도 3c에 도시된 바와 같이, 상기 제 2절연막 표면이 노출되는 시점까지 실리콘막을 식각한 다음, 상기 잔류된 실리콘막 표면에 HSG(HemiSpheric Grain: 이하, 반구형 입자이라 칭함)(18a)를 성장시킨다. 이때, 상기 실리콘막의 식각공정은 비등방성 건식식각으로 진행한다.Next, as shown in FIG. 3C, the silicon film is etched until the second insulating film surface is exposed, and then HSG (HemiSpheric Grain: hereinafter referred to as hemispherical particle) 18a is formed on the remaining silicon film surface. To grow. In this case, the etching process of the silicon film proceeds to anisotropic dry etching.
이후, 도면에 도시되지 않았지만, 상기 잔류된 실리콘막에 제 1세정공정을 진행하여 자연산화막을 제거하고 나서, 세정공정이 완료된 결과물에 1E-4토르 이하의 압력에서 실리콘 소스가스를 이용하여 진공어닐을 실시한다. 이어, 상기 제 3산화막을 포함한 기판 전면에 도전막을 증착하기 이전에, 먼저 제 2세정공정(미도시)을 진행하여 자연산화막을 제거한다. Subsequently, although not shown in the drawings, the remaining silicon film is subjected to a first cleaning process to remove the natural oxide film, and then vacuum annealing is performed using a silicon source gas at a pressure of 1E-4 Torr or less to the resultant product. Is carried out. Subsequently, prior to depositing a conductive film on the entire surface of the substrate including the third oxide film, first, a second cleaning process (not shown) is performed to remove the natural oxide film.
그런 다음, 도 3d에 도시된 바와 같이, 상기 반구형입자를 포함한 잔류된 실리콘막을 산화시킨다. 미설명된 도면부호 18b는 반구형입자를 포함한 실리콘막이 상기 산화공정에 의해 산화막으로 변화된 것을 보인 것으로서, 이하에서는 산화막이라 칭한다. 여기서, 산화막(18b)은 내면이 HSG형태로서, 울퉁불퉁한 구조를 가진다. 이어, 상기 결과물 위에 도전막(19)을 증착한다. 이때, 상기 도전막(19)은 다결정실리콘막을 사용하거나, 상기 다결정실리막 대신 스텝커버리지(step coverage)가 85이상이 되는 TiN, Ti, WN, W, Al, Cu 및 Pt 중 어느하나의 금속막 또는 TiSix 및 WSix 중 어느 하나의 금속실리사이드막을 이용한다. 또한, 상기 도전막(19)으로 금속막을 적용할 경우, 50Å 이상 증착한다.Then, as shown in FIG. 3D, the remaining silicon film including the hemispherical particles is oxidized. Unexplained reference numeral 18b shows that the silicon film containing the hemispherical particles is changed into an oxide film by the oxidation process, hereinafter referred to as an oxide film. Here, the oxide film 18b has an HSG-shaped inner surface, and has an uneven structure. Subsequently, a conductive film 19 is deposited on the resultant product. In this case, the conductive film 19 uses a polysilicon film or a metal film of any one of TiN, Ti, WN, W, Al, Cu, and Pt having a step coverage of 85 or more instead of the polysilicon film. Or a metal silicide film of any one of TiSix and WSix. In addition, when the metal film is applied to the conductive film 19, 50 Å or more is deposited.
이후, 도 3e에 도시된 바와 같이, 상기 도전막을 화학적 기계적 연마하여 캐패시터의 스토리지노드 전극(S2)을 분리시킨다. 이때, 상기 스토리지노드 전극(S2)은 반구형입자의 역상 구조로서, 표면적이 반구형입자를 적용했을때 만큼 증가된 올록볼록한 표면을 갖는 스택(stack)타입이며, 스토리지노드 콘택과의 접촉면적 및 지지하는 힘이 증가된 안정한 구조를 가진다. 이어, 상기 스토리지노드 전극(S2)을 불활성가스 분위기에서 30초 1시간동안 결정화(미도시)함으로서, 상기 스토리지노드 전극(S2)의 조성변화가 초래되지 않도록 한다.Thereafter, as illustrated in FIG. 3E, the conductive layer is chemically mechanically polished to separate the storage node electrode S2 of the capacitor. At this time, the storage node electrode (S2) is a reverse phase structure of the hemispherical particles, a stack type having a convex surface increased as the surface area is applied when the hemispherical particles are applied, and the contact area and the support area of the storage node contact It has a stable structure with increased force. Subsequently, the storage node electrode S2 is crystallized (not shown) for 30 seconds and 1 hour in an inert gas atmosphere so that the composition change of the storage node electrode S2 is not caused.
그런 다음, 도 3f에 도시된 바와 같이, 상기 스토리지노드 전극(S2) 측면의 산화막 및 제 2절연막을 제거한다. 이후, 도면에 도시되지는 않았으나, 상기 스토리지노드 전극(S2) 구조 위에 유전체막을 개재시켜 플레이트전극을 형성하여 캐패시터 제조를 완료한다.3F, the oxide layer and the second insulating layer on the side of the storage node electrode S2 are removed. Subsequently, although not shown in the drawing, a plate electrode is formed on the storage node electrode S2 structure by interposing a dielectric film to complete capacitor manufacturing.
도 4 및 도 5는 기존의 스토리지노드 전극을 도시한 도 1및 도 2와 비교하여 본 발명에 따른 캐패시터의 스토리지노드 전극에 대한 이해를 돕기 위한 도면으로서, 도 4은 본 발명에 따른 캐패시터의 스토리지노드 전극의 평면도이고, 도 5는 도 3의 CD선을 따라 절단한 단면도이다. 4 and 5 are views for better understanding of a storage node electrode of a capacitor according to the present invention compared to FIGS. 1 and 2 showing conventional storage node electrodes, and FIG. 4 is a view illustrating a storage of a capacitor according to the present invention. 5 is a plan view of the node electrode, and FIG. 5 is a cross-sectional view taken along the CD line of FIG. 3.
도 4 및 도 5에 도시된 바와 같이, 본 발명의 방법을 적용시켜 형성된 캐패시터의 스토리지노드전극은 HSG의 역상 구조로 올록볼록한 표면을 갖는 스택타입을 가짐에 따라, 기존의 실린더형 스토리지노드 전극에 비해 캐패시턴스가 감소됨이 없이 스토리지노드 콘택과의 접촉면적이 증가되고 뿐만 아니라, 지지하는 힘 또한 증가된다. As shown in Figures 4 and 5, the storage node electrode of the capacitor formed by applying the method of the present invention has a stack type having a convex surface in the reverse phase structure of the HSG, so as to the existing cylindrical storage node electrode Compared to this, the area of contact with the storage node contact is increased without decreasing capacitance, and the supporting force is also increased.
이상에서와 같이, 본 발명은 올록볼록한 표면을 갖는 스택타입의 캐패시터의 스토리지노드 전극을 형성함으로써, 종횡비가 15이상이 되는 캐패시터 형성 시, 동일 부피에서 캐패시터를 형성한다고 가정할때, 기존의 실린더형 스토리지노드전극과 비교하여 캐패시턴스가 감소됨이 없이 스토리지노드 콘택과의 접촉면적 및 지지하는 힘이 증가된, 즉, 스토리지노드 전극의 강도(hardness)가 증가하게 된다. 따라서, 소자특성을 개선하여 수율을 향상시키고 디자인룰 감소에 대응할 수 있다.As described above, the present invention, by forming the storage node electrode of the stack-type capacitor having a convex surface, when a capacitor having an aspect ratio of 15 or more, assuming that the capacitor is formed in the same volume, the existing cylindrical Compared with the storage node electrode, the contact area and the supporting force with the storage node contact are increased without increasing the capacitance, that is, the strength of the storage node electrode is increased. Therefore, it is possible to improve the device characteristics to improve the yield and to reduce the design rule.
또한, 본 발명은 스토리지노드 전극이 반구형 구조의 역상 형태를 가짐으로써, 제 2절연막 제거 시 스토리지노드 전극의 측면 일부가 떨어져 나갈 우려가 없다.In addition, according to the present invention, since the storage node electrode has a hemispherical reverse phase shape, there is no fear that a portion of the side surface of the storage node electrode may fall off when the second insulating layer is removed.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
도 1은 종래기술에 따른 캐패시터의 스토리지노드 전극의 평면도.1 is a plan view of a storage node electrode of a capacitor according to the prior art.
도 2는 도 1의 AB선을 따라 절단한 단면도.FIG. 2 is a cross-sectional view taken along line AB of FIG. 1. FIG.
도 3a 내지 도 3f는 본 발명에 따른 캐패시터의 스토리지노드 전극 형성방법을 설명하기 위한 공정단면도. 3A to 3F are cross-sectional views illustrating a method of forming a storage node electrode of a capacitor according to the present invention.
도 4은 본 발명에 따른 캐패시터의 스토리지노드 전극의 평면도.4 is a plan view of a storage node electrode of a capacitor according to the present invention;
도 5는 도 3의 CD선을 따라 절단한 단면도. FIG. 5 is a cross-sectional view taken along the line CD of FIG. 3.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095675A KR100618693B1 (en) | 2003-12-23 | 2003-12-23 | method for fabricating storage node electrode of capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095675A KR100618693B1 (en) | 2003-12-23 | 2003-12-23 | method for fabricating storage node electrode of capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050064317A true KR20050064317A (en) | 2005-06-29 |
| KR100618693B1 KR100618693B1 (en) | 2006-09-11 |
Family
ID=37255929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030095675A KR100618693B1 (en) | 2003-12-23 | 2003-12-23 | method for fabricating storage node electrode of capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100618693B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716644B1 (en) * | 2005-06-30 | 2007-05-09 | 주식회사 하이닉스반도체 | Method for manufacturing mim capacitor in semiconductor device |
-
2003
- 2003-12-23 KR KR1020030095675A patent/KR100618693B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100716644B1 (en) * | 2005-06-30 | 2007-05-09 | 주식회사 하이닉스반도체 | Method for manufacturing mim capacitor in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100618693B1 (en) | 2006-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491601B2 (en) | Methods of forming electronic devices including electrodes with insulating spacers thereon | |
| JP3222944B2 (en) | Method for manufacturing capacitor of DRAM cell | |
| US5821139A (en) | Method for manufacturing a DRAM with increased electrode surface area | |
| US5723373A (en) | Method of making porous-Si capacitors for high density drams cell | |
| US5966612A (en) | Method of making a multiple mushroom shape capacitor for high density DRAMs | |
| US6150213A (en) | Method of forming a cob dram by using self-aligned node and bit line contact plug | |
| US5933742A (en) | Multi-crown capacitor for high density DRAMS | |
| US5670405A (en) | Method of making a tooth shaped capacitor using ion implantation | |
| US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
| US5851877A (en) | Method of forming a crown shape capacitor | |
| US5759895A (en) | Method of fabricating a capacitor storage node having a rugged-fin surface | |
| US5770510A (en) | Method for manufacturing a capacitor using non-conformal dielectric | |
| US5670406A (en) | Method of making a tooth shaped capacitor | |
| US6548348B1 (en) | Method of forming a storage node contact hole in a porous insulator layer | |
| US6011286A (en) | Double stair-like capacitor structure for a DRAM cell | |
| US6057205A (en) | Method to form a ragged poly-Si structure for high density DRAM cells | |
| US5814549A (en) | Method of making porous-si capacitor dram cell | |
| US5677223A (en) | Method for manufacturing a DRAM with reduced cell area | |
| JPH10242417A (en) | Semiconductor device and its manufacturing method | |
| US5976981A (en) | Method for manufacturing a reverse crown capacitor for DRAM memory cell | |
| US5830792A (en) | Method of making a stack capacitor in a DRAM cell | |
| KR100618693B1 (en) | method for fabricating storage node electrode of capacitor | |
| US5756388A (en) | Method for fabricating a rake-shaped capacitor | |
| US5807777A (en) | Method of making a double stair-like capacitor for a high density DRAM cell | |
| US7781298B2 (en) | Methods for fabricating a capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |