KR20050050606A - 데이터 송신 방법, 데이터 디코딩 방법 및 결합형검출기/디코더 장치 - Google Patents

데이터 송신 방법, 데이터 디코딩 방법 및 결합형검출기/디코더 장치 Download PDF

Info

Publication number
KR20050050606A
KR20050050606A KR1020040097857A KR20040097857A KR20050050606A KR 20050050606 A KR20050050606 A KR 20050050606A KR 1020040097857 A KR1020040097857 A KR 1020040097857A KR 20040097857 A KR20040097857 A KR 20040097857A KR 20050050606 A KR20050050606 A KR 20050050606A
Authority
KR
South Korea
Prior art keywords
decoding
output
bit
bits
detector
Prior art date
Application number
KR1020040097857A
Other languages
English (en)
Inventor
크래머게르하드구엔터데오도르
브링크스테판텐
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20050050606A publication Critical patent/KR20050050606A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1191—Codes on graphs other than LDPC codes
    • H03M13/1194—Repeat-accumulate [RA] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
    • H04L1/06—Arrangements for detecting or preventing errors in the information received by diversity reception using space diversity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Radio Transmission System (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

통신 시스템에 대한 변조 및 코딩 방안은 송신을 위한 채널 정보를 인코딩하고, 코딩된 채널 정보를 디코딩하기 위해 결합형 검출 및 디코딩 장치를 이용하기 위한 비계통 반복 누산 코드(nonsystematic repeat-accumulate code)의 사용을 기초로 한다. 비계통 반복 누산 코드는 송신기에서 인코더에 의해 생성되고, 수신기에서 복합 검출기/디코더 장치에 의해 디코딩될 수 있다.

Description

데이터 송신 방법, 데이터 디코딩 방법 및 결합형 검출기/디코더 장치{NONSYSTEMATIC REPEAT-ACCUMULATE CODES FOR ENCODING AND DECODING INFORMATION IN A COMMUNICATION SYSTEM}
본 발명은 통신 시스템에서 비계통 반복 누산 코드(nonsystematic repeat-accumulate code)를 이용하는 것에 관한 것이다.
송신기 및 수신기 각각에서 다수의 안테나를 사용하는 무선 통신 시스템인, 소위 MIMO(multi-input multi-output) 시스템은 단일의 안테나 시스템, 즉 송신기 및 수신기에서 각각 하나의 안테나를 갖는 시스템에 비교하여 크게 향상된 성능을 달성할 수 있다. 일반적인 MIMO 무선 통신 시스템에서, 송신될 데이터 스트림은, 잘 알려진 기법을 이용하여 처리됨으로써, 복수의 상이한 송신 안테나를 통해 송신되는 공간-시간 코딩된 신호(space-time coded signal)를 형성한다.
송신 안테나로부터 방사되는 신호들은 수신 안테나에서, 각각의 송신된 신호들의 중첩으로서 도달된다. 비록, 송신된 신호들은 서로 간섭하지만, 수신된 신호들은 수신기에서, 이들 중첩된 신호들을 분리하여 디코딩하도록 처리된다. 전형적으로, 수신기는 디코딩된 신호에서의 비트 에러의 수를 감소시키기 위해, 수 차례에 걸쳐 MIMO 검출기 및 채널 디코더를 이용한다.
공간-시간 코딩된 신호를 형성하기 위해 데이터 스트림의 신호를 코딩하는데 이용된 채널 코딩은 수신기에서 에러 정정을 위해 이용된다. 즉, 수신기에서의 채널 디코더는, 잡음 및/또는 간섭으로 인해 에러 상태로 수신기에 도달하는 비트를 복원할 수 있다. 통상적으로, 터보 코드와 같은 강한 채널 코드가 이용되어 왔다. 그러나, 연구에 의하면, 송신기에서의 안테나의 수가 수신기에서의 안테나의 수보다 많을 경우, 채널 코드의 세기 증가가 수신기에서 디코딩된 신호에서의 에러 감소를 초래할 필요는 없는 것으로 알려져 있다.
공동 계류중이며 공동 양수된, "MIMO SYSTEMS HAVING A CHANNEL DECODER MATCHED TO A MIMO DETECTOR"라는 명칭의 미국 특허 출원 제 10/180,727 호(2002년 6월 26일 출원됨)는, 수신기가 MIMO 검출기를 갖는 통신 시스템에서, 특히 송신 안테나의 수가 수신 안테나의 수보다 많을 경우, 채널 코드로서 LDPC(low density parity check codes) 코드를 이용하는 것에 대해 기술하고 있다. LDPC 코드는 디코딩 속성을 변경하도록 조정되어, 수신기에서의 LDPC 코드 디코더가, MIMO 검출기의 전송 특성 곡선에 매칭되는 전송 특성 곡선을 갖도록 설계될 수 있다.
전송 특성 곡선은 장치의 입력에서의 소프트 값 비트(soft value bits)의 상호 정보 내용(mutual information content)의 함수로서 결정된 (채널 디코더와 같은) 장치의 출력에서 소프트 값 비트(그 값이 비트가 1 또는 0인지의 여부 및 이것이 알려지는 확실성에 대한 지시 둘다를 전달하는 비트)의 외부(extrinsic) 상호 정보 내용을 나타내는 곡선으로서 정의될 수 있다. 전송 특성 곡선은, 종래 기술에 알려진 바와 같이, EXIT(extrinsic information transfer) 차트, BER(bit error rate) 차트 또는 SNR(signal to noise ratio) 차트로 도시될 수 있다.
반복 누산(RA) 코드는 병렬 연결(PC 또는 터보) 및 LDPC 코드에 대한 경쟁적인 대안으로서 최근에 고안되었다. RA 코드는 다음과 같은 순서로 된 네 가지 유형의 동작, 즉 가변 레이트 반복 인코더(variable rate repetition encoder), 인터리버(interleaver), 가변 레이트 모듈로-2 가산기(variable rate modulo-2 adder)(단일 패리티 체크 인코더) 및 누산기 동작을 이용하여 인코딩된다. 일반적인 구조는 H. Jin 등에 의한 "Irregular repeat-accumulate codes" in Proc. 2nd Int. Symp. On Turbo Codes, Brest, Franc, 2000의 논문에 기술되어 있다. MIMO 시스템에 있어서, LDPC 및 RA 코드는 둘다 시스템의 성능에 근접하여 동작할 수 있다. 한 가지 유형의 비정규 RA 코드가 비계통 반복 누산(RA) 코드로서 알려져 있다. 비계통 RA 코드는 많은 채널에 대한 성능에 근사하여 동작할 수 있는 반복적 디코딩가능 채널 코드의 개발중인 패밀리이다.
본 발명의 예시적인 실시예는 통신 시스템에서 데이터를 송신하는 방법에 관한 것이다. 본 방법에서, 데이터 스트림의 비트는 비계통 반복 누산 코드로 인코딩되고, 송신을 위한 신호에 맵핑된다. 다른 예시적인 실시예는 통신 시스템에서 데이터를 디코딩하는 방법에 관한 것이다. 검출 출력을 획득하기 위해, 비계통 반복 누산 코드로 인코딩된 데이터 스트림의 하나 이상의 송신된 신호가 검출된다. 데이터 스트림 복원을 위한 비트의 디코딩된 스트림을 획득하기 위해, 검출 출력이 디코딩된다.
다른 예시적인 실시예는 통신 시스템에서의 수신기를 위한 결합형 검출기/디코더 장치에 관한 것이다. 이러한 장치는 하나 이상의 채널상에 수신된 채널 정보로부터 비트 검출을 수행하여 검출기 출력을 제공하는 검출기를 포함할 수 있다. 제 1 노드 디코더는 검출기 출력으로부터 외부 값을 결정하여, 다음의 비트 검출 반복을 위해 검출기에 의한 선험적 지식(priori knowledge)으로서 이용한다. 또한, 제 1 노드 디코더는 제 2 노드 디코더에 입력되는 검출기 출력에 근거한 신뢰도 값을 출력한다. 제 2 노드 디코더는 수신된 신뢰도 값으로부터 수정된 신뢰도 값을 결정한다. 검출기 및 제 1 노드 디코더로부터의 결합된 출력은 제 1 전송 특성 곡선에 의해 표현된다. 제 2 노드 디코더로부터의 출력은 제 1 전송 특성 곡선에 실질적으로 매칭하도록 적응된 제 2 전송 특성 곡선에 의해 표현되어, 감소된 비트 에러율로 가장 높은 데이터율에서 수신 채널 정보를 디코딩하는 것을 용이하게 한다.
본 발명은 이하의 상세한 설명 및 도면을 참조함으로써 완전히 이해할 것이며, 도면에 있어서, 유사한 요소는 유사한 참조 번호로 표시되고, 프라임 및 다수의 프라임 표기는, 단지 예로서 제공되며 본 발명을 제한하는 것이 아닌 대안적인 실시예에서의 유사한 요소를 나타낸다.
본 발명의 예시적인 실시예는 송신기에서 인코더에 의해 생성되어, 수신기에서 복합 검출기/디코더 장치에 의해 디코딩되는 비계통 반복 누산 코드(또한, 체크 바이레귤러, 비계통 RA(BNRA) 코드라고도 지칭됨)를 이용하는 변조 및 코딩 방안에 관한 것이다. 예를 들어, 이하에 기술된 예시적인 실시예는 DSL 통신 및 케이블 시스템을 포함하는, 그러나 이것에 한정되지는 않는, 다수 채널 입력 및 다수 채널 출력을 이용하는 임의의 통신 시스템에 적용가능하지만, 송신기 및 수신기는 MIMO 통신 시스템의 일부일 수 있다.
예시적인 실시예에서, 복합 검출기/디코더 장치는 BNRA 인코딩된 신호의 검출 및 디코딩을 위해 내부 검출 루프를 이용한다. 예시적인 다른 실시예에서, 복합 검출기/디코더 장치는 BNRA 인코딩된 신호의 검출 및 디코딩을 위해 격자 검출기, 또는 'MIMO 격자 검출'을 이용한다. 각각의 예시적인 실시예에서, 복합 장치에서 디코더 및 검출기의 전송 특성 곡선을 실질적으로 매칭('곡선 피팅(curve-fitting)')시킴으로써, 성능에 근접한 퍼포먼스(close-to-capacity performance)가 달성될 수 있다. BNRA 코드 및 MIMO 격자 검출을 이용하는 변조 및 코딩 방안은 복잡성을 감소시킬 수 있고, 코드 파라미터 미스매칭에 대한 강건성을 향상시킬 수 있다.
BNRA 코드는, 이하에 더욱 상세히 예시되는 바와 같이, 외부 정보 전송(EXIT) 차트상의 곡선 피팅 절차를 이용함으로써 스칼라 채널 및 벡터 채널 둘다를 위해 설계될 수 있다. 벡터 채널(다중 입력 다중 출력 또는 MIMO) 코드 설계는 2개의 복조기 구조, 즉 전술한 내부 검출 루프 및 격자 검출기에 대해 평가된다. 변조 및 검출에 초점에 있으므로, 예시적인 실시예는 한 가지 클래스의 코드, 즉 비계통 반복 누산 코드(즉, BNRA 코드)를 이용한다. 또한, 다른 코드 패밀리에 대해 유사한 설계가 수행될 수 있다.
비계통 반복 누산 코드
RA 코드는 LDPC, 병렬 연결(PC 또는 터보) 코드 및 직렬 연결(SC) 코드와 같은 많은 채널에 대한 성능에 근접하여 동작할 수 있다. 두 가지 클래스의 비정규 RA 코드는 계통 및 비계통 RA 코드를 포함한다. 두 클래스는, 송신기에서의 인코더(또는 수신기에서의 디코더)가 체크 노드들(각 체크 노드는 입력으로서, 인터리버로부터 정확히 dc 에지를 취함)의 층을 갖는다는 의미에서 '체크 정규(check-regular)'이다. 체크 노드의 기능은 입력 에지에 의해 표현된 dc 비트의 모듈로-2 가산(XOR)을 수행하는 것이다. 따라서, 체크 노드 차수(degree) dc와 같은 차수는 얼마나 많은 비트를 체크 노드가 입력으로서 취하는지를 의미하는 파라미터로서 고려될 수 있다. 반복, 체크 정규, 비계통 RA 디코더는 성능에 접근하기 위해 차수 dc > 1을 필요로 하지만, 그러한 경우에 대해 수렴하기 시작하지는 않는다. "수렴"이라는 용어는, 반복 디코더가 반복간(from iteration to iteration)의 비트 에러의 수를, 궁극적으로 비트 에러가 없을 때까지 연속적으로 감소시킬 수 있음을 의미하는 것으로 이해할 수 있다.
이러한 문제는 체크 노드 층을 '바이레귤러'로 만듦으로써 해결될 수 있으며, 체크 노드는 차수 1 또는 차수 dc를 갖는다. 보다 일반적으로, 체크 노드 차수의 0이 아닌 프랙션(fraction)은 1이어야 한다. 이것은 반복적인 디코딩이 성공적으로 시작될 수 있도록 하므로, 체크 바이레귤러, 비계통 RA(BNRA) 코드는 본 발명의 예시적인 실시예에 따라 이용된다. 이후, 명료성을 위해, BNRA 코드는 비계통 반복 누산(RA) 코드라고 지칭될 것이다.
MIMO 채널 모델
M개의 송신 및 N개의 수신 안테나가 있다고 가정한다. 따라서, 각 송신기 심볼은 M ×1 벡터 s = [s1, ..., sM]T 이며, 그 엔트리는 배열 세트내의 복소값(cmomlex value)을 취한다. 크기 2Mc의 배열을 고려하여, 각 심볼이 M·Mc 코딩된 비트를 전달하도록 한다. 예를 들어, QPSK(quadrature phase shift keying)의 경우, Mc=2이다. 송신 심볼당 평균 에너지는 Es로 제한되며, 인 것으로 가정한다.
수신기는 N ×1 벡터 y = Hs + n을 보며, 여기서 H는 N ×M 채널 매트릭스이고, n은 N ×1 잡음 벡터이다. n의 엔트리는 실(real) 구성요소당 분산 σ2 = No/2를 갖는 독립의, 복소, 제로 평균, 가우시안 랜덤 변수(independent, complex, zero-mean, Gaussian random variables)일 수 있다. 따라서, 정규화된 SNR(Eb/No dB)은 다음과 같이 정의될 수 있다.
수학식 (1)에서, R은 코드 레이트이다. H는 수신기에 의해서만 알려지고, 레일리 페이딩 채널(Rayleigh fading channel)이 고려되어, H의 엔트리가 단위(unit) 분산을 갖는 독립의, 복소, 제로 평균, 가우시안 랜덤 변수가 되도록 한다. 구분적 상수 채널(piecewise constant channel)의 경우, 매트릭스 H는 장기간에 걸쳐 변경되지 않은 채로 유지되고, 에르고드적인(ergodic) 채널 H는 모든 심볼 s에 대해 변경된다. 간결성을 위해, 수학식 (2)에 의해 정의된 성능 C를 갖는 에르고드적인 모델만을 고려한다.
수학식 (2)에서, I는 항등 매트릭스이고, H+는 H의 복소 공액 전치 행렬이다. 성능은, 비록 그레이 맵핑된 QPSK 변조가 상기 수학식에 대해 고려되었지만, 가우시안 분배형 심볼 s를 이용함으로써 달성될 수 있다.
도 1은 본 발명의 예시적인 실시예에 따른 MIMO 통신 시스템에서의 송신기에 대한 인코더 장치 및 수신기에 대한 결합형 검출기/디코더 장치를 도시한다. 도 1은, 예를 들면, MIMO 통신 시스템과 같은 통신 시스템에서의 송신기(100)의 일부 및 수신기(150)의 일부를 도시한다. 송신기(100)는 기지국에서의 송신기를 나타낼 수 있고, 수신기(150)는 이동국 수신기를 나타낼 수 있으며, 전형적으로 이동국 및 기지국 둘다 송신기 및 수신기를 가짐을 이해할 수 있다.
비계통 반복 누산 코드로 인코딩
일반적으로, (원시 데이터 스트림과 같은) 통신 시스템에서 송신기로부터 송신될 데이터는 잘 알려진 기법(도시되지 않음)에 의해 복수의 데이터 스트림으로 분할될 수 있다. 도 1에서, 이진 소스는 송신될 소정의 데이터 스트림에 대한 비트의 소스를 나타낼 수 있다. 비트는 (점선 박스 110으로 도시된) 인코더 장치에 의해 비계통 반복 누산 코드로 인코딩되고, 그 후 비계통 반복 누산 코딩된 비트가 알려진 QAM 맵퍼(mapper)(120)에서 신호로 맵핑되며, 복수의 M 송신 안테나상으로 다중화되어, 복수의 M 송신 안테나(130)를 통한 송신을 위한 공간-시간 코딩된 신호를 생성한다. 각각의 공간-시간 코딩된 신호는 M개의 송신 안테나(130) 중 상이한 안테나를 통해 송신될 수 있다.
인코더 장치(110)는 4개의 주요 부분, 즉 k 반복 코드, 인터리버, n 단일 패리티 체크 코드 및 차동 인코더 혹은 누산기로 구성된다. 반복 코드는 가변 노드 인코더(111)에서의 가변 노드로서 표현될 수 있고, 인터리버는 에지 인터리버(112)로서 표현될 수 있다. 단일 패리티 체크 코드는 체크 노드 인코더(113)에서의 체크 노드 층의 체크 노드로서 표현될 수 있다. 누산기는 차동 인코더(114)에서의 체크 노드의 체인으로서 표현될 수 있다.
비계통 반복 누산 코드로 데이터 스트림의 비트를 인코딩하는 것은 도 1을 참조하여 기술될 수 있다. 이진 소스(102)로부터 수신된 비트는 가변 노드 인코더(111)에서 가변 레이트의 k 반복 코드로 인코딩되어(제 1 인코딩), 제 1 인코딩된 비트를 획득한다. 즉, 소정수의 비트에 대해, 반복 코드에 의한 인코딩은 반복 비트(즉, 예를 들면, 100 비트 입력, 200 비트 출력)를 형성한다. 제 1 인코딩된 비트는 제 1 인코딩된 비트를 교환하여 비트 순서를 변경(재배열)하는 에지 인터리버(112)에서의 인터리빙 처리를 겪게 된다. 재배열된 제 1 인코딩된 비트는 체크 노드 디코더(113)의 바이레귤러 체크 노드 층에서의 패리티 테크 코드로 인코딩되어(제 2 인코딩), 제 2 인코딩된 비트를 획득한다. 전술한 바와 같이, 체크 노드 층은, 체크 노드가 차수 1 또는 dc를 갖는다는 점에서, 바이레귤러이다(예를 들어, 체크 노드 인코더(113)내의 각각의 체크 노드는 입력으로서, 에지 인터리버(112)로부터 1 에지 또는 dc 에지를 취함). 보다 일반적으로, 체크 노드의 0이 아닌 프랙션은 차수 1을 가져야 한다. 그 후, 제 2 인코딩된 비트가 차동 인코더(114)에서 누산되어, 비계통 반복 누산 코딩된 비트를 획득한다.
비계통 반복 누산 코딩된 비트는 QAM 맵퍼(120)에서의 맵핑 이전에, 채널 인터리버(115)에서 채널 인터리빙 처리를 겪게 된다. 예시적인 본 실시예에서, 송신된 신호가 MIMO 시스템내의 수신기에서 수신될 때, 송신된 신호에 대한 디코딩을 용이하게 하기 위해 채널 인터리빙 처리가 필요하다. 비계통 반복 누산 코딩된 비트의 채널 인터리빙은 국부적인 의존성을 파괴하여, 수신기측(150)에서의 누산 디코더의 동작시에 도움을 준다.
QAM 맵퍼(120)는 비계통 비트를, 복수의 공간-시간 코드 신호로서 M개의 송신 안테나(130)상으로 다중화될 수 있는 신호상으로 맵핑한다. 따라서, 전술한 MIMO 모델의 경우, 각각의 송신기 심볼은 M ×1 벡터 s이며, 그것의 엔트리는 배열 세트에서 복소값을 취한다.
내부 검출 루프를 갖는 결합형 검출기 디코더 장치
수신기(150)는 복합 검출기/디코더 장치를 포함한다. 복수의 N 수신 안테나(155)는 N ×1 벡터 y = Hs + n을 보며, 여기서 H는 N ×M 채널 매트릭스이고, n은 AWGN(additive white Gaussian noise) 벡터와 같은 N ×1 잡음 벡터이다.
도 1의 수신기(150)의 결합형 검출기/디코더 장치를 포함하는 구성요소는 송신기에서의 인코더 장치에서의 구성요소의 대략적인 미러 이미지이다. 일반적으로, 안테나(155)에서 (벡트 y로서) 수신된 데이터 스트림(데이터 스트림은 비계통 반복 누산 코드로 인코딩된 비트로 이루어짐)의 신호를 디코딩하기 위해, 수신된 신호가 검출되어 검출 출력을 획득하며, 검출 출력은 데이터 스트림 복원을 위한 비트의 디코딩된 스트림을 획득하기 위해 디코딩된다.
도 2는 수신기(150)를 위한 결합형 검출기 디코더 장치를 도시하며, 장치는 점선 박스(151, 152)에 의해 표시된다. 동작시에, 예를 들어, MIMO 검출기(157)는 수신 안테나(155)를 통해 수신된 신호를, 한 번에 1 벡트 심볼씩 처리할 수 있으며, 신호를 디지털 복조, 즉 심볼 공간으로부터 소프트 값 비트로 맵핑할 수 있다. 각각의 소프트 비트에 대해, MIMO 검출기(157)는 채널 신뢰도 값(또는 L 값)을 계산한다. 채널 출력은 y라고 가정한다(y는 스칼라(비 MIMO 검출기인 경우) 또는 벡터(MIMO 검출기인 경우)일 수 있음). 그 후, 비트 b에 관한 L 값을 수학식 (3)에 의해 표현할 수 있다.
디코더(157)의 n 채널 신뢰도 값 출력(L 값)은 수신기의 수신 안테나(155)에 의해 수신된 신호 중 적어도 하나의 비계통 반복 누산 코딩된 비트 중 하나를 나타낼 수 있다.
이하에 도시되는 바와 같이, 도 1의 검출기 또는 디코더 각각(MIMO 검출기(157), 누산기 디코더(ACC)(158a/158b), 체크 노드 디코더(CND)(163a/163b) 및 가변 노드 디코더(VND)(170))은 2개의 입력(하나는 피드백 입력)을 수신하고, APP 계산을 수행하여, 단일 출력으로서 L 값을 결정한다. VND(170)는 0 값 피드백을 수신하며, 따라서 단지 하나의 입력이 도시된다.
결합형 검출기/디코더 장치는 예시적으로 내부 검출 루프, 즉 MIMO 검출기(157)와 누산기 디코더(ACC)(158b) 사이의 반복을 포함한다. 이 루프의 목적은 다음의 검출 반복을 위해 MIMO 검출기(157)에 의해 필요한 선험적 지식을 적절하게 주입하는 것이다. MIMO 검출기(157)는 s상의 모든 2MMc의 가능한 가정을 고려함으로써, 사후 확률(posteriori probability)(APP) 비트 검출을 수행한다. 검출기(157)의 소프트 비트 출력(이들은 n 채널 신뢰도 값이며, 또한 L 값이라고도 지칭됨)은 누산기 디코더(ACC)(158a, 158b)에 전달된다. ACC(158b)는 다음의 검출 반복을 위해 검출기(157)에 의해 선험적 지식으로서 이용될 n 채널 신뢰도 값으로부터 외부 값을 계산한다. 검출기(157)/ACC(158b) 사이의 수 개의 검출 반복은, 누산기(ACC)(158a)가 검출기 출력을 디코딩하기 전에 수행되어, CND(163a)로 전달될 L 값을 생성할 수 있다.
예를 들어, 내부 누산기 디코더(ACC)(158a)는 (디인터리버(156)에서 디인터리빙된) n 채널 신뢰도 값을 취하여, ACC(158a)의 메모리 1 격자를 통해 사후 확률(APP) 비트 디코딩(제 1 디코딩)을 수행한다. ACC(158a)는 2가지 종류의 소프트 비트 값(L 값), 즉 MIMO 신호(y)로부터의 값 및 체크 노드 디코더(CND)(163b)로부터의 값을 수신한다. 따라서, ACC(158a)에서 APP 디코딩 처리가 수행되어, 각 비트에 대한 로그 가능도 비율(log-likelihood ratio)(L 값)을 계산한다.
ACC(158a)의 L 값 출력(제 1 세트의 L 값)은 부분적으로 디코딩된 비트를 나타낸다. 부분적으로 디코딩된 비트는 수신된 신호의 비계통 반복 누산 인코딩된 비트를 형성하기 위해 인코더 장치(110)내의 ACC(114)에서 누산된 반복 코드 및 패리티 체크 코드로 인코딩된 비트로부터의 비트이다. 즉, 인코딩의 1 레벨은 ACC(158a)에서 '스트립 어웨이(stripped away)'된다.
결과적인 출력 L 값은 n 체크 노드(바이레귤러 체크 노드 층)를 포함하는 내부 체크 노드 디코더(CND)(163a)(제 1 노드 디코더)로 전달된다. 내부 CND(163a)는 ACC(158a)로부터 수신된 L 값에 대해서 및 피드백(인터리버(167)로부터 수신된 L 값)에 대해 제 2 디코딩을 수행하여, 디인터리버(165)에서의 디인터리빙 이후에, k 가변 노드를 포함하는 출력 가변 노드 디코더(VND)(170)(제 2 노드 디코더)에 전달되는 L 값을 생성한다. 제 2 디코딩으로부터 생성된 L 값의 이러한 '제 2 세트'는 복수의 부분적으로 디코딩된 비트를 나타낼 수 있다. 이들 부분적으로 디코딩된 비트는, 수신기(150)에서 수신된 신호의 비계통 코드 및 패리티 체크 코드가 ACC(158a) 및 CND(163a)에서 디코딩됨에 따라, 반복 코드로 인코딩된 비트이다.
출력 디코더(VND(170))는 이들 L 값을 이용하여, 새로운 L 값을 생성한다. 이러한 L 값의 '제 3 세트'는, 반복 코드 인코딩이 VND(170)에서 디코딩됨에 따라 복수의 완전히 디코딩된 비트를 나타낼 수 있는데, 즉 비트는 수신기(150)에서의 소스(102)로부터 출력된 비트를 반영해야 한다. L 값의 제 3 세트는 수집을 위해 하드 판정(hard decision)(175)에, 디코딩 반복이 완료될 때까지, 전달될 수 있다. 또한, VND(170)의 L 값 출력은 에지 인터리버(167)를 통해 내부 CND(163b)로 피드백될 수 있다. 마지막으로, 누산기 디코더(ACC)(158b)에 역으로 전달하는 L 값을 내부 CND(163b)가 생성할 때, 인터리버(159)를 통해 DET(157)로 전달하는 L 값을 ACC(158b)가 생성한 후, 하나의 디코더 반복이 완료된다. 그 결과는 다음의 검출 반복을 위해 MIMO 검출기(157)에 의해 이용가능한 선험적 정보로 된다. ACC(158a, 158b) 및 CND(163a, 163b)는 단일의 디코딩 유닛, 즉 'ACC & CND' 디코더로서 고려될 수 있다.
하드 판정(175)의 출력은 수신기(150)에서 소스(102)에 의해 출력된 비트에 대한 수신기(150)의 판정이다. 이들 판정은 싱크(sink)(180)로 전달되며, 그들은 높은 확률을 갖는 소스(102) 비트로부터의 비트와 동일해야 한다.
MIMO 격자 검출을 갖는 결합형 검출기 디코더 장치
도 2는 본 발명의 다른 예시적인 실시예에 따른 MIMO 통신 시스템의 송신기에 대한 인코더 장치 및 수신기에 대한 결합형 검출기/디코더 장치를 도시한다. 도 2는 도 1과 다소 유사하므로, 단지 차이점만을 기술한다.
도 2의 송신기(200)의 인코딩 장치(210)는 도1에서와 같이 기능하며, 동일한 구성요소를 포함하는데, 즉 인코더 장치(210)는, 비계통 반복 누산 코딩된 비트를 QAM 맵퍼(220)로 맵핑하기 이전의 채널 인터리버(115)가 필요하지 않다는 것을 제외하고는, 인코더 장치(110)와 동일하다. 이것은 본질적으로 수신기(200)의 미러 이미지인 송신기(250)에서, 디인터리버(156)가 또한 생략됨을 의미한다. 더욱이, 도 2에서는 내부 검출 루프가 없다.
도 3a-3c는 본 발명의 예시적인 실시예에 따른 격자 구성 및 에지 라벨링을 도시한다. 도 3a는 격자 검출이 없는 ACC 격자 섹션(이진 격자)을 도시한다. 도 3b는 (2MMc-ary 격자) 격자 검출을 갖는 ACC 격자 섹션을 도시한다. 도 3a 및 3b의 격자 도면은, ACC 인코딩 동작이 수신기에서 어떻게 보여지는지를 도시한다. 두 격자의 상태는 ACC의 상태를 나타낸다. 격자에서의 에지는 하나의 ACC 상태로부터 다른 ACC 상태로의 가능한 전이 중 하나를 나타낸다. 각각의 에지는, 대응하는 ACC 상태 전이가 수행될 때, ACC에 의해 제공된 비트로 라벨링된다. 이진 격자의 경우, 각 에지는 1 비트에 의해 라벨링되며, 이것은 각 입력 비트가 1 출력 비트로 변환됨을 의미한다. 2MMc-ary 격자의 경우, 각 에지는 MMc 비트에 의해 라벨링되며, 이것은 MMc 입력 비트가 수신기에 의해 MMc 출력 비트로 변환되는 것으로서 보여짐을 의미한다. 격자 구조는 기본적으로 디코딩을 위해 유용하다.
이제, 단일의 격자(DET 및 ACC 격자) 검출기/디코더(257)에서 MIMO 검출 및 누산기 디코딩이 수행된다. 이 격자는 2개의 상태 (0, 1) 및 상태당 2MMc 입력/출력 에지를 가지며, 각 에지는 도 3c에 도시된 바와 같이 1 벡터-채널 심볼 s에 대응하는 MMc 비트에 의해 라벨링된다. 하나의 상태로부터 다음 상태로의 전이는 차동 인코더를 통해 MMc 비트를 실행함으로써 결정되며, 이때 2MMc-1 전이는 상태 0에 도달하고, 2MMc-1 전이는 상태 1에 도달한다.
검출/디코딩을 위해, BCJR(Bahl, Cocke, Jelinek, Raviv) 알고리즘이, 예를 들면, Bahl 등에 의한 "Optimal decoding of linear codes for minimizing symbol error rate"란 명칭의 IEEE Trans, Inform. Theory, vol. 20, PP. 284-287, March, 1974 논문에 기술된 바와 같이, 검출기/디코더(257)내의 격자에 적용될 수 있다. 따라서, 도 3a는 2개의 상태를 갖는 메모리 1 이진 격자를 도시한다. ACC(158a/158b)는 도 1의 내부 검출 루프에서의 이러한 예시적인 이진 격자로서 구현될 수 있으며, 여기서 디코딩은 예를 들면, 간단한 BCJR 알고리즘을 이용하여 수행될 수 있다. 검출기/디코더(257)는 도 2에 도시된 MIMO 검출과의 이용을 위해, ACC 부분에 대해 2MMc-ary 격자(4x4 QPSK 심볼 변조)를 포함할 수 있으며, 여기서 디코딩은 예를 들면, BCJR 알고리즘의 맞춤 버전을 이용하여 수행될 수 있다.
도 2에 도시된 바와 같은 격자 검출은 도 1에 도시된 내부 검출 루프에 비해 약간의 이점을 가질 수 있다. 첫째, 내부 반복이 필요하지 않아 디코딩 복잡성을 감소시키며, MIMO 검출기가 도 1 및 2에서 동일 APP 비트 검출을 수행해야 함을 볼 수 있다. 둘째, 격자 검출은, 이하에 기술되는 바와 같이, 코드 파라미터 미스매칭에 대해 보다 강건하다.
EXIT 곡선 및 곡선 매칭
성능에 근접한 퍼포먼스는 VND(VND(170 또는 270))의 '외측' EXIT 특성 곡선을 DET&ACC&CND(예를 들면, DET(157/257), ACC(158a/258a), CND(163a/263a))의 '내측' EXIT 특성 곡선에 매칭함으로써 달성될 수 있다. 즉, 외측 VND 곡선이 내측 DET&ACC&CND 곡선에 곡선 피팅된다. 이것은 (미리) 오프 라인으로 수행되어, 본 발명의 예시적인 실시예에 따른 결합형 검출기/디코더 장치가, 가장 낮은 비트 에러율(BER)로, 가장 높은 데이터율에서 수신된 신호를 디코딩하도록 설계될 수 있다.
전송 특성 곡선은 (일반적으로 'IA'에 의해 표현되는) 장치의 입력에서 소프트 값 비트의 상호 정보 내용의 함수로서 (일반적으로 'IE'에 의해 표현되는) 장치의 출력에서의 소프트 값 비트의 외부 상호 정보 내용을 도시한다. 도 1 및 2에서의 각 구성요소에 대한 IE 및 IA는, 이하의 수학식 및 전송 차트에 대한 이해를 돕기 위해 도시된다. 도 1 및 2에서의 구성요소의 실제 출력은 전술한 L 값이므로, 이들은 모델링된 파라미터이다. 소프트 값 비트의 상호 정보 내용은 비트, 이 경우 송신기의 코딩 처리에 의해 생성된 비트의 정보 내용을 표현하기 위한 값이다. 상호 정보 내용은 0 내지 1의 스케일상에 도시된다.
예를 들어, 0의 상호 정보 내용은 비트에 관한 정보가 알려져 있지 않으며, 1 비트를 정확하게 전달하기 위해서는 무한한 수의 비트가 필요함을 의미한다. 1의 상호 정보 내용은 비트가 100%의 확실성으로 알려져 있으므로, 1 비트를 정확하게 전달하기 위해서는 단지 1 비트가 필요함을 의미하며, 그 사이의 값들은 1/(상호 정보 내용)가 1 비트를 정확하게 전달하는데 필요한 가장 작은 수의 비트임을 의미한다. 예를 들어, 0.2는 비트가 충분한 확실성으로 알려져 있으므로, 1 비트를 정확하게 전달하기 위해서는 적어도 5 비트가 필요함을 의미한다.
EXIT 곡선-VND
VND로 시작하기로 한다. 차수 dv의 가변 노드는 dv 입력 메시지를 가지며, L 값을 가산함으로써 디코딩한다. 디코더 출력은 수학식 (4)에 도시된다.
여기서, Lj,in은 가변 노드로 들어가는 j번째 선험적 L 값이고, Li,out은 가변 노드로부터 출력되는 j번째 외부 L 값이다. Lj,in을 AWGN 채널의 출력 L 값으로서 모델링하고, 그 입력은 BPSK를 이용하여 송신된 j번째 인터리버 비트이다. 그 후, 차수 dv 가변 노드의 EXIT 함수는 수학식 (5)에 의해 표현될 수 있다.
수학식 (5)에서, 함수 j(·) 및 J-1(·)은 S. ten Brink 등에 의한 "Design of low-density parity-check codes for modulation and detection"이란 명칭의 IEEE Trans. Commun., June 2002 논문 및 S. Y. Chung에 의한 "On the construction of some capacity-approaching coding schemes"란 명칭의 Ph.D. Thesis, M.I.T., Cambridge, MA, Sept., 2000의 문헌에 제공되어 있다. 함수 J(·) 및 J-1(·)와 관련된 것으로서의, 이들 문서 각각의 내용은 본 명세서에서 참조로 인용된다.
EXIT 곡선-내부 CND
다음, 내부 CND(임의의 CND(163a/263a/163b/263b), 모두 동일한 방식으로 동작)를 고려한다. 차수 dc의 체크 노드는 에지 인터리버(167/267)로부터의 dc+1 입력 메시지 dc, 누산기(158a)로부터의(또는 검출기/디코더(257)로부터의) 메시지를 갖는다. 따라서, 차수 dc 체크 노드의 디코딩은 길이 dc+1(또는 레이트 dc /(dc+1)) 단일 패리티 체크 코드의 디코딩과 동일하다. 그러므로, 출력 L 값은 이하의 수학식 (6)에 의해 정의된다.
수학식 (6)에서, 인덱스 i 및 j는 에지 인터리버로부터의 dc 메시지 및 누산기로부터의 메시지를 포함한다. BPSK를 이용하여 AWGN 채널을 통해 j번째 인터리버 비트를 송신한 것처럼 Lj,in을 다시 모델링한다.
더 분석하기 위해, CND를 통한 2개의 정보 흐름 방향, 즉 1) CND에서 ACC로의 방향(여기서, L 값은 인터리버로부터 ACC로 피드백됨) 및 2) CND에서 인터리버로의 방향(여기서, L 값은 에지 인터리버를 통해 VND로 전달됨)을 개별적으로 고려한다.
CND에서 ACC로의 방향의 경우, 길이 dc 반복(되풀이) 코드의 EXIT 곡선 IE,REP(·)의 관점에서 길이 dc 단일 패리티 체크 코드의 EXIT 곡선 IE,SPC(·)를 표현하는 삭제(erasure) 채널에 대한 이중 속성(duality property)을 이용할 수 있다. 결과는 수학식 (7)에 도시되어 있다.
시뮬레이션에 의하면, 수학식 (7)은 정확한 근사화이며, 따라서 CND에서 ACC로의 방향의 EXIT 곡선은 수학식 (8)과 같이 기재할 수 있다.
CND에서 인터리버로의 방향의 경우, 각각의 CND 노드는 ACC로부터의 L 값 및 에지 인터리버로부터의 (dc-1)L 값을 이용하여 외부 정보를 계산한다. 삭제 채널에 대한 일반화된 이중 결과를 이용하여, 수학식 (9)에 도시된 바와 같이, CND에서 인터리버로의 방향의 EXIT 곡선을 근사화한다. 수학식 (9)에서, IA=IA,CND 및 IE=IE,ACC이다.
EXIT 곡선-내부 ACC
누산기 디코더(ACC)(158a/b 또는 검출기/디코더(257)에서의 ACC)의 EXIT 곡선의 경우, 누산기 디코더(단위 메모리 격자 디코더)의 EXIT 함수는 시뮬레이션에 의해 계산되며, 수학식 (10)으로 표기된다.
ACC의 목적은 IE(IA=1)=1을 만드는 것이다. 즉, 누산 디코더가 없다면, 체크 노드 층은 IE(IA=1) < 1을 가질 것이다. 이것은 도 1 또는 2에 도시된 바와 같은 반복 디코더 장치가 수렴하지 않음을, 즉 그것이 비트 에러를 모두 정정하지는 않음을 의미한다.
EXIT 곡선-결합형 내부 ACC 및 CND
수학식 (8) 내지 (10)은 조합되어, 결합형 내부 ACC 및 CND의 EXIT 곡선을 근사화할 수 있다. 수학식 (11)은 ACC 및 CND를 포함하는 내부 디코더의 전송 곡선 IE,ACC&CND를 도시한다.
IE,ACC를 측정하여, 수학식 (11)을 통해 IE,ACC&CND를 계산하기보다는, 그와 달리 IE,ACC&CND를 직접 측정할 수 있다. 이러한 방안은, 후자의 곡선이 후술된 곡선 피팅 절차에 대해 변경되지 않기 때문에, 실용적이다.
코드 혼합에 대한 EXIT 곡선
Dc=2를 상이한 체크 노드 차수의 수로 하고, 이들을 및 에 의해 표기한다. 평균 체크 노드 차수는 이하의 수학식 (12)에 도시된 바와 같이 계산될 수 있다.
수학식 (12)에서, ac,i는 차수 dc,i를 갖는 체크 노드의 프랙션이다. bc,i 를 차수 dc,i를 갖는 체크 노드에 발생되는 에지의 프랙션이라고 한다. 코드의 혼합의 EXIT 곡선은 구성요소 EXIT 곡선의 평균이다. 따라서, bc,i(ac,i는 아님)를 이용하여 평균해야 하는데, 그 이유는, 그것이 외부 메시지를 전달하는 에지이기 때문이다. 따라서, ACC 및 바이레귤러 CND의 EXIT 곡선은 다음과 같다.
도 4는 본 발명의 예시적인 실시예에 따른 ACC 및 바이레귤러 CND에 대한 EXIT 곡선을 도시하는 그래프이다. 이와 달리, 이 EXIT 곡선을 몬테 카를로(Monte-Carlo) 시뮬레이션[b]에 의해 평가할 수 있다. 도 4는 몇 가지의 그러한 EXIT 곡선을 도시하며, 여기서 AWGN 채널은 R=1/2의 코드 레이트에서 Eb/No = 0.5 dB를 갖는다. ac,1 > 0은 곡선을 원점(origin) 위에서 시작하도록 함을 볼 수 있다. 이것은 ACC 및 CND가 VND와 결합될 때 수렴을 시작할 것이다.
Dv를 상이한 가변 노드 차수의 수로 하고, 이들을 에 의해 표기한다. 따라서, 평균 가변 노드 차수는 수학식 (14)에 도시된 바와 같이 표기될 수 있다.
수학식 (14)에서, av,i는 차수 를 갖는 가변 노드의 프랙션이다. bv,i를 차수 를 갖는 가변 노드에 발생되는 에지의 프랙션이라고 한다. 따라서, VND EXIT 곡선은 이하의 수학식 (15)에 의해 표기된다.
인터리버 에지의 수는 이므로, 이하의 수학식이 된다.
단지 의 Dv-2가 자유롭게 조정될 수 있는데, 그 이유는, 수학식 (16)이 실시되어야 하고, 이기 때문이다. 따라서, 곡선 피팅을 허용하기 위해, Dv ≥3이 선택되어야 한다.
MIMO 검출기의 EXIT 곡선
8-PSK MIMO 검출기는 송신된 심볼 s에 대해 모두 8개의 가정을 고려함으로써 APP 비트 검출을 수행한다. 검출기 EXIT 곡선은 폐쇄된 형태로 기술될 수 없으므로, 몬테 카를로 시뮬레이션에 의해 그것을 측정한다. 이하의 수학식 (17)에 의해 DET에 의한 검출기 및 그의 EXIT 곡선을 표시한다.
수학식 (17)에서, R은 코드 레이트(따라서, 전체 레이트는 3R 비트/이용(bits/use))임)이다.
강건성
도 5는 본 발명의 예시적인 실시예에 따른 MIMO 검출기 EXIT 곡선을 도시하는 그래프이다. 도 5에서, Eb/No는 채널을 통한 정보 레이트가 일정하도록 선택되며, 코드 레이트 R=1/2이다. MIMO 검출기 EXIT 곡선은 송신 및 수신 안테나의 수에 주로 의존한다. 예를 들어, 4 ×4 MIMO 검출기는 선험적 지식으로부터 많은 이점을 갖지 못하는데, 즉 도 5에 도시된 바와 같이, EXIT 곡선은 다소 평탄하고, 1 ×1 검출기의 수평선에 근접해 있다. 반대로, N보다 상당히 큰 M을 갖는 소정의 검출기(예를 들면, 4 ×1 MIMO 검출기)는 선험적 지식으로부터 상당한 이점을 가지며, EXIT 곡선은 급격한 경사를 갖게 된다.
도 6은 도 1의 내부 검출 루프가 이용되는 경우의, 결합형 MIMO 검출기, 누산기 디코더 및 체크 노드 디코더에 대한 EXIT 곡선을 도시한다. 도 7은 도 2에 도시된 바와 같은 격자 검출에 대한 결합형 MIMO 검출기, 누산기 디코더 및 체크 노드 디코더에 대한 EXIT 곡선을 도시한다.
검출기 동작은 결합형 MIMO 검출기(DET), 누산 디코더(ACC) 및 체크 노드 디코더(CND)(단축해서, D&A&C)의 EXIT 곡선에 영향을 미친다. 도 6은 도 1에 대하여 기술된 바와 같이, 내부 검출 루프가 이용되는 경우, 상이한 M 및 N 안테나에 대한 EXIT 곡선을 도시한다. 4 ×4 곡선은 4 ×1 곡선과 크게 다름을 볼 수 있다. 도 7은 격자 검출에 대한 대응하는 EXIT 곡선을 도시한다. 곡선은 내부 검출 루프에 대한 것보다 서로에 대해 근접해 있음을 볼 수 있다.
도 8은 비계통 체크-바이레귤러 RA 코드를 매칭하는 EXIT 곡선의 예를 도시한다. 도 8을 생성하는데 사용된 파라미터에는, R=1/2, Eb/No=0.5dB, ac,i =0.2, , 이 포함된다. VND 곡선(하부 곡선)은 차수 , 및 의 곡선의 혼합이다.
상부 곡선은 결합형 ACC 및 CND(ACC&CND)의 전송 특성이다. 하부 곡선은 VND의 전송 특성이며, 이것은 결합형 ACC&CND 곡선에 실질적으로 매칭하도록 설계되었다. 도 8은 MIMO 검출기가 이용되지 않는 경우, 즉 MIMO가 없는 BPSK 변조인 경우를 도시한다(1 ×1 디코딩). 즉, 도 1 및 2에 도시된 반복 디코더는, 검출 반복이 필요하지 않으면서, 단일 격자로 쇠퇴된다. 그러나, 도 8은 결합형 ACC&CND 곡선과 VND 곡선 사이의 곡선 매칭의 중요성을 나타내기 위해 제공된다.
반복 디코딩은 도 8의 (0.0) 포인트에서 시작된다. 결합형 ACC&CND의 제 1 디코딩 반복의 출력 외부 정보는 (0,0) 포인트 위의 채워진 사각형에 의해 주어진다. 또한, 이 정보는 (도 1 및 2에 IA,VND로서 도시된) VND에 대한 입력 상호 정보이다. 다음, VND(도 1 및 2의 IE,VND)의 출력 외부 정보는 채워진 사각형의 우측에 바로 놓여진 하부 곡선상의 포인트에 의해 주어진다. 디코더가 수렴할 때까지 2개의 곡선 사이의 연속적인 바운싱(bouncing)은 바람직하게 (1,1) 포인트까지이며, 이 경우 모든 에러가 정정된다. 도 8에 도시된 바와 같이, 곡선들은 그들 사이에 '수렴 터널'로서 알려진 좁은 공간을 가지며, 대략 (1,1) 포인트까지 교차(수렴)하지 않는다.
도 9는 비계통 체크-바이레귤러 RA 코드를 매칭하는 EXIT 곡선의 다른 예를 도시한다. 도 9는 수신기가, 도 1에 도시된 바와 같은 내부 검출 루프를 갖는 결합형 검출기/디코더 장치를 포함하는 경우를 도시하며, 여기서 MIMO 검출기는 4 ×1 QPSK MIMO 검출기이다. 도 9를 생성하는데 사용된 파라미터에는, R=1/2, Eb/No=7dB가 포함된다. 하부 곡선은 대략 (1,1) 포인트까지 곡선들 사이에 결합형 DET&ACC&CND 곡선('내부 D&A&C 곡선')을 실질적으로 매칭시키도록 설계된 VND의 전송 특성이다.
도 8 및 9를 참조하여 설계 절차를 요약하면, EXIT 곡선 매칭은 (1) 곡선들 사이에 개방된 수렴 터널을 갖고, (2) 이 터널을 좁히는 것을 의미한다. 이들 조건 중 제 1 조건은, 2개의 곡선이 교차하지 않고, 반복 디코더가 (1,1) 코너 포인트까지 수렴할 수 있어, 낮은 비트 에러 확률을 제공함을 의미한다. 제 2 조건은 코딩된 시스템이 채널 성능에 근접하여 동작함을 보장한다(즉, 시스템 처리량을 최대화).
전술한 바와 같이, 코드 설계는 외부 VND 곡선을 내부 D&A&C 곡선에 매칭하도록 감소된다. 이것은, 만약 수 개의 내부 곡선이 유사한 경우, 그들 중 하나를 위해 설계된 외부 곡선은 그들 모두에 대해 합리적으로 잘 수행할 것임을 의미한다. 이것은, 코드 파라미터 미스매칭(미스매칭은 인코더 및 디코더가 실제의 것과는 다소 상이한 것으로서 채널을 동기화함)이, 내부 검출 루프를 이용하는 통신 시스템보다 격자 검출을 이용하는 통신 시스템에 영향을 덜 미치는 것으로 제안한다.
도 10은 다양한 MIMO 채널에 대한 BER을 도시한다. 이하의 실험은, 격자 검출을 이용하는 시스템은 코드 미스매칭에 영향을 덜 받는다는 예측을 입증하기 위해 수행된 것이다. 발명자는 AWGN 채널에 대한 RA 코드를 설계하였지만, RA 코드는 모든 MIMO 채널에 대해 이용되었다. 코드가 검출기에 대해 개별적으로 매칭되지 않았기 때문에, 성능 패널티가 예상된다. 도 10은 시뮬레이션 결과를 도시한다.
도 10을 참조하면, 성능 패널티는 4 ×4 채널에 대해서는 작지만, 4 ×1 채널에 대해서는 큰 것을 볼 수 있다. 격자 검출은 내부 검출 루프보다 코드 파라미터 미스매칭을 상당히 덜 겪는 것을 또한 볼 수 있다. 이것은 채널이 코드 파라미터를 조정하는데 필요한 시간보다 빨리 변하는 경우, 격자 검출이 보다 관대함을 의미한다. 따라서, 격자 배열(trellis diction) 이 코드 파라미터 미스매칭에 대하여 보다 강건하다.
또한, 상기 결론은 소정의 코드 레이트, 소정수의 송신 안테나, 여러 가지 다른 채널 모델(예를 들면, 준정적(quasistatic) 채널)에 대해서도 유효하다. 더욱이, 다른 코드, 예를 들면, LDPC 코드에 누산기를 부가하는 것은, 격자 검출과 함께 이용될 때 그들의 디코더에 강건성을 또한 제공할 수 있다.
계통 RA 코드에 비해, 비계통 RA 코드를 이용하는 것의 이점은 두 배로 된다. 첫째, 가변 노드 차수를 변경하는 것은 전송 특성 중, 2개가 아닌, 단지 하나를 변경하기 때문에, 코드 설계가 간략화된다. 둘째, MIMO 격자 검출기와 결합될 때, 채널 변화에 대해 디코딩이 보다 강건해진다. 이것은 채널 변화가 단지 결합형 MIMO 격자 검출기 및 체크 노드 디코더 전송 특성에만 영향을 미치고, 가변 노드 전송 특성에는 영향을 미치지 않기 때문이다. 반대로, 계통 RA 코드의 경우, 채널 변화는 가변 노드 전송 특성에도 영향을 미칠 것이며, 따라서 디코더는 격자의 강건성 이점을 잃게 된다.
본 발명의 예시적인 실시예가 기술되었지만, 동일한 것이 여러 가지 방법으로 변화될 수 있음을 명확히 알 것이다. 그러한 변화는 본 발명의 예시적인 실시예의 정신 및 영역을 벗어나는 것이 아니며, 당업자라면 그러한 모든 수정이 이하의 특허 청구 범위의 영역내에 포함됨을 명백히 이해할 것이다.
본 발명에 따르면, 통신 시스템에서 비계통 반복 누산 코드(nonsystematic repeat-accumulate code)를 이용하여 통신을 수행할 수 있다.
도 1은 본 발명의 예시적인 실시예에 따른 MIMO 통신 시스템의 송신기에 대한 인코더 장치 및 수신기에 대한 결합형 검출기/디코더 장치를 도시하는 도면,
도 2는 본 발명의 다른 예시적인 실시예에 따른 MIMO 통신 시스템의 송신기에 대한 인코더 장치 및 수신기에 대한 결합형 검출기/디코더 장치를 도시하는 도면,
도 3a-3c는 본 발명의 예시적인 실시예에 따른 격자 구성 및 에지 라벨링을 도시하는 도면,
도 4는 본 발명의 예시적인 실시예에 따른 ACC 및 바이레귤러 CND에 대한 EXIT 곡선을 도시하는 그래프,
도 5는 본 발명의 예시적인 실시예에 따른 MIMO 검출기 EXIT 곡선을 도시하는 그래프,
도 6은 도 1의 내부 검출 루프가 이용되는 경우의, 결합형 MIMO 검출기, 누산기 디코더 및 체크 노드 디코더에 대한 EXIT 곡선을 도시하는 도면,
도 7은 도 2에 도시된 바와 같은 격자 검출에 대한 결합형 MIMO 검출기, 누산기 디코더 및 체크 노드 디코더에 대한 EXIT 곡선을 도시하는 도면,
도 8은 비계통 체크-바이레귤러 RA 코드를 매칭하는 EXIT 곡선의 예를 도시하는 도면,
도 9는 비계통 체크-바이레귤러 RA 코드를 매칭하는 EXIT 곡선의 다른 예를 도시하는 도면,
도 10은 다양한 MIMO 채널에 대한 BER(bit error rate) 차트도.
도면의 주요 부분에 대한 부호의 설명
110 : 인코더 장치 120 : QAM 맵퍼
151, 152 : 결합형 검출기 디코더 장치

Claims (10)

  1. 통신 시스템에서 데이터를 송신하는 방법에 있어서,
    비계통 반복 누산 코드(nonsystematic repeat-accumulate codes)로 데이터 스트림의 비트를 인코딩하는 단계와,
    상기 인코딩된 비트를 송신을 위한 신호로 맵핑하는 단계를 포함하는
    데이터 송신 방법.
  2. 제 1 항에 있어서,
    상기 인코딩 단계는,
    상기 데이터 스트림의 비트를 반복 코드로 제 1 인코딩하여, 제 1 인코딩된 비트를 획득하는 단계와,
    인터리빙 처리에 근거하여 상기 제 1 인코딩된 비트의 비트 순서를 재배열(re-ordering)하는 단계와,
    상기 재배열된 제 1 인코딩된 비트를 패리티 체크 코드로 제 2 인코딩하여, 제 2 인코딩된 비트를 획득하는 단계와,
    상기 제 2 인코딩된 비트를 누산하여, 비계통 반복 누산 코딩된 비트를 획득하는 단계와,
    상기 맵핑 단계 이전에, 상기 비계통 반복 누산 코딩된 비트에 대해 인터리빙 처리를 수행하여, 송신된 신호가 수신기에서 수신될 때 그것의 디코딩을 용이하게 하는 단계를 포함하는 데이터 송신 방법.
  3. 제 1 항에 있어서,
    상기 인코딩 단계는,
    상기 데이터 스트림의 비트를 반복 코드로 제 1 인코딩하여, 제 1 인코딩된 비트를 획득하는 단계와,
    인터리빙 처리에 근거하여 상기 제 1 인코딩된 비트의 비트 순서를 재배열하는 단계와,
    상기 재배열된 제 1 인코딩된 비트를 패리티 체크 코드로 제 2 인코딩하여, 제 2 인코딩된 비트를 획득하는 단계와,
    상기 맵핑 단계를 위해, 상기 제 2 인코딩된 비트를 누산하여, 비계통 반복 누산 코딩된 비트를 획득하는 단계를 포함하는 데이터 송신 방법.
  4. 통신 시스템에서 데이터를 디코딩하는 방법에 있어서,
    비계통 반복 누산 코드로 인코딩된 데이터 스트림의 하나 이상의 송신된 신호를 검출하여, 검출 출력을 획득하는 단계와,
    상기 검출 출력을 디코딩하여, 상기 데이터 스트림을 복원하기 위한 비트의 디코딩된 스트림을 획득하는 단계를 포함하는
    데이터 디코딩 방법.
  5. 제 4 항에 있어서,
    상기 검출 출력은 상기 송신된 신호 중 적어도 하나의 비계통 반복 누산 코딩된 비트를 나타내는 복수의 채널 신뢰도 값인 데이터 디코딩 방법.
  6. 제 5 항에 있어서,
    상기 디코딩 단계는,
    상기 복수의 신뢰도 값을 제 1 디코딩하여, 제 1 출력을 획득하는 단계와,
    상기 제 1 출력을 제 2 디코딩하여, 제 2 출력을 획득하는 단계와,
    상기 제 2 출력을 제 3 디코딩하여, 제 3 출력을 획득하는 단계―상기 제 3 출력은 상기 제 2 디코딩 및 제 1 디코딩을 위해 피드백되어, 다음 디코딩 반복을 위한 디코딩 정보를 제공하는 디코딩 반복을 완료함―를 포함하되,
    상기 제 1, 제 2, 제 3 출력은 미리, 적어도 하나의 송신된 신호에 대한 비계통 반복 누산 코드를 고려하는 대응하는 전송 특성 곡선에 의해 각각 모델링되고,
    상기 제 3 출력을 모델링하는 상기 전송 특성 곡선은 상기 제 1 및 제 2 출력 중 하나 또는 두 개의 전송 특성 곡선에 피팅(fitting)되어, 상기 송신된 신호를 가장 낮은 비트 에러율로, 가장 높은 데이터율에서 디코딩하는 것을 용이하게 하는 데이터 디코딩 방법.
  7. 제 6 항에 있어서,
    상기 제 1 디코딩 단계는 사후 확률(posteriori probability) 디코딩 처리를 수행하여 상기 제 1 출력을 획득하는 단계를 더 포함하고,
    상기 제 1 출력은 상기 송신된 신호 중 적어도 하나의 비계통 반복 누산 인코딩된 비트 디코딩으로부터의 부분적으로 디코딩된 비트를 나타내는 제 1 세트의 로그 가능도 비율값(log-likelihood ratio value)이므로, 상기 부분적으로 디코딩된 비트는 수신기에서 반복 인코딩 및 패리티 체크 인코딩만을 겪은 상기 데이터 스트림의 비트를 반영하며,
    상기 제 2 디코딩 단계는 상기 제 1 세트의 로그 가능도 비율값으로부터 상기 제 2 출력을 생성하는 단계를 더 포함하고,
    상기 제 2 출력은 디코딩된 비계통 반복 누산 코드 및 패리티 체크 코드를 갖는 부분적으로 디코딩된 비트를 나타내는 제 2 세트의 로그 가능도 비율값이므로, 상기 부분적으로 디코딩된 비트는 상기 수신기에서 반복 인코딩만을 겪은 상기 데이터 스트림의 비트를 반영하는 데이터 디코딩 방법.
  8. 제 7 항에 있어서,
    상기 제 2 디코딩 단계는 상기 제 1 세트의 로그 가능도 비율값 및 입력 피드백값에 근거하여 사후 확률 디코딩 처리를 수행함으로써, 상기 제 2 출력을 생성하는 단계를 포함하는 데이터 디코딩 방법.
  9. 제 7 항에 있어서,
    상기 제 3 디코딩 단계는 상기 제 2 세트의 로그 가능도 비율값에 근거하여 사후 확률 디코딩 처리를 수행함으로써, 상기 제 2 세트의 로그 가능도 비율값 디코딩으로부터 상기 제 3 출력을 생성하는 단계를 더 포함하고,
    상기 제 3 출력은 상기 데이터 스트림의 완전히 디코딩된 비트를 나타내는 제 3 세트의 로그 가능도 비율값인 데이터 디코딩 방법.
  10. 통신 시스템에서의 수신기를 위한 결합형 검출기/디코더 장치에 있어서,
    하나 이상의 채널상에 수신된 채널 정보로부터 비트 검출을 수행하여 검출기 출력을 제공하는 검출기와,
    다음의 비트 검출 반복을 위하여 상기 검출기에 의해 선험적 지식(priori knowledge)으로서 이용하기 위해, 상기 검출기 출력으로부터 외부 값(extrinsic value)을 결정하고, 신뢰도 값을 출력하는 제 1 노드 디코더―상기 검출기 및 상기 제 1 노드 디코더는 제 1 전송 특성 곡선에 의해 표현됨―와,
    상기 수신된 신뢰도 값으로부터 수정된 신뢰도 값을 결정하는 제 2 노드 디코더―상기 제 2 노드 디코더는 상기 제 1 전송 특성 곡선에 실질적으로 매칭하도록 적응된 제 2 전송 특성 곡선에 의해 표현됨―를 포함하는
    결합형 검출기/디코더 장치.
KR1020040097857A 2003-11-26 2004-11-26 데이터 송신 방법, 데이터 디코딩 방법 및 결합형검출기/디코더 장치 KR20050050606A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/721,100 US7418051B2 (en) 2003-11-26 2003-11-26 Nonsystematic repeat-accumulate codes for encoding and decoding information in a communication system
US10/721,100 2003-11-26

Publications (1)

Publication Number Publication Date
KR20050050606A true KR20050050606A (ko) 2005-05-31

Family

ID=34465664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097857A KR20050050606A (ko) 2003-11-26 2004-11-26 데이터 송신 방법, 데이터 디코딩 방법 및 결합형검출기/디코더 장치

Country Status (4)

Country Link
US (1) US7418051B2 (ko)
EP (1) EP1538773A3 (ko)
JP (1) JP2005160106A (ko)
KR (1) KR20050050606A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170074928A (ko) * 2014-10-27 2017-06-30 지티이 코포레이션 사용자 정보 전송의 중첩, 복조 방법 및 장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101343072B1 (ko) * 2009-10-30 2014-01-15 충남대학교산학협력단 통신 시스템에서 데이터 송신 장치 및 방법
KR101009785B1 (ko) * 2003-12-10 2011-01-19 삼성전자주식회사 불균일 반복 축적 부호 부호화/복호화 장치 및 방법
CN1898874B (zh) * 2003-12-22 2010-05-26 皇家飞利浦电子股份有限公司 具有子块处理和基于子块的停止标准的siso解码器及其方法
US7237181B2 (en) * 2003-12-22 2007-06-26 Qualcomm Incorporated Methods and apparatus for reducing error floors in message passing decoders
FR2865872B1 (fr) * 2004-01-30 2006-04-28 Wavecom Procede de reception multi modulation s'appliquant a la demodulation de signaux issus de modulations dont les symboles sont inclus dans une constellation principale
US7831883B2 (en) * 2004-04-02 2010-11-09 Nortel Networks Limited LDPC encoders, decoders, systems and methods
US7562280B2 (en) * 2004-09-10 2009-07-14 The Directv Group, Inc. Code design and implementation improvements for low density parity check codes for wireless routers using 802.11N protocol
GB0423567D0 (en) * 2004-10-23 2004-11-24 Koninkl Philips Electronics Nv Mimo system and method of operating a mimo system
US7958424B2 (en) * 2005-06-22 2011-06-07 Trident Microsystems (Far East) Ltd. Multi-channel LDPC decoder architecture
US7966505B2 (en) * 2005-06-27 2011-06-21 Thomson Licensing Method and apparatus for power reduction in iterative decoders
US7770090B1 (en) 2005-09-14 2010-08-03 Trident Microsystems (Far East) Ltd. Efficient decoders for LDPC codes
US20070081448A1 (en) * 2005-10-06 2007-04-12 Mansoor Ahmed Partially coherent transmission for a multi-carrier communication system
KR100670947B1 (ko) 2005-11-22 2007-01-17 학교법인 포항공과대학교 Ｒａ 부호화 방법 및 장치
US7707479B2 (en) * 2005-12-13 2010-04-27 Samsung Electronics Co., Ltd. Method of generating structured irregular low density parity checkcodes for wireless systems
US20090138785A1 (en) * 2006-03-17 2009-05-28 Mitsubishi Electric Corporation Communication device, decoding device, information transmission method, and decoding method
US8060803B2 (en) * 2006-05-16 2011-11-15 Nokia Corporation Method, apparatus and computer program product providing soft iterative recursive least squares (RLS) channel estimator
US7783952B2 (en) * 2006-09-08 2010-08-24 Motorola, Inc. Method and apparatus for decoding data
US8024644B2 (en) * 2006-11-14 2011-09-20 Via Telecom Co., Ltd. Communication signal decoding
US7876784B1 (en) * 2007-09-27 2011-01-25 Marvell International Ltd. Methods and apparatus for providing receivers for use in superposition coded multi-user systems
FR2922699A1 (fr) * 2007-10-18 2009-04-24 Canon Kk Decodage iteratif dans un reseau maille, procede et systeme correspondants
US8266495B2 (en) * 2008-02-20 2012-09-11 Marvell World Trade Ltd. Systems and methods for performing concatenated error correction
JP4939468B2 (ja) * 2008-03-26 2012-05-23 株式会社日立国際電気 通信機
US20100111145A1 (en) * 2008-11-05 2010-05-06 Broadcom Corporation Baseband unit having bit repetitive encoded/decoding
US8407551B2 (en) * 2008-12-15 2013-03-26 Quantenna Communications, Inc. Low complexity LDCP decoding
US8522119B2 (en) * 2011-12-07 2013-08-27 Xilinx, Inc. Reduction in decoder loop iterations
US8897399B2 (en) 2012-03-07 2014-11-25 Samsung Electronics Co., Ltd. Communication system with signal-to-noise ratio adjustment mechanism and method of operation thereof
US8595590B1 (en) * 2012-12-03 2013-11-26 Digital PowerRadio, LLC Systems and methods for encoding and decoding of check-irregular non-systematic IRA codes
JP6144357B2 (ja) * 2012-12-20 2017-06-07 ユニバーシティー オブ サウス オーストラリアＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｓｏｕｔｈ Ａｕｓｔｒａｌｉａ デジタル通信システム
US9286154B2 (en) * 2013-06-07 2016-03-15 Alcatel Lucent Error correction for entangled quantum states
US9716601B2 (en) 2015-04-24 2017-07-25 Samsung Electronics Co., Ltd Method and apparatus for soft detection of high order QAM symbols in MIMO channels
WO2019047162A1 (en) * 2017-09-08 2019-03-14 Qualcomm Incorporated TECHNIQUES FOR MAPPING TRANSMISSIONS TO DIFFERENT LAYERS IN WIRELESS COMMUNICATIONS

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7089477B1 (en) * 1999-08-18 2006-08-08 California Institute Of Technology Interleaved serial concatenation forming turbo-like codes
US6581182B1 (en) * 2000-05-15 2003-06-17 Agere Systems Inc. Iterative decoding with post-processing of detected encoded data
US7116710B1 (en) * 2000-05-18 2006-10-03 California Institute Of Technology Serial concatenation of interleaved convolutional codes forming turbo-like codes
US6985536B2 (en) * 2001-01-12 2006-01-10 International Business Machines Corporation Block coding for multilevel data communication
US6901119B2 (en) * 2001-02-22 2005-05-31 International Business Machines Corporation Method and apparatus for implementing soft-input/soft-output iterative detectors/decoders
US7236536B2 (en) * 2001-07-26 2007-06-26 Lucent Technologies Inc. Method and apparatus for detection and decoding of signals received from a linear propagation channel
US7013116B2 (en) * 2002-06-26 2006-03-14 Lucent Technologies Inc. MIMO systems having a channel decoder matched to a MIMO detector
US7002900B2 (en) * 2002-10-25 2006-02-21 Qualcomm Incorporated Transmit diversity processing for a multi-antenna communication system
US7458003B2 (en) * 2003-12-01 2008-11-25 Qualcomm Incorporated Low-complexity, capacity-achieving code for communication systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170074928A (ko) * 2014-10-27 2017-06-30 지티이 코포레이션 사용자 정보 전송의 중첩, 복조 방법 및 장치

Also Published As

Publication number Publication date
US20050111564A1 (en) 2005-05-26
JP2005160106A (ja) 2005-06-16
EP1538773A3 (en) 2005-08-24
EP1538773A2 (en) 2005-06-08
US7418051B2 (en) 2008-08-26

Similar Documents

Publication Publication Date Title
KR20050050606A (ko) 데이터 송신 방법, 데이터 디코딩 방법 및 결합형검출기/디코더 장치
El-Hajjar et al. EXIT charts for system design and analysis
ten Brink et al. Design of repeat-accumulate codes for iterative detection and decoding
EP2329602B1 (en) Method and apparatus for adapting a bit interleaver to ldpc codes and modulations under awgn channel conditions using binary erasure surrogate channels
KR100640399B1 (ko) 저밀도 패리티 검사 채널 부호의 천공 방법
Yu et al. On blind recognition of channel codes within a candidate set
CN1886926B (zh) 用于计算接收信号误码率的方法和设备
JP4208874B2 (ja) 多重化伝送システム用復号器
CN102742201B (zh) 用于具有半双工中继器的半正交帧系统的用于传送数字信号的方法、以及对应的程序产品和中继装置
CN102630374B (zh) 用于具有全双工中继器的多接入中继器信道系统的用于传送数字信号的方法、以及对应的中继器装置
CN104137464A (zh) 传送用于半正交ms-marc系统的数字信号的方法、以及对应的程序产品和中继设备
Franceschini et al. Serial concatenation of LDPC codes and differential modulations
Ramabadran et al. Blind recognition of LDPC code parameters over erroneous channel conditions
CN107750435B (zh) 非正交传输的装置和方法
JP2009111941A (ja) 無線送信装置および無線受信装置
KR100809551B1 (ko) 이동 통신 시스템에서 귀환 비트를 이용하여 메시지를 시공간 터보 부호화하여 송신하는 장치 및 방법
Fayyaz Symbol mapping design for bit-interleaved polar-coded modulation with iterative decoding
CN102612822A (zh) 用于具有半双工中继的多接入中继信道系统的用于传送数字信号的方法、以及对应的程序产品和中继装置
KR20070118835A (ko) 다중 안테나 시스템에서 반복 검출 및 복호 수신 성능을향상시키기 위한 장치 및 방법
Fang et al. Protograph bit-interleaved coded modulation: A bandwidth-efficient design paradigm for 6G wireless communications
Mao et al. Serially concatenated scheme of polar codes and the improved belief propagation decoding algorithm
KR101483228B1 (ko) 인코딩 및 디코딩을 위한 장치 및 방법
KR20200132720A (ko) 통신 또는 방송 시스템에서 데이터 복호화 방법 및 장치
Goswami et al. Implementation of Turbo Trellis Coding Modulation Scheme for Fading Channel
Du et al. The joint demodulation and decoding for BICM-ID system with BEC approximation and optimized bit mapping

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid