KR20050049857A - Matrix type display panel - Google Patents

Matrix type display panel Download PDF

Info

Publication number
KR20050049857A
KR20050049857A KR1020030083613A KR20030083613A KR20050049857A KR 20050049857 A KR20050049857 A KR 20050049857A KR 1020030083613 A KR1020030083613 A KR 1020030083613A KR 20030083613 A KR20030083613 A KR 20030083613A KR 20050049857 A KR20050049857 A KR 20050049857A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
diode
capacitor
signal line
Prior art date
Application number
KR1020030083613A
Other languages
Korean (ko)
Other versions
KR100627786B1 (en
Inventor
곽미영
김성민
김봉옥
심재훈
서종욱
Original Assignee
(주)그라쎌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)그라쎌 filed Critical (주)그라쎌
Priority to KR1020030083613A priority Critical patent/KR100627786B1/en
Publication of KR20050049857A publication Critical patent/KR20050049857A/en
Application granted granted Critical
Publication of KR100627786B1 publication Critical patent/KR100627786B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

매트릭스형 디스플레이 패널에 관해 개시한다. 개시된 패널은 각 발광소자, 다이오드 및 캐패시터 중의 어느 하나의 제1요소가 화소영역의 전역에 걸쳐 형성되고, 그 나머지 두 요소인 제2, 제3요소는 상기 제1요소의 어느 일면에서 분할된 영역에 각각 형성되는 구조를 가진다. 이러한 디스플레이 패널은 최적의 부품 배치구조를 가짐으로써, 높은 전력효율을 가짐과 아울러 높은 품질 및 신뢰성을 가진다. 또한 이러한 특징적 적층구조를 가지는 디스플레이 패널은 제작이 용이하고 수율이 높다.A matrix display panel is disclosed. The disclosed panel includes a region in which a first element of each light emitting element, a diode, and a capacitor is formed over the entire pixel area, and the remaining two elements, the second and third elements, are divided on one surface of the first element. It has a structure formed in each. Such a display panel has an optimal component arrangement structure, thereby having high power efficiency and high quality and reliability. In addition, the display panel having such a characteristic laminated structure is easy to manufacture and high yield.

Description

매트릭스형 디스플레이 패널{Matrix type display panel}Matrix type display panel

본 발명은 디스플레이 패널의 전력효율, 품질 및 신뢰성을 향상시킬 수 있는 발광소자를 갖추는 매트리스형 디스플레이 패널에 관한 것이다.The present invention relates to a mattress-type display panel having a light emitting device that can improve the power efficiency, quality and reliability of the display panel.

최근 디스플레이 장치의 대형화에 따라 공간 점유가 적은 평면표시소자의 요구가 증대되고 있다. 이러한 평면표시소자의 하나로서 최근 유기발광소자 (Organic Light Emitting Device)의 기술이 빠른 속도로 발전하고 있는데, 이미 여러 신제품들이 발표된 바 있다.Recently, as the size of a display device increases, the demand for a flat display device having less space is increasing. As one of the flat panel display devices, the technology of the organic light emitting device has been rapidly developed, and several new products have already been announced.

유기발광소자는 플라즈마 디스플레이 패널(PDP)이나 무기발광소자 디스플레이에 비해 낮은 전압(5∼10V)으로 구동할 수 있다는 장점을 가진다. 이러한 유기발광소자는 넓은 시야각, 고속 응답성, 고콘트라스트비(high contrast ratio) 등의 뛰어난 특징을 갖고 있으므로, 그래픽 디스플레이의 픽셀(pixel), 텔레비젼 영상 디스플레이나 표면광원(surface light source)의 픽셀로서 사용될 수 있다. 나아가서는 유기발광소자는 액정표시장치(Liquid Crystal Display :LCD)와는 달리 백라이트(Back light)가 필요치 않은 능동발광소자일 뿐 아니라 전력소모도 적기 때문에 차세대 평면 디스플레이(Flat panel display)로서 적합하다.The organic light emitting diode has an advantage that it can be driven at a lower voltage (5 to 10V) than a plasma display panel (PDP) or an inorganic light emitting diode display. Such organic light emitting diodes have excellent characteristics such as wide viewing angle, high response speed, high contrast ratio, and the like. Therefore, the organic light emitting diodes can be used as pixels of graphic displays, television image displays, or surface light sources. Can be used. Furthermore, unlike the liquid crystal display (LCD), the organic light emitting device is not only an active light emitting device that does not require a back light, but also has low power consumption, and thus is suitable as a next-generation flat panel display.

저온성장 폴리 실리콘(Low Temperature Poly Silicon : LTPS)으로 제작된 박막 트랜지스터(TFT: Thin Film Transistor)가 유기발광소자를 구동시키기 위한 스위칭 소자로 이용된다. 박막 트랜지스터는 절연 기판 상에 집적되어 형성된 액티브 매트릭스 디스플레이의 유기발광소자를 구동시키기 위한 소자로서 광범위하게 이용되고 있다.Thin Film Transistors (TFTs) made of Low Temperature Poly Silicon (LTPS) are used as switching devices to drive organic light emitting devices. The thin film transistor is widely used as an element for driving an organic light emitting element of an active matrix display formed integrally on an insulating substrate.

미국특허 5,550,066은 박막트랜지스터를 이용한 액티브 매트릭스 유기발광소자에 관해 개시한다. 박막 트랜지스터를 기판 상에 형성하는 기술은 현재 주목할만한 진보를 이루고 있으며, 이러한 기술을 통해 액티브 매트릭스형 디스플레이 패널의 각 픽셀의 주요 요소인 유기발광소자와 이를 구동하는 박막 트랜지스터를 동일한 기판 상에 집적할 수 있게 됨으로써 디스플레이 패널의 소형화 및 제조비용을 절감이 가능하게 되었다.U.S. Patent 5,550,066 discloses an active matrix organic light emitting device using a thin film transistor. The technology of forming a thin film transistor on a substrate is currently making remarkable progress, and through this technique, an organic light emitting element, which is a major element of each pixel of an active matrix display panel, and a thin film transistor driving the thin film transistor are integrated on the same substrate. By doing so, it is possible to reduce the size and manufacturing cost of the display panel.

그러나, 박막 트랜지스터를 이용하여 유기발광소자를 구동시키는 방식은 박막 트랜지스터를 구성하는 실리콘 결정계에 의해 영향을 받을 뿐 아니라, 포화영역에서 전류-전압(Id-Vg) 특성이 박막 트랜지스터마다 상당한 변동을 보이는 경향이 있다. 따라서, 이와 같은 박막 트랜지스터를 이용하는 디스플레이 패널에서는 각 셀로 입력되는 데이터 신호의 전압레벨이 균일하더라도 각 유기발광소자로부터 방출되는 y빛의 양이 균일하지 않게 되고, 이로 인해 해당 셀의 밝기를 정확하게 조절하는데 어려움이 따른다.However, the method of driving the organic light emitting device using the thin film transistor is not only influenced by the silicon crystal system constituting the thin film transistor, but also the current-voltage (Id-Vg) characteristics in the saturation region show considerable variation for each thin film transistor. There is a tendency. Therefore, in the display panel using the thin film transistor, even if the voltage level of the data signal input to each cell is uniform, the amount of y-light emitted from each organic light emitting diode is not uniform, thereby precisely adjusting the brightness of the corresponding cell. Difficulties follow

또한, 유기발광소자는 소자로 흐르는 전류를 제어하는 방식으로 구동되므로 미국특허 5,550,066호에 개시된 바와 같이 여러 개의 박막 트랜지스터를 이용해야 한다. 이것은 여러 개의 박막 트랜지스터 사용에 따른 복잡한 제작공정을 수행해야 하는 문제점이 있다.In addition, since the organic light emitting device is driven in a manner that controls the current flowing to the device, it is necessary to use several thin film transistors as disclosed in US Pat. No. 5,550,066. This has a problem of performing a complicated manufacturing process by using a plurality of thin film transistors.

그리고 유기발광소자에서, 낮은 전류 범위에서 전류 증감에 비례하여 밝기의 빛을 방출하는 직선성이 유지되지만 일정 수준 이상의 전류에 대해서는 열 등에 의한 전류 손실 증가로 인가 전류에 대응하지 않는 낮은 밝기의 빛을 방출하는 현상, 즉 비직선적 방출이 발생한다. 이와 같이, 높은 전류에서의 효율 저하는 고휘도가 요구되는 디스플레이 장치의 신뢰성을 저하시킨다.In the organic light emitting device, the linearity of light emitted in proportion to the current increase and decrease in the low current range is maintained, but light of low brightness that does not correspond to the applied current is increased due to an increase in current loss due to heat or the like for a current above a certain level. Emission phenomenon, that is, non-linear emission, occurs. As such, the decrease in efficiency at high currents lowers the reliability of the display device requiring high brightness.

이러한 문제점을 해소하기 위하여 국제특허출원번호 PCT/KR03/00208호에 의해 새로운 구조의 매트릭스형 디스플레이 패널이 제안되었다. 이 디스플레이 패널은 유기발광소자가 하나의 다이오드와 캐패시터에 의한 스위칭되는 구조를 가진다.In order to solve this problem, a matrix-type display panel having a new structure has been proposed by International Patent Application No. PCT / KR03 / 00208. The display panel has a structure in which the organic light emitting element is switched by one diode and a capacitor.

본 발명은 상술한 바와 같은 문제점을 해결하기 위한 것으로, 발광소자를 구동방식인 박막 트랜지스터를 이용하지 않는 구동으로 전기소자들을 간소화하여 제작 공정을 간편화한 발광구동소자를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object thereof is to provide a light emitting driving device that simplifies the manufacturing process by simplifying electrical devices by driving a light emitting device without using a thin film transistor as a driving method.

본 발명에 따르면, 매트릭스 상으로 배치되는 데이터신호 라인과 제어신호 라인의 교차부의 근방에 마련되는 각 단위 화소 영역에, 제1극과 1극과 반대 극성인 제2극을 구비하는 발광소자; 상기 데이타 전극에 연결되는 제1극과, 제1극과 반대 극성이며 발광소자의 제1극에 접속되는 제2극을 구비하는 다이오드; 및 발광소자의 제1극과 다이오드의 제2극의 접점에 접속되는 제1단자와, 상기 제어전극가 인가되는 제2단자를 구비하는 캐패시터가 배치되어 있는 매트릭스형 디스플레이 패널에 있어서,According to the present invention, there is provided a light emitting device including a first pole and a second pole having a polarity opposite to that of one pole in each unit pixel region provided near an intersection of a data signal line and a control signal line arranged in a matrix; A diode having a first pole connected to the data electrode and a second pole opposite to the first pole and connected to the first pole of the light emitting element; And a capacitor having a first terminal connected to a contact point of a first pole of a light emitting element and a second pole of a diode, and a second terminal to which the control electrode is applied.

상기 발광소자, 다이오드 및 캐패시터 중의 어느 하나의 제1요소가 화소영역의 전역에 걸쳐 형성되고, 그 나머지 두 요소인 제2, 제3요소는 상기 제1요소의 어느 일면에서 상호 인접하게 공히 형성되는 것을 특징으로 하는 매트릭스형 디스플레이 패널이 제공된다.One of the first elements of the light emitting element, the diode, and the capacitor is formed over the entire area of the pixel region, and the other two elements, the second and third elements, are formed to be adjacent to each other on one surface of the first element. A matrix display panel is provided.

본 발명의 한 실시예에 따르면 상기 제1요소는 캐패시터이며, 이의 일면에 형성되는 제2 및 제3 요소는 발광소자 및 다이오드이다. 여기에서 보다 바람직한 실시예에 따르면 상기 발광소자는 상기 다이오드가 형성되는 영역으로 확장된다.According to an embodiment of the present invention, the first element is a capacitor, and the second and third elements formed on one surface thereof are a light emitting element and a diode. According to a more preferred embodiment here the light emitting device is extended to the region where the diode is formed.

본 발명의 다른 실시예에 따르면 상기 제1요소는 다이오드이며, 이의 일면에 형성되는 제2 및 제3 요소는 발광소자 및 캐패시터이다.According to another embodiment of the present invention, the first element is a diode, and the second and third elements formed on one surface thereof are a light emitting element and a capacitor.

본 발명의 또 다른 실시예에 따르면 상기 제1요소는 발광소자이며, 이의 일면에 형성되는 제2 및 제3 요소는 다이오드 및 캐패시터이다. According to another embodiment of the present invention, the first element is a light emitting element, and the second and third elements formed on one surface thereof are a diode and a capacitor.

보다 바람직한 실시예에 따르면 상기 다이오드의 제1극과 발광소자의 제 1극은 애노드, 다이오드의 제2극과 발광소자의 제2극은 캐소드이다.According to a more preferred embodiment, the first pole of the diode and the first pole of the light emitting element are the anode, the second pole of the diode and the second pole of the light emitting element are cathodes.

본 발명의 디스플레이 패널의 제2유형에 따르면,According to the second type of display panel of the present invention,

기판과;A substrate;

상기 기판 상에서, 제1방향으로 다수 나란하게 배치되는 제어신호라인;A control signal line on the substrate, the control signal lines being arranged side by side in a first direction;

상기 기판 상에서, 상기 제1방향에 직교하는 제2방향으로 다수 나란하게 배치되는 데이터 신호라인;A plurality of data signal lines arranged on the substrate in parallel with each other in a second direction perpendicular to the first direction;

상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제1층에 마련되는 캐패시터와 다이오드;A capacitor and a diode provided in a first layer of a unit pixel area defined at an intersection of the control signal line and the data signal line;

상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제2층에 마련되는 발광소자; 그리고A light emitting element provided in a second layer of a unit pixel area defined at an intersection of the control signal line and the data signal line; And

상기 제1층과 제2사이에 마련되어 상기 캐패시터, 다이오드 및 발광소자가 공유하는 전극;을 구비하는 매트릭스형 디스플레이 패널이 제공된다.Provided is a matrix display panel provided between the first layer and the second electrode and shared by the capacitor, diode, and light emitting element.

본 발명의 디스플레이 패널의 제3유형에 따르면,According to the third type of display panel of the present invention,

기판과;A substrate;

상기 기판 상에서, 제1방향으로 다수 나란하게 배치되는 제어신호라인;A control signal line on the substrate, the control signal lines being arranged side by side in a first direction;

상기 기판 상에서, 상기 제1방향에 직교하는 제2방향으로 다수 나란하게 배치되는 데이터 신호라인;A plurality of data signal lines arranged on the substrate in parallel with each other in a second direction perpendicular to the first direction;

상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제1층에 마련되는 캐패시터;A capacitor provided in a first layer of a unit pixel area defined at an intersection of the control signal line and the data signal line;

상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제2층에 마련되는 발광소자와 다이오드; 그리고A light emitting element and a diode provided in a second layer of a unit pixel area defined at an intersection of the control signal line and the data signal line; And

상기 제1층과 제2사이에 마련되어 상기 캐패시터, 다이오드 및 발광소자가 공유하는 전극;을 구비하는 매트릭스형 디스플레이 패널이 제공된다.Provided is a matrix display panel provided between the first layer and the second electrode and shared by the capacitor, diode, and light emitting element.

이하 첨부된 도면을 참조하면서, 본 발명에 따른 매트릭스형 디스플레이 패널의 실시예들을 상세히 설명한다.Hereinafter, embodiments of the matrix display panel according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 매트릭스형 디스플레이 패널의 개략적 등가 회로도이며, 도 2는 화소별 발광구조를 보이는 회로도이다.1 is a schematic equivalent circuit diagram of a matrix display panel according to the present invention, and FIG. 2 is a circuit diagram showing a light emitting structure for each pixel.

도 1에 도시된 바와 같이 데이터신호 라인(Y1~Yn)과 제어신호 라인(X1~Xm)이 매트릭스형으로 배치되어 있다. 데이터신호 라인(Y1~Yn)과 제어신호 라인(X1~Xm)의 각 교차부에서 화소영역이 정의되며, 이 부분에 다이오드(D), 캐패시터(C) 및 발광소자(E)에 의한 화소가 마련되어 있다. 상기 발광소자(E)는 전기적 방향성을 가지는 전류제어형 소자로서 유기발광소자를 의미한다. 이러한 매트릭스형 신호라인 배치는 일반적으로 잘 알려져 있으며, 따라서 이하에서 설명되지 않는 알려진 구조 및 배치는 이에 준한다.As shown in Fig. 1, the data signal lines Y1 to Yn and the control signal lines X1 to Xm are arranged in a matrix. A pixel region is defined at each intersection of the data signal lines Y1 to Yn and the control signal lines X1 to Xm, and the pixel by the diode D, the capacitor C and the light emitting element E is defined in this portion. It is prepared. The light emitting device (E) refers to an organic light emitting device as a current control device having an electrical direction. Such matrix type signal line arrangements are generally well known, and therefore the known structures and arrangements not described below are equivalent.

본 발명에 따른 매트릭스형 디스플레이 패널의 한 실시예에서, 단위 화소의 등가회로를 보이는 도 2a를 참조하면, 회로적으로 전기적 방향성을 가지는 다이오드(D)와 발광소자(E)가 순방향으로 직결되어 있고 이들의 접점(P)에 캐패시터(C)가 연결되어 있다. 상기 다이오드(D)는 데이타신호 라인에 연결되고, 캐패시터(C)는 제어신호 라인에 연결된다. 그리고 발광소자(E)는 공통접지된다. 이러한 구조에서 캐패시터(C), 다이오드(D) 및 발광소자(E)는 하나의 기능층을 중심으로 그 양측에 전극이 마련된 샌드위치 구조를 가지며, 편의상 위에서 이들을 위한 전극을 제1극 및 제2극이라 정의하였다. 다이오드(D)와 발광소자(E)는 전기적 방향성을 가지며, 따라서 각각의 제1극 및 제2극을 애노드 및 캐소드에 해당될 것이다. 예를 들어 제1극이 캐소드 이며, 제2극은 애노드이며 반대로 제1극이 애노드이면 제2극은 캐소드이다.In one embodiment of the matrix type display panel according to the present invention, referring to FIG. 2A showing an equivalent circuit of a unit pixel, a diode D and a light emitting device E having a circuit electrical direction are directly connected in a forward direction. The capacitor C is connected to these contacts P. As shown in FIG. The diode D is connected to the data signal line, and the capacitor C is connected to the control signal line. The light emitting device E is commonly grounded. In this structure, the capacitor (C), the diode (D), and the light emitting device (E) have a sandwich structure in which electrodes are provided on both sides of one functional layer, and for convenience, the electrodes for them are first and second electrodes. This is defined. The diode D and the light emitting device E have an electrical orientation, and therefore, the first and second electrodes will correspond to the anode and the cathode, respectively. For example, if the first pole is the cathode, the second pole is the anode, and if the first pole is the anode, then the second pole is the cathode.

도 2b는 본 발명에 따른 매트릭스형 디스플레이 패널의 다른 실시예로서 도 2a에 도시된 화소의 다이오드(D)와 발광소자(E)의 극성이 바뀐 구조의 화소를 도시한다.FIG. 2B illustrates a pixel in which the polarities of the diodes D and the light emitting devices E of the pixel illustrated in FIG. 2A are changed as another embodiment of the matrix display panel according to the present invention.

본 발명의 특징중의 하나가 캐패시터(C), 다이오드(D) 및 발광소자(E) 등이 하나의 전극을 공유한다는 점이며, 이러한 특징에 따라 이들 요소에 의해 공유된 전극은 바이폴라 전극이다. 공유된 전극이 다이오드에 대해 캐소드로서의 기능을 가지면 발광소자에 대해서는 애노드로서의 기능을 가지게 된다. 캐패시터는 전기적 방향성을 가지지 않으며, 따라서 단지 공유된 전극을 제1단자로서 상기 발광소자(E)와 다이오드(D)와의 전기적 연결수단으로서 이용한다. 그러므로 회로적으로 상기 요소들에 의해 공유된 전극은 회로적으로 접점을 포함한다.One of the features of the present invention is that capacitor (C), diode (D), light emitting element (E) and the like share one electrode, and according to this feature the electrode shared by these elements is a bipolar electrode. If the shared electrode has a function as a cathode for a diode, it has a function as an anode for a light emitting element. The capacitor does not have electrical directivity, and thus only uses a shared electrode as the first terminal as an electrical connection means between the light emitting element E and the diode D. Therefore, an electrode that is circuitally shared by the elements comprises a contact in circuit.

이러한 구조에서 다이오드(D)가 턴온되고 발광소자(E)가 턴오프된 경우 상기 제어신호의 전압레벨과 데이터신호의 전압레벨의 차이에 대응하는 전하가 캐패시터(C)충전되고, 다이오드(D)가 턴오프되고 발광소자(E)가 턴온된 경우 캐패시터(C)충전된 전하가 상기 발광소자(E)로 방전된다. 이러한 화소의 온 오프동작이 구체적이고 다양한 방법은 본 발명의 기술적 배경을 개시하는 PCT/KR03/00208호를 통해 잘 이해될 수 있다.In this structure, when the diode D is turned on and the light emitting device E is turned off, the charge corresponding to the difference between the voltage level of the control signal and the voltage level of the data signal is charged with the capacitor C, and the diode D Is turned off and the light emitting device E is turned on, the charges charged by the capacitor C are discharged to the light emitting device E. Specific and various methods for the on-off operation of such pixels can be well understood through PCT / KR03 / 00208, which discloses the technical background of the present invention.

본 발명은 상기와 같은 동작을 가지는 화소의 구체적이고 실질적인 구조 설계에 관련된다. 도 3과 도 4는 본 발명에 의해 다이오드(D), 캐패시터(C) 및 발광소자(E)의 배치 구조를 달리하는 4 가지 실시예에 따른 화소의 수직 레이아웃을 보인다.The present invention relates to a specific and substantial structural design of a pixel having such an operation. 3 and 4 show the vertical layout of the pixel according to the four embodiments in which the arrangement of the diode D, the capacitor C, and the light emitting device E is different according to the present invention.

도 3a에 도시된 본 발명의 제1실시예에 따른 화소를 참조하면, 기판(10)상의 단위 화소영역(unit pixel region)의 전반에 걸쳐 캐패시터(C)가 형성되어 제1층을 이루고, 그 위의 발광소자(E)및 다이오드(D)가 동 일평면상에 인접 형성되어 제2층을 이룬다. 이러한 제1실시예는 후술되는 제2실시예에 함께 제3, 4 실시예들에 비해 낮은 유전율의 물질로 형성될 수 있다. 그러나 화소를 실질적으로 나타내 보이는 발광소자(E)가 단위 화소영역의 캐패시터(C)의 일부영역에 마련되므로 개구률(aspect ration)은 후술되는 제3, 4실시예에 비해 낮다.Referring to the pixel according to the first embodiment of the present invention illustrated in FIG. 3A, a capacitor C is formed over the entire unit pixel region on the substrate 10 to form a first layer. The above light emitting device (E) and diode (D) are formed adjacent to the same plane to form a second layer. This first embodiment may be formed of a material having a lower dielectric constant than the third and fourth embodiments together with the second embodiment to be described later. However, since the light emitting device E that substantially represents the pixel is provided in a portion of the capacitor C of the unit pixel region, the aspect ratio is lower than that of the third and fourth embodiments described below.

도 3b에 도시된 본 발명의 제2실시예에 따른 화소는 도 3a에 도시된 화소의 제1층과 제2층이 상반(반전)된 구조를 가진다. 즉, 기판(10)상의 단위 화소영역의 2분할된 각영역에 발광소자(E)와 다이오드(D)가 형성되어 제1층을 이루고 그 위에 단위 화소영역 전반에 걸쳐 형성되는 캐패시터(C)가 제2층을 이룬다. 그러므로 제1층과 제2층은 기판에 적층되는 다른 층을 의미하며, 그 적층 순서가 정해져 있는 것이 아니며, 그 순서는 선택적이다.The pixel according to the second embodiment of the present invention illustrated in FIG. 3B has a structure in which the first layer and the second layer of the pixel illustrated in FIG. 3A are inverted (inverted). That is, the light emitting element E and the diode D are formed in each divided area of the unit pixel region on the substrate 10 to form the first layer, and the capacitor C formed over the unit pixel region is formed thereon. The second layer is formed. Therefore, the first layer and the second layer mean other layers laminated on the substrate, and the stacking order is not determined, and the order is optional.

도 3a와 도 3b에 도시된 본 발명에 따른 화소는 단위 화소영역 전반에 걸쳐 하나의 층을 이루는 캐패시터(C)가 형성되고, 그리고 발광소자(E) 및 캐패시터(C)는 단위 화소영역의 2분된 각 영역에 마련되는 구조를 가지며, 상기 캐패시터(C)가 이루는 층과 함께 2층에 의한 적층을 이루는 구조적 특징을 가진다.3A and 3B, a pixel C having a single layer is formed over a unit pixel region, and the light emitting device E and the capacitor C are formed in a unit pixel region. It has a structure provided in each divided area, and has a structural feature of forming a stack by two layers together with the layer formed by the capacitor (C).

한편, 도 3a에 도시된 형태의 화소는 발광면적의 확대를 위하여 도 3c의 형태로 변형될 수 있다.On the other hand, the pixel of the type shown in Figure 3a may be modified in the form of Figure 3c to enlarge the light emitting area.

도 3a에 도시된 화소의 변형례인 도 3c를 참조하면, 발광소자(E)가 다이오드(D)위로 확장되어 있다. 이러한 화소는 전술한 바와 같이 발광소자(E)와 다이오드(D)가 단위화소영역에서 분리된 영역에 각각 마련되며, 이때에 발광소자(E)가 다이오드(D)가 형성되는 영역으로 확장되는 구조를 가진다. 따라서 개구률(aspect ratio)은 후술되는 제3, 4실시예와 실질적으로 동일하다.Referring to FIG. 3C, which is a modification of the pixel illustrated in FIG. 3A, the light emitting device E is extended over the diode D. FIG. As described above, the pixel is provided in a region in which the light emitting device E and the diode D are separated from the unit pixel area, and in this case, the light emitting device E extends to a region in which the diode D is formed. Has Therefore, the aspect ratio is substantially the same as in the third and fourth embodiments described later.

도 4a에 도시된 본 발명의 제3실시예에 따른 화소를 참조하면, 기판(10)상의 단위 화소영역(unit pixel region)의 전반에 걸쳐 발광소자(D)가 형성되어 하부층을 이루고, 그 위의 다이오드(D)와 캐패시터(C)가 동일 평면상에 인접 형성되어 상부층을 이룬다. 이러한 제3실시예에서, 전술한 제1, 제2실시예에 비해 좁은 면적의 캐패시터(C)를 가지기 때문에 다른 실시예에 비해 높은 유전율의 물질에 의해 캐패시터(C)가 형성되어야 하며, 반면에 발광소자(E)가 화소영역의 전반에 걸쳐 형성되므로 전술한 제1,제2실시예에 비해 확대된 개구률을 가진다.Referring to the pixel according to the third embodiment of the present invention illustrated in FIG. 4A, a light emitting device D is formed over the entire unit pixel region on the substrate 10 to form a lower layer. Diodes (D) and capacitors (C) are formed adjacent to the same plane to form an upper layer. In this third embodiment, since the capacitor (C) has a smaller area than the first and second embodiments described above, the capacitor (C) should be formed of a material having a higher dielectric constant than the other embodiments, whereas Since the light emitting device E is formed over the entire pixel area, it has an enlarged aperture ratio compared to the first and second embodiments described above.

도 4b에 도시된 본 발명의 제4실시예에 따른 화소는 도 4a에 도시된 화소의 하부층과 상부층이 상반(반전)된 구조를 가진다. 즉, 기판(10)상의 단위 화소영역의 2분할된 각 영역에 다이오드(D)와 캐패시터(C)가 형성되어 하부층을 이루고 그 위에 단위 화소영역 전반에 걸쳐 형성되는 발광소자(E)가 상부층을 이룬다.The pixel according to the fourth embodiment of the present invention illustrated in FIG. 4B has a structure in which the lower and upper layers of the pixel illustrated in FIG. 4A are inverted (inverted). That is, the diode D and the capacitor C are formed in each divided area of the unit pixel region on the substrate 10 to form a lower layer, and the light emitting device E formed over the unit pixel region is formed on the upper layer. Achieve.

전술한 바와 같이, 도 4a와 도 4b에 도시된 본 발명에 따른 화소는 단위 화소영역 전반에 걸쳐 하나의 층을 이루는 발광소자(E)가 형성되고, 그리고 다이오드(D) 및 캐패시터(C)는 단위 화소영역의 2분된 각 영역에 마련되는 구조를 가지며, 상기 발광소자(E)가 이루는 층과 함께 제1층 및 제2층을 가지는 적층을 이룬다.As described above, in the pixel according to the present invention illustrated in FIGS. 4A and 4B, a light emitting device E forming one layer is formed over the unit pixel region, and the diode D and the capacitor C are It has a structure provided in each divided area of the unit pixel region, and forms a stack having a first layer and a second layer together with the layer formed by the light emitting device (E).

도 4a에 도시된 화소의 변형례인 도 4c를 참조하면, 캐패시터(C)가 다이오드(D)위로 확장되어 있다. 이러한 화소는 캐패시터(E)와 다이오드(D)가 단위화소영역에서 분리된 영역에 각각 마련되며, 이때에 캐패시터(C)가 다이오드(D)가 형성되는 영역으로 확장되는 구조를 가진다.Referring to FIG. 4C, which is a modification of the pixel illustrated in FIG. 4A, the capacitor C is extended over the diode D. FIG. These pixels are each provided in a region in which the capacitor E and the diode D are separated from the unit pixel region, and in this case, the capacitor C extends to the region where the diode D is formed.

도 5a는 전술한 실시예들 중에서 제1실시예에 따른 디스플레이 패널의 일부 발췌 평면도이며, 도 5b는 도 5a의 A - A 선 단면도이다. 도 5a 및 도 5b에 도시된 화소는 도 3a에 도시된 개략적 구조를 구체화한 것이다. 도 5c는 도 3b에 도시된 화소를 구체화한 수직 구조를 보이며, 그리고 도 5d는 도 3c에 도시된 화소를 구체화한 수직 구조를 보인다.FIG. 5A is a plan view of a part of the display panel according to the first embodiment of the above-described embodiments, and FIG. 5B is a cross-sectional view taken along line AA of FIG. 5A. The pixel shown in FIGS. 5A and 5B embodies the schematic structure shown in FIG. 3A. 5C shows a vertical structure incorporating the pixel shown in FIG. 3B, and FIG. 5D shows a vertical structure incorporating the pixel shown in FIG. 3C.

먼저 도 5a를 참조하면, Y 방향의 데이터 신호 라인(21)과 X 방향의 제어 신호 라인(22)이 직교하게 배치되어 있다. 상기 제어신호(22) 라인은 고저항이면서 광투과성을 가지는 ITO 제어신호 라인(22a)과 ITO 라인에 대한 메탈 버스 라인(22b)를 포함한다. 그리고 상기 데이터 신호 라인(21)은 광통과영역에 위치하지 않으므로 저저항의 금속, 예를 들어 크롬 또는 몰리브덴으로 형성된다. 그리고 최상층에는 금속, 예를 들어 Al 공통전극(62)이 형성되어 있다. 상기 공통전극(62) 하부에는 전술한 다이오드(D), 캐패시터(C) 및 발광소자(E)가 뭍혀 있다.First, referring to FIG. 5A, the data signal line 21 in the Y direction and the control signal line 22 in the X direction are arranged perpendicularly. The control signal line 22 includes an ITO control signal line 22a having a high resistance and light transmittance and a metal bus line 22b for the ITO line. Since the data signal line 21 is not located in the light passing region, the data signal line 21 is formed of a low resistance metal such as chromium or molybdenum. In the uppermost layer, a metal, for example, Al common electrode 62 is formed. The diode D, the capacitor C, and the light emitting device E are disposed below the common electrode 62.

도 5a의 A - A 선 단면도인 5b를 참조하면, 기판(10) 상에 제어신호 라인(22)이 형성되어 있다. 상기 제어 신호 라인(22) 위에는 캐패시터(C)의 한 요소인 유전체층(41)이 적층되어 있고, 유전체층(41) 위에는 캐패시터(C)의 상부전극(42)은 투명성 재료 예를 들어 ITO 또는 IZO로 형성된다. 캐패시터(C)의 상부전극(42)은 발광소자(E)의 하부 전극의 기능도 겸한다.Referring to 5B, which is a cross-sectional view taken along the line A-A of FIG. 5A, a control signal line 22 is formed on the substrate 10. A dielectric layer 41, which is an element of the capacitor C, is stacked on the control signal line 22, and the upper electrode 42 of the capacitor C is made of a transparent material, for example, ITO or IZO, on the dielectric layer 41. Is formed. The upper electrode 42 of the capacitor C also functions as the lower electrode of the light emitting device E.

상기 캐패시터의 상부전극(42)의 일측(도면에서 우측) 상면에 다이오드(D)의 하부 전극(51)이 형성되고 이 위에 다이오드 물질층(52)이 형성되어 있고, 그 위에 데이터 신호 라인(21)이 형성되어 있다. 여기에서 상기 다이오드(D)의 하부 전극(51)은 선택적인 요소로서 이의 기능을 상기 캐패시터의 상부전극(42)이 대신 수행할 수 있다. 즉, 상기 다이오드 물질층(52)은 상기 캐패시터의 상부전극(42)에 직접 형성될 수 있다.The lower electrode 51 of the diode D is formed on one side (right side in the drawing) of the upper electrode 42 of the capacitor, and the diode material layer 52 is formed thereon, and the data signal line 21 thereon. ) Is formed. Here, the lower electrode 51 of the diode D is an optional element, and the upper electrode 42 of the capacitor may perform the function instead. That is, the diode material layer 52 may be formed directly on the upper electrode 42 of the capacitor.

한편, 캐패시터의 상부전극(42)의 타측(도면에서 좌측) 상면에 유기 발광물질층(61)이 형성되어 있고, 그 위에는 금속성 공통전극(62)이 형성되어 있다. 금속성 공통전극(62)의 하부에서, 상기 유기발광물질층(61)에 접촉되는 부분을 제외한 다른 부분에 전기적 절연층(43, 44)들 형성되어 있다. 이러한 절연층(43, 44)들은 제조공정중 소자 간의 전기적 절연이 요구되는 부분마다 형성되는 것으로 실리콘옥사이드, 실리콘 나이트라이드, 유기 절연물질 등으로 형성되는 것이 바람직하다. 도 5b에 도시된 바와 같이 최하부의 하부절연층(43)과 그 위의 상부절연층(44)은 상기 유기발광물질층(61) 하부에서 오픈되어 유기발광물질층(61)이 상기 캐패시터(C)의 상부전극(42)과 접촉되어 전기적으로 도통상태가 되도록 한다. On the other hand, the organic light emitting material layer 61 is formed on the other side (left side in the figure) of the upper electrode 42 of the capacitor, and the metallic common electrode 62 is formed thereon. Under the metallic common electrode 62, electrical insulating layers 43 and 44 are formed at portions other than the portion in contact with the organic light emitting material layer 61. The insulating layers 43 and 44 are formed at portions requiring electrical insulation between devices during the manufacturing process, and are preferably formed of silicon oxide, silicon nitride, an organic insulating material, or the like. As shown in FIG. 5B, the lowermost lower insulating layer 43 and the upper insulating layer 44 thereon are opened below the organic light emitting material layer 61 so that the organic light emitting material layer 61 is formed of the capacitor C. As shown in FIG. Contact with the upper electrode 42 to be electrically conductive.

여기에서 "오픈"은 어떤 적층들의 사이에 위치하는 중간층에 상기 상하 적층을 상호 연결하는 소위 콘택홀, 또는 비아홀이 형성되어 있다것을 의미한다. 한편, 상기 제1, 제2절연층에서 하부절연층(43)은 상기 다이오드 물질층(52)과 상기 데이터 신호 라인(21)간의 전기적 접촉 위해 데이터 신호라인(21) 하부에서 오픈되어 있다. 그리고 상부절연층(44)은 상기 데이타 신호 라인(21)를 덮어서 그위의 공통전극(62)과 전기적으로 격리시킨다. 이러한 상부 절연층은 실리콘옥사이드, 실리콘나이트라이드 또는 유기 절연물질로 형성된다.Here, "open" means that a so-called contact hole, or via hole, which interconnects the upper and lower stacks is formed in an intermediate layer located between certain stacks. In the first and second insulating layers, the lower insulating layer 43 is open under the data signal line 21 to make electrical contact between the diode material layer 52 and the data signal line 21. The upper insulating layer 44 covers the data signal line 21 and is electrically isolated from the common electrode 62 thereon. The upper insulating layer is formed of silicon oxide, silicon nitride, or an organic insulating material.

위의 구조에서 제어 신호 라인은 ITO 라인과 버스 라인을 포함하는데, 이는 투명성 재료를 이용하여 상기 발광소자(E)로 부터 발생된 광선이 기판(10)측으로 이동되도록 허용하며, 버스 라인은 ITO 라인의 높은 저항을 보상하여 전체적인 제어 신호 라인의 저항을 감소시킨다. 이러한 버스 라인은 크롬, 몰리브덴 또는 몰리브덴 합금 등으로 형성할 수 있다.  In the above structure, the control signal line includes an ITO line and a bus line, which allows a light beam generated from the light emitting element E to be moved to the substrate 10 side using a transparent material, and the bus line is an ITO line. Compensating the high resistance of the reduces the resistance of the overall control signal line. Such bus lines may be formed of chromium, molybdenum or molybdenum alloys.

위의 구조에서 다이오드 물질층은 전기적 방향성을 가지는 물질로 형성된다. 상기 다이오드로는 PN 다이오드 또는 쇼트키 다이오드가 이용될 수 있으며, 바람직하게는 전극/n+ 비정질 실리콘/i- 비정질 실리콘/전극 의 적층구조를 가지는 쇼트키 다이오드를 이용한다. 따라서 본 발명의 실시예에서는 상기 다이오드 물질층은 n+ 비정질 실리콘/i- 비정질 실리콘의 적층구조를 가진다. 이러한 다이오드를 형성하기 위하여 진성 비정질 실리콘과 도핑된 비정질 실리콘 또는 진성 다결정 실리콘과 도핑된 다결정 실리콘이 이용될 수 있다. 이러한 재료의 증착 후에는 사진 식각 공정에 의해서 패터닝 된다. In the above structure, the diode material layer is formed of a material having electrical orientation. The diode may be a PN diode or a Schottky diode, preferably a Schottky diode having a stacked structure of electrodes / n + amorphous silicon / i− amorphous silicon / electrode. Therefore, in the embodiment of the present invention, the diode material layer has a stacked structure of n + amorphous silicon / i- amorphous silicon. In order to form such a diode, intrinsic amorphous silicon and doped amorphous silicon or intrinsic polycrystalline silicon and doped polycrystalline silicon may be used. After deposition of this material, it is patterned by a photolithography process.

다이오드(D)의 하부 전극은 캐패시터 상부전극의 저항을 고려하여 크롬 또는 몰리브덴을 이용하여 증착한 후 사진식각 공정에 의해서 패터닝 된다. 구체적으로 다이오드의 제조공정은 하부전극을 형성한 후 그 위에 다이오드 물질을 증착하고 이 위에 보호막을 증착한다. 이에 이어 상기 다이오드 물질층을 노출시키기 위하여 상기 보호막을 사진식각공정을 통해 상기 다이오드 물질층 위의 부분을 오픈 시킨다. 이와 같이 보호막을 오픈시켜 상기 다이오드물질층의 표면을 노출시킨 후 이 위에 다이오드의 상부전극으로서 데이터 신호 라인을 형성한다. 이때에 상부 전극 또는 데이터 신호 라인은 크롬 또는 몰리브덴으로 형성한다.The lower electrode of the diode D is deposited using chromium or molybdenum in consideration of the resistance of the capacitor upper electrode and then patterned by a photolithography process. Specifically, in the diode manufacturing process, after forming the lower electrode, a diode material is deposited thereon and a protective film is deposited thereon. Subsequently, in order to expose the diode material layer, the passivation layer is opened through the photolithography process. In this way, the protective film is opened to expose the surface of the diode material layer, and then the data signal line is formed as an upper electrode of the diode. At this time, the upper electrode or data signal line is formed of chromium or molybdenum.

도 5a 및 도 5b에 도시된 실시예의 디스플레이 패널은 기판(10)쪽으로 광이 진행하는 구조를 가지며 따라서 광진행경로 상에 마련된 적층, 특히 전극들이 투명성 물질로 형성되어 있다. 그러나, 그 반대로 광선이 그 상부로 진행하는 방식의 경우 유기 발광물질층과 기판 사이의 재료 들은 투명성일 필요가 없고 다만 그 위의 공통전극이 투명성 물질, 예를 들어 ITO 또는 IZO로 형성된다.5A and 5B have a structure in which light propagates toward the substrate 10, and thus, a stack, in particular, electrodes provided on the light path is formed of a transparent material. On the contrary, however, in the manner in which the light beam propagates upward, the materials between the organic light emitting material layer and the substrate need not be transparent, but the common electrode thereon is formed of a transparent material, for example, ITO or IZO.

도 5c를 참조하면, 기판(10)위에 ITO 또는 IZO 등의 투명성 도전물질로 된 공통전극(62a)가 형성되어 있다. 이러한 공통전극(62a)은 높은 저항을 가지므로 화소영역을 벗어난 부분에 저저항성 물질로 된 버스라인을 형성할 수 있다.Referring to FIG. 5C, a common electrode 62a made of a transparent conductive material such as ITO or IZO is formed on the substrate 10. Since the common electrode 62a has a high resistance, a bus line made of a low resistance material may be formed in a portion outside the pixel area.

상기 공통전극(62a)의 일측(도면에서 좌측) 위에는 유기발광물질층(61)이 형성되어 있고 그 위에 하부절연층(45)가 형성되어 있다. 하부절연층(45)은 상기 유기발광물질층(61)의 상면에서 오픈되어 후술하는 캐패시터(C)의 하부전극(46)과 접촉되도록 한다. 한편, 상기 하부절연층(45) 위의 일측(도면에서 오른쪽) 위에는 금속성 데이터 신호라인(21)이 형성되어 있다. 데이타 신호라인(21) 위에는 상부절연층(47)이 형성되어 있으며, 이 상부절연층은 상기 하부절연층(45)과 같이 상기 유기발광물질층(61)에서 오픈되어 있고, 또한 상기 데이터 신호 라인(21)위에서 오픈되어 있다. 상기 상부절연층(47)에 덮히지 않은 상기 데이터 신호라인(21) 위에는 다이오드물질층(52)이 적층되어 있다.An organic light emitting material layer 61 is formed on one side (left side in the drawing) of the common electrode 62a, and a lower insulating layer 45 is formed thereon. The lower insulating layer 45 is opened on the upper surface of the organic light emitting material layer 61 to be in contact with the lower electrode 46 of the capacitor C to be described later. On the other hand, a metallic data signal line 21 is formed on one side (right side in the drawing) on the lower insulating layer 45. An upper insulating layer 47 is formed on the data signal line 21, and the upper insulating layer is opened in the organic light emitting material layer 61, like the lower insulating layer 45, and the data signal line. (21) Open above. The diode material layer 52 is stacked on the data signal line 21 not covered by the upper insulating layer 47.

상기 다이오드물질층(52) 및 상기 상부절연층(47) 위에는 다이오드의 상부전극의 기능을 가지는 캐패시터(C)의 하부전극(46)이 형성되어 있다. 그리고 상기 캐패시터(C)의 하부전극(46) 위에는 유전물질층(41)이 형성되며, 이 위에는 캐패시터(C)의 상부전극(48)이 형성되어 있다.The lower electrode 46 of the capacitor C having a function of the upper electrode of the diode is formed on the diode material layer 52 and the upper insulating layer 47. The dielectric material layer 41 is formed on the lower electrode 46 of the capacitor C, and the upper electrode 48 of the capacitor C is formed thereon.

도 5d를 참조하면, 기판(10) 상에 제어신호 라인(22)이 형성되어 있다. 상기 제어 신호 라인(22) 위에는 캐패시터(C)의 한 요소인 유전체층(41)이 적층되어 있고, 유전체층(40) 위에는 캐패시터(C)의 상부전극(42)은 투명성 재료 예를 들어 ITO 또는 IZO로 형성된다. 캐패시터(C)의 상부전극(42)은 발광소자(E)의 하부 전극의 기능도 겸한다.Referring to FIG. 5D, a control signal line 22 is formed on the substrate 10. The dielectric layer 41, which is an element of the capacitor C, is stacked on the control signal line 22, and the upper electrode 42 of the capacitor C is made of a transparent material, for example, ITO or IZO, on the dielectric layer 40. Is formed. The upper electrode 42 of the capacitor C also functions as the lower electrode of the light emitting device E.

상기 캐패시터의 상부전극(42)의 일측(도면에서 우측) 상면에 다이오드(D)의 하부 전극(51)이 형성되고 이 위에 다이오드 물질층(52)이 형성되어 있고, 그 위에 데이터 신호 라인(21)이 형성되어 있다. 위에서 설명된 도 5d의 구조는 도 5b의 구조와 실질적으로 동일하다. 여기에서 상기 다이오드(D)의 하부 전극(51)은 선택적인 요소로서 이의 기능을 상기 캐패시터의 상부전극(42)이 대신 수행할 수 있다. 즉, 상기 다이오드 물질층(52)은 상기 캐패시터의 상부전극(42)에 직접 형성될 수 있다.The lower electrode 51 of the diode D is formed on one side (right side in the drawing) of the upper electrode 42 of the capacitor, and the diode material layer 52 is formed thereon, and the data signal line 21 thereon. ) Is formed. The structure of FIG. 5D described above is substantially the same as the structure of FIG. 5B. Here, the lower electrode 51 of the diode D is an optional element, and the upper electrode 42 of the capacitor may perform the function instead. That is, the diode material layer 52 may be formed directly on the upper electrode 42 of the capacitor.

한편, 도 3c의 설명에서 언급된 바와 같이 확장된 발광소자가 상기 적층구조 위에 형성된다. 즉, 캐패시터의 상부전극(42)의 타측(도면에서 좌측) 상면에 유기 발광물질층(61)이 형성되어 있고 이 유기발광물질층(61)은 상기 다이오드(D) 위로 확장되어 있다. 이러한 유기발광물질층(61)의 위에는 금속성 공통전극(62)이 형성되어 있다. 금속성 공통전극(62)의 하부에서, 상기 유기발광물질층(61)에 접촉되는 부분을 제외한 다른 부분에 전기적 절연층(43, 44)들 형성되어 있다. 이러한 절연층(43, 44)들은 제조공정 중 소자 간의 전기적 절연이 요구되는 부분마다 형성되는 것으로 실리콘옥사이드, 실리콘 나이트라이드, 유기 절연물질 등으로 형성되는 것이 바람직하다. 도 5b에 도시된 바와 같이 최하부의 하부절연층(43)과 그 위의 상부절연층(44)은 상기 유기발광물질층(61) 하부에서 오픈되어 유기발광물질층(61)이 상기 캐패시터(C)의 상부전극(42)과 접촉되어 전기적으로 도통상태가 되도록 한다. 이와 같이 확장된 구조의 유기발광물질층(61)은 보다 넓은 영역에서의 발광을 통해 개구율을 넓힌다. 이와 같이 확장된 유기발광물질층(61)은 실질적으로 단위 화소영역의 전반을 차지한다. 이와 더불어 캐패시터를 구성하는 유전체층(41)이 단위 화소영역의 전반에 걸쳐 형성된다. 이것은 도 3a에 도시된 화소와 도 3b에 도시된 화소의 특징을 가진다. 즉, 도 3a의 화소가 가지는 높은 개구수와 도 3b에 도시된 화소가 가지는 유전체층의 낮은 유전율의 특징을 공히 가진다.Meanwhile, as mentioned in the description of FIG. 3C, an extended light emitting device is formed on the stacked structure. That is, the organic light emitting material layer 61 is formed on the other side (left side in the drawing) of the upper electrode 42 of the capacitor, and the organic light emitting material layer 61 extends over the diode D. The metallic common electrode 62 is formed on the organic light emitting material layer 61. Under the metallic common electrode 62, electrical insulating layers 43 and 44 are formed at portions other than the portion in contact with the organic light emitting material layer 61. The insulating layers 43 and 44 are formed at portions requiring electrical insulation between devices during the manufacturing process, and are preferably formed of silicon oxide, silicon nitride, an organic insulating material, or the like. As shown in FIG. 5B, the lowermost lower insulating layer 43 and the upper insulating layer 44 thereon are opened below the organic light emitting material layer 61 so that the organic light emitting material layer 61 is formed of the capacitor C. As shown in FIG. Contact with the upper electrode 42 to be electrically conductive. The organic light emitting material layer 61 having such an extended structure widens the aperture ratio through light emission in a wider area. The expanded organic light emitting material layer 61 substantially occupies the entire unit pixel area. In addition, the dielectric layer 41 constituting the capacitor is formed over the entire unit pixel region. This has the characteristics of the pixel shown in Fig. 3A and the pixel shown in Fig. 3B. That is, it has both the high numerical aperture of the pixel of FIG. 3A and the low dielectric constant of the dielectric layer of the pixel of FIG. 3B.

도 6a 및 도 6b는 각각 도 4a 및 도 4b에 개념적으로 도시된 화소의 구체화된 수직 단면도이다.6A and 6B are embodied vertical cross-sectional views of the pixels conceptually shown in FIGS. 4A and 4B, respectively.

도 6a를 참조하면, 기판(10)위에 ITO 또는 IZO 등의 투명성 도전물질로 된 공통전극(62a)가 형성되어 있다. 이러한 공통전극(62a)은 높은 저항을 가지므로 화소영역을 벗어난 부분에 저저항성 물질로 된 버스라인을 형성할 수 있다.Referring to FIG. 6A, a common electrode 62a made of a transparent conductive material such as ITO or IZO is formed on the substrate 10. Since the common electrode 62a has a high resistance, a bus line made of a low resistance material may be formed in a portion outside the pixel area.

상기 공통전극(62a)의 위에는 단위 화소영역을 전반적으로 차지하는 유기발광물질층(61)이 형성되어 있고 그 위에 하부절연층(45)가 형성되어 있다. 하부절연층(45)은 상기 유기발광물질층(61)의 상면에서 오픈되어 후술하는 캐패시터(C)의 하부전극(46)과 접촉되도록 한다. 한편, 상기 하부전극(46) 위의 일측(도면에서 오른쪽) 위에는 다이오드물질층(52)이 형성되어 있다. 다이오드물질층(52)위에는 상부절연층(47)이 형성되어 있고, 상기 다이오드물질층(52) 위에서 오픈되어 있다. An organic light emitting material layer 61 is formed on the common electrode 62a and occupies the entire unit pixel area, and a lower insulating layer 45 is formed thereon. The lower insulating layer 45 is opened on the upper surface of the organic light emitting material layer 61 to be in contact with the lower electrode 46 of the capacitor C to be described later. On the other hand, a diode material layer 52 is formed on one side (right side in the drawing) above the lower electrode 46. An upper insulating layer 47 is formed on the diode material layer 52, and is opened on the diode material layer 52.

상기 상부절연층(47)에 덮히지 않은 다이오드물질층(52) 위에는 데이타 신호라인(21)이 형성되어 있고 그 위에 보호층(48)이 형성되어 있다.The data signal line 21 is formed on the diode material layer 52 not covered by the upper insulating layer 47, and the protective layer 48 is formed thereon.

한편, 상기 하부전극(46)의 타측(도면에서 왼쪽) 위에는 캐패시터(C)의 한 요소인 유전성물질층(41)이 형성되어 있다. 이러한 유전성물질층(41)은 상부절연층(47) 및 이 위의 보호층(48)의 위로 형성되며, 상부절연층(47)과 보호층(48)에 마련되는 콘택트홀을 통해서 상기 하부전극(46)과 유전성물질층(41)이 전기적으로 접촉된다.On the other hand, a dielectric material layer 41, which is an element of the capacitor C, is formed on the other side (left side in the drawing) of the lower electrode 46. The dielectric material layer 41 is formed on the upper insulating layer 47 and the protective layer 48 thereon, and the lower electrode is formed through the contact holes provided in the upper insulating layer 47 and the protective layer 48. 46 and dielectric layer 41 are in electrical contact.

상기 적층의 최상층에는 도전성 재료, 예를 들어 금속, ITO 또는 IZO로 형성된 제어신호라인(22)이 위치한다. 상기 제어신호라인(22)은 캐패시터(C)의 상부전극으로서의 기능을 가지도록 유전성물질층(41)에 접촉되며 상기 데이타신호 라인(21)과는 보호층(49)에 의해 격리되어 있다.At the top of the stack is a control signal line 22 formed of a conductive material, for example metal, ITO or IZO. The control signal line 22 is in contact with the dielectric material layer 41 so as to function as an upper electrode of the capacitor C, and is isolated from the data signal line 21 by the protective layer 49.

도 6b를 참조하면, 기판(10)위에 ITO 또는 IZO 등의 투명성 도전물질로 제어신호 라인(22)이 형성되어 있다. 제어신호라인(22)은 높은 저항을 가지므로 화소영역을 벗어난 부분에 저저항성 물질로 된 버스라인(22a, 도 5a 참조)이 형성될 수 있다Referring to FIG. 6B, a control signal line 22 is formed on a substrate 10 with a transparent conductive material such as ITO or IZO. Since the control signal line 22 has a high resistance, a bus line 22a (see FIG. 5A) made of a low resistance material may be formed at a portion outside the pixel area.

상기 제어신호라인(22)의 일측(도면에서 좌측) 위에는 유전체물질층(41)이 형성되어 있고, 그 위에 하부 절연층(45)이 형성되어 있다. 하부절연층(45)은 유전체물질층(41) 위에서 오픈되어 있다. 상기 제어신호라인(22)의 타측(도면에서 우측) 위에는 데이타 신호 라인(21)이 형성되어 있다. 데이타신호라인(21) 위에는 상부절연층(47)이 형성되며, 이 상부절연층(47)은 데이타 신호라인(21)과 상기 유전체물질층(41) 위에서 오픈되어 있다. 상부절연층(47)의 오픈된 영역(콘택트홀)을 통해 노출된 데이타신호라인(21) 위에 다이오드물질층(52)이 형성되어 있다.A dielectric material layer 41 is formed on one side (left side in the drawing) of the control signal line 22, and a lower insulating layer 45 is formed thereon. The lower insulating layer 45 is opened on the dielectric material layer 41. The data signal line 21 is formed on the other side (right side in the drawing) of the control signal line 22. An upper insulating layer 47 is formed on the data signal line 21, and the upper insulating layer 47 is opened on the data signal line 21 and the dielectric material layer 41. The diode material layer 52 is formed on the data signal line 21 exposed through the open area (contact hole) of the upper insulating layer 47.

상기 다이오드물질층(52)위에는 다이오드(D)의 상부전극과 상기 캐패시터(C)의 상부전극으로서의 기능을 가지는 하부전극(46)이 형성된다. 이 하부전극(46) 위에 유기발광물질층(61)이 형성되고 유기발광물질층(61) 위로는 공통전극(62)이 형성된다.An upper electrode of the diode D and a lower electrode 46 having a function as an upper electrode of the capacitor C are formed on the diode material layer 52. An organic light emitting material layer 61 is formed on the lower electrode 46, and a common electrode 62 is formed on the organic light emitting material layer 61.

위에서 다양한 실시예가 설명되었다. 이러한 실시예는 본 발명의 실시가능한 예시에 불과하다. 본 발명에 따른 매트릭스형 디스플레이 패널의 각 화소를 구성하는 기본적 구성요소인 캐패시터, 다이오드 및 발광소자의 특징적 배치구조에 부수되는 절연층, 신호라인, 그리고 상기 구성요소를 보호하는 수단 등이 적절히 설계되고 배치될 수 있다. 예를 들어 절연층 또는 보호층은 단일층이 아니 다겹의 적층 구조를 가지며, 이러한 절연층 및 보호층은 전체 구조에 적응하여 가감될 수 있다.Various embodiments have been described above. Such embodiments are merely exemplary of the present invention. Insulating layers, signal lines, and means for protecting the components, which are attached to the characteristic arrangement of capacitors, diodes, and light emitting elements, which are the basic components constituting each pixel of the matrix display panel according to the present invention, are appropriately designed. Can be deployed. For example, the insulating layer or the protective layer has a multilayer structure instead of a single layer, and the insulating layer and the protective layer can be adjusted to the overall structure.

그리고 상기한 바와 같은 본 발명에 따른 디스플레이 패널은 일반적으로 알려진 성막기술이 응용되며, 특히 다양한 형태의 리소그래피 기술이 응용될 수 있다.In the display panel according to the present invention as described above, generally known film forming technology is applied, and in particular, various types of lithography technology may be applied.

본 발명에 따른 매트릭스형 디스플레이 패널은 최적의 부품 배치구조를 가짐으로써, 높은 전력효율을 가짐과 아울러 높은 품질 및 신뢰성을 가진다. 또한 이러한 본 발명에 따른 특징적 적층구조를 가지는 디스플레이 패널은 제작이 용이하고 수율이 높다.The matrix display panel according to the present invention has an optimal component arrangement structure, and thus has high power efficiency and high quality and reliability. In addition, the display panel having the characteristic laminated structure according to the present invention is easy to manufacture and high yield.

이러한 본 발명은 유기 발광소자를 이용하는 매트릭스형 디스플레이 장치에 널리 응용될 수 있다. The present invention can be widely applied to a matrix display device using an organic light emitting device.

이러한 본 발명의 디스플레이 패널의 이해를 위하여, 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.For the understanding of the display panel of the present invention, it has been described with reference to the embodiment shown in the drawings, but this is only illustrative, various modifications and equivalent other embodiments are possible to those skilled in the art. Will understand. Therefore, the true technical protection scope of the present invention should be defined only in the appended claims.

도 1은 본 발명에 따른 매트릭스형 디스플레이 패널의 등가회로도이다.1 is an equivalent circuit diagram of a matrix display panel according to the present invention.

도 2a는 본 발명에 따른 매트릭스형 디스플레이 패널의 실시예에서 스위칭 소자와 발광 소자가 복합된 화소의 등가 회로도이다.2A is an equivalent circuit diagram of a pixel in which a switching device and a light emitting device are combined in an embodiment of a matrix display panel according to the present invention.

도 2b는 본 발명에 따른 매트릭스형 디스플레이 패널의 다른 실시예에서 스위칭 소자와 발광 소자가 복합된 화소의 등가 회로도이다.2B is an equivalent circuit diagram of a pixel in which a switching device and a light emitting device are combined in another embodiment of the matrix display panel according to the present invention.

도 3a와 도 3b는 캐패시터가 단위화소영역에 전반적으로 형성되고 발광소자 및 다이오드가 캐패시터와 다른 층에서 분할된 단위화소영역에 마련되는 구조의 화소의 수직 레이아웃을 보인다.3A and 3B show a vertical layout of a pixel in which a capacitor is generally formed in a unit pixel region, and a light emitting device and a diode are provided in a unit pixel region divided in a layer different from the capacitor.

도 3c는 도 3a에 도시된 바와 같은 구조의 화소에서 발광소자가 다이오드 위로 확된 구조를 가지는 화소의 수직 레이아웃을 보인다. FIG. 3C shows a vertical layout of a pixel in which a light emitting device is expanded over a diode in a pixel having a structure as shown in FIG. 3A.

도 4a와 도 4b는 발광소자가 단위화소영역에 전반적으로 형성되고 다이오드 및 캐패시터가 발광소자와 다른 층에서 분할된 단위화소영역에 마련되는 구조의 화소의 수직 레이아웃을 보인다.4A and 4B show a vertical layout of a pixel in which a light emitting device is generally formed in a unit pixel area, and a diode and a capacitor are provided in a unit pixel area divided in a layer different from the light emitting device.

도 4c는 도 4a에 도시된 바와 같은 구조의 화소에서 캐패시터가 다이오드 위로 확된 구조를 가지는 화소의 수직 레이아웃을 보인다.4C shows a vertical layout of a pixel in which a capacitor has a structure in which a capacitor is extended over a diode in a pixel having a structure as shown in FIG. 4A.

도 5a는 본 발명에 따른 매트릭스형 디스플레이 패널의 국부적 레이아웃을 보이는 발췌평면도이다.Fig. 5A is a top view showing a local layout of a matrix display panel according to the present invention.

도 5b는 도 5a의 A-A 선 단면도로서, 하부층에 캐패시터가 마련되고 상부층에 발광소자 및 다이오드가 마련되는 화소의 수직 단면도이다.FIG. 5B is a cross-sectional view taken along the line A-A of FIG. 5A and is a vertical cross-sectional view of a pixel in which a capacitor is provided on a lower layer and a light emitting element and a diode are provided on an upper layer.

도 5c는 5b에 도시된 화소의 적층구조와 상반되게 하부층에 발광소자와 다이오드가 마련되고, 상부층에 캐패시터가 마련되는 화소의 수직 단면도이다.5C is a vertical cross-sectional view of a pixel in which a light emitting device and a diode are provided in a lower layer and a capacitor is provided in an upper layer, as opposed to the stacked structure of the pixel illustrated in FIG. 5B.

도 5d는 캐패시터 위에 형성된 발광소자가 다이오드 위로 확장된 구조를 가지는 화소의 수직 단면도이다. 5D is a vertical cross-sectional view of a pixel having a structure in which a light emitting device formed on a capacitor is extended over a diode.

도 6a는 하부층에 발광소자가 마련되고 상부층에 캐패시터 및 다이오드가 마련되는 본 발명에 따른 화소의 수직 단면도이다.6A is a vertical cross-sectional view of a pixel according to the present invention in which a light emitting device is provided on a lower layer and a capacitor and a diode are provided on an upper layer.

도 6b는 하부층에 캐패시터 및 다이오드가 마련되고, 상부층에 발광소자가 마련되는 본 발명에 따른 화소의 수직 단면도이다.6B is a vertical cross-sectional view of a pixel according to the present invention in which a capacitor and a diode are provided in a lower layer and a light emitting device is provided in an upper layer.

Claims (14)

매트릭스 상으로 배치되는 데이터신호 라인과 제어신호 라인의 교차부의 근방에 마련되는 각 단위 화소 영역에, 제1극과 1극과 반대 극성인 제2극을 구비하는 발광소자; 상기 데이타 전극에 연결되는 제1극과, 제1극과 반대 극성이며 발광소자의 제1극에 접속되는 제2극을 구비하는 다이오드; 및 발광소자의 제1극과 다이오드의 제2극의 접점에 접속되는 제1단자와, 상기 제어신호가 인가되는 제2단자를 구비하는 캐패시터가 배치되어 있는 매트릭스형 디스플레이 패널에 있어서,A light emitting element having a first pole and a second pole having a polarity opposite to that of the first pole in each unit pixel region provided near the intersection of the data signal line and the control signal line arranged in the matrix; A diode having a first pole connected to the data electrode and a second pole opposite to the first pole and connected to the first pole of the light emitting element; And a capacitor having a first terminal connected to a contact point of a first pole of a light emitting element and a second pole of a diode, and a second terminal to which the control signal is applied. 상기 발광소자, 다이오드 및 캐패시터 중의 어느 하나의 제 1 요소가 화소영역의 전역에 걸쳐 형성되고, 그 나머지 두 요소인 제 2, 제 3 요소는 상기 제1요소의 어느 일면에서 분할된 영역에 각각 형성되는 것을 특징으로 하는 매트릭스형 디스플레이 패널.One of the first elements of the light emitting element, the diode, and the capacitor is formed over the entire pixel region, and the other two elements, the second and third elements, are formed in the divided regions on any one surface of the first element. Matrix-type display panel, characterized in that. 제 1 항에 있어서, The method of claim 1, 상기 제 1 요소는 발광소자이며, 이의 일면에 형성되는 제2 및 제 3 요소는 다이오드 및 캐패시터인 것을 특징으로 하는 매트릭스형 디스플레이 패널.Wherein the first element is a light emitting element, and the second and third elements formed on one surface thereof are a diode and a capacitor. 제 1 항에 있어서,The method of claim 1, 상기 제1요소는 다이오드이며, 제2 및 제3 요소는 발광소자 및 캐패시터인 것을 특징으로 하는 매트릭스형 디스플레이 패널.Wherein the first element is a diode, and the second and third elements are light emitting elements and capacitors. 제 1 항에 있어서,The method of claim 1, 상기 제1요소는 캐패시터이며, 제2 및 제3 요소는 발광소자 및 다이오드인 것을 특징으로 하는 매트릭스형 디스플레이 패널.Wherein the first element is a capacitor, and the second and third elements are light emitting elements and diodes. 제 4 항에 있어서,The method of claim 4, wherein 상기 발광소자는 상기 다이오드가 형성되는 영역으로 확장되는 것을 특징으로 하는 매트릭스형 디스플레이 패널.And the light emitting device extends to an area where the diode is formed. 제 1 항에 있어서,The method of claim 1, 상기 다이오드의 제1극과 발광소자의 제 1 극은 애노드, 다이오드의 제 2 극과 발광소자의 제2극은 캐소드인 것을 특징으로 하는 매트릭스형 디스플레이 패널.And a first pole of the diode and a first pole of the light emitting element are an anode, and a second pole of the diode and a second pole of the light emitting element are cathodes. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서,The method according to any one of claims 1 to 6, 발광소자의 제1극과 다이오드 제2극 및 캐패시터의 제1단자가 하나의 전극을 공유하는 구조를 가지는 것을 특징으로 하는 매트릭스형 디스플레이 패널.A matrix display panel having a structure in which a first electrode of a light emitting device, a second electrode of a diode, and a first terminal of a capacitor share a single electrode. 기판과;A substrate; 상기 기판 상에서, 제1방향으로 다수 나란하게 배치되는 제어신호라인;A control signal line on the substrate, the control signal lines being arranged side by side in a first direction; 상기 기판 상에서, 상기 제1방향에 직교하는 제2방향으로 다수 나란하게 배치되는 데이터 신호라인;A plurality of data signal lines arranged on the substrate in parallel with each other in a second direction perpendicular to the first direction; 상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제1층에 마련되는 캐패시터와 다이오드;A capacitor and a diode provided in a first layer of a unit pixel area defined at an intersection of the control signal line and the data signal line; 상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제2층에 마련되는 발광소자; 그리고A light emitting element provided in a second layer of a unit pixel area defined at an intersection of the control signal line and the data signal line; And 상기 제1층과 제2층 사이에 마련되어 상기 캐패시터, 다이오드 및 발광소자가 공유하는 전극;을 구비하는 것을 특징으로 하는 매트릭스형 디스플레이 패널.And an electrode provided between the first layer and the second layer and shared by the capacitor, the diode, and the light emitting element. 제 8 항에 있어서,The method of claim 8, 상기 제1층은 상기 기판 상에 형성되며, 상기 제2층은 상기 제1층 위에 마련되는 것을 특징으로 하는 매트릭스형 디스플레이패널.And the first layer is formed on the substrate, and the second layer is provided on the first layer. 제 8 항에 있어서,The method of claim 8, 상기 제2층은 상기 기판 상에 형성되며, 상기 제1층은 상기 제2층 위에 마련되는 것을 특징으로 하는 매트릭스형 디스플레이패널.And the second layer is formed on the substrate, and the first layer is provided on the second layer. 기판과;A substrate; 상기 기판 상에서, 제1방향으로 다수 나란하게 배치되는 제어신호라인;A control signal line on the substrate, the control signal lines being arranged side by side in a first direction; 상기 기판 상에서, 상기 제1방향에 직교하는 제2방향으로 다수 나란하게 배치되는 데이터 신호라인;A plurality of data signal lines arranged on the substrate in parallel with each other in a second direction perpendicular to the first direction; 상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제1층에 마련되는 캐패시터;A capacitor provided in a first layer of a unit pixel area defined at an intersection of the control signal line and the data signal line; 상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제2층에 마련되는 발광소자와 다이오드; 그리고A light emitting element and a diode provided in a second layer of a unit pixel area defined at an intersection of the control signal line and the data signal line; And 상기 제1층과 제2층 사이에 마련되어 상기 캐패시터, 다이오드 및 발광소자가 공유하는 전극;을 구비하는 것을 특징으로 하는 매트릭스형 디스플레이 패널.And an electrode provided between the first layer and the second layer and shared by the capacitor, the diode, and the light emitting element. 제 11 항에 있어서,The method of claim 11, 상기 제1층은 상기 기판 상에 형성되며, 상기 제2층은 상기 제1층 위에 마련되는 것을 특징으로 하는 매트릭스형 디스플레이패널.And the first layer is formed on the substrate, and the second layer is provided on the first layer. 제 11 항에 있어서,The method of claim 11, 상기 제2층은 상기 기판 상에 형성되며, 상기 제1층은 상기 제2층 위에 마련되는 것을 특징으로 하는 매트릭스형 디스플레이패널.And the second layer is formed on the substrate, and the first layer is provided on the second layer. 제 11 항 내지 제 13 항에 있어서,The method according to claim 11, wherein 상기 발광소자는 상기 다이오드가 형성되는 부분으로 확장되어 있는 것을 특징으로 하는 매트릭스형 디스플레이패널.The light emitting device is a matrix type display panel, characterized in that extended to the portion where the diode is formed.
KR1020030083613A 2003-11-24 2003-11-24 Matrix type display panel KR100627786B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030083613A KR100627786B1 (en) 2003-11-24 2003-11-24 Matrix type display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083613A KR100627786B1 (en) 2003-11-24 2003-11-24 Matrix type display panel

Publications (2)

Publication Number Publication Date
KR20050049857A true KR20050049857A (en) 2005-05-27
KR100627786B1 KR100627786B1 (en) 2006-09-25

Family

ID=38665498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083613A KR100627786B1 (en) 2003-11-24 2003-11-24 Matrix type display panel

Country Status (1)

Country Link
KR (1) KR100627786B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276586B1 (en) 2011-11-21 2013-06-19 선문대학교 산학협력단 Electronic device and electrical charge relay enhancer including electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3268998B2 (en) * 1997-03-27 2002-03-25 三洋電機株式会社 Display device
JP2000021569A (en) * 1998-07-07 2000-01-21 Matsushita Electric Ind Co Ltd Organic light emitting device
JP3822029B2 (en) * 2000-06-07 2006-09-13 シャープ株式会社 Light emitter, light emitting device, and display panel
KR100730482B1 (en) * 2001-05-28 2007-06-20 주식회사 동진쎄미켐 Organic electroluminescent display and method for forming same
KR100453633B1 (en) * 2001-12-29 2004-10-20 엘지.필립스 엘시디 주식회사 an active matrix organic electroluminescence display and a manufacturing method of the same

Also Published As

Publication number Publication date
KR100627786B1 (en) 2006-09-25

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US6900470B2 (en) Display device and method of manufacturing the same
JP3999205B2 (en) Active matrix organic light emitting display device and method for manufacturing the same
US7768011B2 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
KR101100885B1 (en) Thin film transistor array panel for organic electro-luminescence
US20070075955A1 (en) Organic light emitting diode display
KR101479995B1 (en) Display device
JP2001109405A (en) El display device
US7935578B2 (en) Thin film transistor, thin film transistor panel, and method of manufacturing the same
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
WO2013046280A1 (en) Thin film transistor array device, el display panel, el display apparatus, method for manufacturing thin film transistor array device, and method for manufacturing el display panel
US20080246033A1 (en) Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
US7646044B2 (en) Thin film transistor and thin film transistor array panel
JP2004111361A (en) Active matrix type organic electroluminescent element and its manufacturing method
US20080197354A1 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
US20070200992A1 (en) LCD display device having dummy pixels
KR101261601B1 (en) Organic light emitting diode display
KR100627786B1 (en) Matrix type display panel
US7745828B2 (en) Organic light emitting device and manufacturing method thereof
CN116709845A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120913

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee