KR20050044198A - 전치 왜곡 송신 시스템 - Google Patents

전치 왜곡 송신 시스템 Download PDF

Info

Publication number
KR20050044198A
KR20050044198A KR1020030078788A KR20030078788A KR20050044198A KR 20050044198 A KR20050044198 A KR 20050044198A KR 1020030078788 A KR1020030078788 A KR 1020030078788A KR 20030078788 A KR20030078788 A KR 20030078788A KR 20050044198 A KR20050044198 A KR 20050044198A
Authority
KR
South Korea
Prior art keywords
signal
distortion
predistortion
digital
transmission
Prior art date
Application number
KR1020030078788A
Other languages
English (en)
Other versions
KR100544789B1 (ko
Inventor
심재훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030078788A priority Critical patent/KR100544789B1/ko
Publication of KR20050044198A publication Critical patent/KR20050044198A/ko
Application granted granted Critical
Publication of KR100544789B1 publication Critical patent/KR100544789B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전치 왜곡 송신 시스템에 관한 것으로, 특히 디지털 전치 왜곡이 적용되는 송신 시스템에서 피드백 경로상의 신호 성분들을 제어하여 디지털 전치 왜곡의 성능을 향상시키도록 한 전치 왜곡 송신 시스템에 관한 것이다.
본 발명은 원래 신호와 왜곡 성분을 포함한 왜곡 송신 신호를 비교 분석한 왜곡 성분 정보에 따라 전치 왜곡 신호를 생성하여 왜곡 성분을 보상하는 송신 경로부와; 이득 제어 정보에 따라 상기 왜곡 송신 신호에 대한 왜곡 성분 포함을 제어하여 해당 왜곡 성분 포함된 왜곡 송신 신호를 출력하는 피드백 경로부를 포함하여 이루어진 것을 특징으로 한다.

Description

전치 왜곡 송신 시스템{Sending System For Pre-Distortion}
본 발명은 전치 왜곡 송신 시스템에 관한 것으로, 특히 디지털 전치 왜곡(DPD : Digital Pre-Distortion)이 적용되는 송신 시스템에서 피드백 경로상의 신호 성분들을 제어하여 디지털 전치 왜곡의 성능을 향상시키도록 한 전치 왜곡 송신 시스템에 관한 것이다.
일반적으로, 전력 증폭기(PA : Power Amplifier)는 전력관을 사용한 종단의 증폭기로서, 송신기로는 안테나계에 전력을 공급하는 고주파 증폭기를 특히 종단 전력 증폭기라 한다. 취급하는 주파수에 따라서 저주파 전력 증폭기와 고주파 전력 증폭기로 분류되는데, 전력 증폭기는 일그러짐이 적고 높은 효율로 전력을 부하에 공급하는 것이 중요하다.
상술한 전력 증폭기의 전달 특성은 아래의 수학식1과 같이 모델링할 수 있다.
여기서, y(t)는 전력 증폭기의 출력 신호를 나타내고, x(t)는 전력 증폭기의 입력 신호를 나타낸다.
상기 수학식1을 보면 출력 신호에서 나타나는 2차 이상의 고차성분들이 발생하게 된다. 이러한 고차 성분들은 원래의 신호를 왜곡하는 성분으로 작용하게 된다.
한편, 디지털 전치 왜곡 기술은 이러한 전력 증폭기의 전달 특성을 보완하여 왜곡 성분 발생 크기를 억제하고, 발생되는 왜곡 성분에 대해서는 전치 왜곡 방식으로 상쇄하게 하여 전력 증폭기의 소형화 및 저가화를 가능하게 한다.
이하, 도 1을 참조하여 무선 통신 시스템에서 상기 디지털 전치 왜곡 기술이 적용되는 종래의 전치 왜곡 송신 시스템을 설명한다.
도 1은 종래의 전치 왜곡 송신 시스템을 나타낸 도면이다.
상기 종래의 전치 왜곡 송신 시스템은 송신 경로를 신호가 송신되는 송신 경로부(1)와 피드백 경로(Feedback Path)를 따라 해당 송신 신호를 피드백하는 피드백 경로부(2)로 이루어지는데, 상기 송신 경로부(1)는 디지털 보상 신호 처리 블록(DCSPB : Digital Compensation Signal Processing Block))(11), 디지털/아날로그 변환기(DAC : Digital-to-Analog Converter)(12), RF 상향 변환기(Radio Frequency Up-Converter)(13), 전력 증폭기(14) 및 보상 예측 블록(CEB : Compensation Estimator Block)(18)으로 구성되고, 상기 피드백 경로부(2)는 결합기(Coupler)(15), RF 하향 변환기(Radio Frequency Down-Converter)(16) 및 아날로그/디지털 변환기(ADC : (Analog-to-Digital Converter)(17)로 구성된다.
먼저, 상기 송신 경로부(1)의 구성을 설명하면, 상기 디지털 보상 신호 처리 블록(11)은 모뎀 블록으로부터 기저 대역에서 채널 코딩된 디지털 원래 신호(Vbb(t))를 입력받고 특정한 계수 값의 형식으로 왜곡 성분 정보(X+(t))를 전송받아 해당 왜곡 성분이 보상된 전치 왜곡 신호(Vd(t))를 출력한다.
상기 디지털/아날로그 변환기(12)는 상기 전치 왜곡 신호를 아날로그 변환하여 아날로그 전치 왜곡 신호(Vd_a(t))를 출력한다.
상기 RF 상향 변환기(13)는 상기 아날로그 전치 왜곡 신호를 송신하고자 하는 주파수 대역의 RF 신호로 상향 변환하여 RF 상향 변환 전치 왜곡 신호(Vd_rf(t))를 출력한다.
상기 전력 증폭기(14)는 상기 RF 상향 변환 전치 왜곡 신호를 안테나 송신을 위해 높은 전력의 송신 신호(Vt(t))로 대전력 증폭한다.
상기 보상 예측 블록(18)은 모뎀 블록으로부터 기저 대역에서 채널 코딩된 디지털 원래 신호(Vbb(t))를 입력받고 피드백 경로상의 상기 피드백 경로부(2)에서 디지털 왜곡 송신 신호(Vf(t))를 입력받아 해당 원래 신호와 왜곡 송신 신호를 비교하여 디지털 신호 처리(DSP : Digital Signal Processing)를 통해 상기 전력 증폭기(24)에서 발생된 왜곡 성분을 분석한 왜곡 성분 정보를 특정한 계수 값의 형식으로 상기 디지털 보상 신호 처리 블록(21)으로 전송한다.
다음으로, 상기 피드백 경로부(2)의 구성을 설명하면, 상기 결합기(15)는 안테나 송신되는 상기 송신 신호의 일부를 커플링(Coupling)하여 커플링 왜곡 송신 신호(Vf_rf(t))를 출력한다.
상기 RF 하향 변환기(16)는 상기 커플링 왜곡 송신 신호를 피드백하고자 하는 주파수 대역의 RF 신호로 하향 변환하여 RF 하향 변환 왜곡 송신 신호(Vf_a(t))를 출력한다.
상기 아날로그/디지털 변환기(17)는 상기 RF 하향 변환 왜곡 송신 신호를 디지털 변환하여 디지털 왜곡 송신 신호(Vf(t))를 출력한다.
이하, 종래의 전치 왜곡 송신 시스템의 동작을 설명한다.
종래의 전치 왜곡 송신 시스템은 모뎀 블록에서 채널 모뎀 블록으로부터 기저 대역에서 채널 코딩된 디지털 원래 신호(Vbb(t))를 입력받는다. 해당 입력된 원래 신호는 상기 디지털 보상 신호 처리 블록(11)과 보상 예측 블록(18)으로 전송된다.
이에, 상기 디지털 보상 신호 처리 블록(11)은 상기 모뎀 블록으로부터 상기 디지털 원래 신호를 전송받고 상기 보상 예측 블록(18)으로부터 특정한 계수 값의 형식으로 왜곡 성분 정보(X+(t))를 전송받아 전치 왜곡 신호(Vd(t))를 발생하여 출력한다.
그리고, 상기 보상 예측 블록(18)은 상기 모뎀 블록으로부터 채널 코딩된 기저 대역의 상기 디지털 원래 신호를 전달받고, 상기 전력 증폭기(14)로부터 대전력 증폭되어 왜곡된 기저 대역의 상기 디지털 왜곡 송신 신호를 전달받는다.
송신 경로와 피드백 경로 전송에 의한 지연 성분을 고려한다면, 상기 디지털 원래 신호와 디지털 왜곡 송신 신호의 비교를 통하여 상기 전력 증폭기(14)에서 발생하는 왜곡 성분을 디지털 신호 처리를 통하여 분석할 수 있고, 해당 왜곡 성분에 대한 정보, 즉 왜곡 성분 정보를 상기 디지털 보상 신호 처리 블록(11)에서 요구하는 특정한 계수 값의 형식으로 전달한다. 이에 따라서, 상기 디지털 보상 신호 처리 블록(11)이 상기 전치 왜곡 신호를 발생할 수 있게 된다.
한편, 상기 디지털 보상 신호 처리 블록(11)에서 출력된 전치 왜곡 신호는 상기 디지털/아날로그 변환기(12)를 통하여 기저 대역의 아날로그 전치 왜곡 신호(Vd_a(t))로 변환되고, 상기 RF 상향 변환기(13)내의 믹서(Mixer)에서 로컬(Local) 주파수와 혼합되며, 해당 RF 상향 변환기(13)는 송신하고자 하는 주파수 대역의 RF 신호로 상향 변환하여 RF 상향 변환 전치 왜곡 신호(Vd_rf(t))를 출력한다.
그런 후, 상기 전력 증폭기(14)는 상기 RF 상향 변환 전치 왜곡 신호를 안테나를 통해 전송하기 위해 대전력 증폭하여 송신 신호(V(t))를 출력한다. 이때 상기 전치 왜곡 신호에 의하여 대전력 증폭시에 발생되는 왜곡 성분이 보상된다.
그런데, 종래의 전치 왜곡 송신 시스템에서는 피드백 경로상의 왜곡 송신 신호가 아날로그/디지털 변환기로 입력될 때 원래 신호와 왜곡 성분이 동시에 인가되어 디지털 기저 대역 왜곡 송신 신호로 변환된 후 보상 예측 블록으로 전달되게 되고, 아날로그/디지털 변환기에 인가되는 왜곡 송신 신호 성분을 구성하는 원래 신호 성분과 왜곡 성분의 크기 차가 수 십 dB 이상이므로, 원래 신호 크기 대비 왜곡 성분에 대한 디지털 변환 오차가 더 크게 발생하게 되며, 보상 예측 블록에서 디지털 신호 처리에 의한 왜곡 성분 분석에 오차를 만들어 디지털 전치 왜곡 보상 성능의 최대 성능 구현이 불가능한 문제점이 발생한다.
그리고, 아날로그/디지털 변환기 측면에서 다이너믹 범위(Dynamic Range)의 확대 및 분해 능력 확보와 같은 고성능의 아날로그/디지털 변환기 구현이 필요하게 되는 문제점이 발생한다.
또한, 디지털 변환된 신호를 디지털 신호 처리에 의해 왜곡 성분 추출시에도 왜곡 성분과 원래 신호 성분이 혼합되어져 있으므로 고속 고성능의 디지털 신호 처리가 필요하게 되어 전반적인 송신 시스템 고가화 및 최대 성능 구현에 제약을 주게되는 문제점이 발생한다.
상술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 디지털 전치 왜곡이 적용되는 송신 시스템에서 디지털 신호 처리에 의해 송신 왜곡 성분을 분석하는 보상 예측 블록의 입력 신호 성분들을 디지털 변환 이전에 제어하여, 원래의 신호 성분에 비하여 상대적으로 낮은 왜곡 성분과 전치 왜곡 성분에 대한 디지털 변환 오차 감소 및 왜곡 성분에 대한 정확한 모델링으로 디지털 전치 왜곡 성능을 향상시키도록 하는데 있다.
상술한 바와 같은 목적을 해결하기 위하여, 본 발명의 전치 왜곡 송신 시스템은 원래 신호와 왜곡 성분을 포함한 왜곡 송신 신호를 비교 분석한 왜곡 성분 정보에 따라 전치 왜곡 신호를 생성하여 왜곡 성분을 보상하는 송신 경로부와; 이득 제어 정보에 따라 상기 왜곡 송신 신호에 대한 왜곡 성분 포함을 제어하여 해당 왜곡 성분 포함된 왜곡 송신 신호를 출력하는 피드백 경로부를 포함하여 이루어진 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
먼저, 도 2를 참조하여 디지털 전치 왜곡이 적용되는 본 발명의 실시예에 따른 전치 왜곡 송신 시스템을 설명한다.
도 2는 본 발명의 실시예에 따른 전치 왜곡 송신 시스템을 나타낸 도면이다.
본 발명의 실시예에 따른 전치 왜곡 송신 시스템은 송신 경로를 따라 신호가 송신되는 송신 경로부(3)와 피드백 경로를 따라 해당 송신 신호를 피드백하는 피드백 경로부(4)를 포함하여 구성되는데, 상기 송신 경로부(3)는 원래 신호와 왜곡 성분을 포함한 왜곡 송신 신호를 비교 분석한 왜곡 성분 정보에 따라 전치 왜곡 신호를 생성하여 왜곡 성분을 보상하고, 상기 피드백 경로부(4)는 이득 제어 정보에 따라 상기 왜곡 송신 신호에 대한 왜곡 성분 포함을 제어하여 해당 왜곡 성분 포함된 왜곡 송신 신호를 출력한다.
상기 송신 경로부(3)는 디지털 보상 신호 처리 블록(21), 디지털/아날로그 변환기(22), RF 상향 변환기(23), 전력 증폭기(24) 및 보상 예측 블록(28)을 포함하여 이루어지는데, 상기 디지털 보상 신호 처리 블록(21)은 모뎀 블록으로부터 기저 대역에서 채널 코딩된 디지털 원래 신호(Vbb(t))를 입력받고 상기 보상 예측 블록(28)으로부터 특정한 계수 값의 형식으로 왜곡 성분 정보(X+(t))를 전송받아 해당 왜곡 성분이 보상된 전치 왜곡 신호(Vd(t))를 출력한다.
상기 디지털/아날로그 변환기(22)는 상기 전치 왜곡 신호를 아날로그 변환하여 아날로그 전치 왜곡 신호(Vd_a(t))를 출력한다.
상기 RF 상향 변환기(23)는 상기 아날로그 전치 왜곡 신호를 송신하고자 하는 주파수 대역의 RF 신호로 상향 변환하여 RF 상향 변환 전치 왜곡 신호(Vd_rf(t))를 출력한다.
상기 전력 증폭기(24)는 상기 RF 상향 변환 전치 왜곡 신호를 안테나 송신을 위해 높은 전력의 송신 신호(Vt(t))로 대전력 증폭한다.
상기 보상 예측 블록(28)은 모뎀 블록으로부터 기저 대역에서 채널 코딩된 디지털 원래 신호(Vbb(t))를 입력받고 피드백 경로상의 상기 피드백 경로부(4)에서 상기 왜곡 성분 포함된 디지털 왜곡 송신 신호(Vf(t))를 입력받아 비교하여 디지털 신호 처리를 통해 상기 왜곡 성분을 분석한 왜곡 성분 정보를 특정한 계수 값의 형식으로 상기 디지털 보상 신호 처리 블록(21)으로 전송하고 상기 왜곡 송신 신호에 대한 이득 제어 정보(Y(t))를 해당 피드백 경로부(4)로 전송한다.
상기 피드백 경로부(4)는 결합기(25), RF 하향 변환기(26), 아날로그/디지털 변환기(27) 및 이득 제어부(33)를 포함하여 이루어지는데, 상기 결합기(25)는 안테나 송신되는 상기 송신 신호의 일부를 커플링(Coupling)하여 커플링 왜곡 송신 신호(Vf_rf(t))를 출력한다.
상기 RF 하향 변환기(26)는 상기 커플링 왜곡 송신 신호를 피드백하고자 하는 주파수 대역의 RF 신호로 하향 변환하여 RF 하향 변환 왜곡 송신 신호(Vf_a(t))를 출력한다.
상기 이득 제어부(33)는 상기 송신 경로부(3)의 보상 예측 블록(28)으로부터 상기 이득 제어 정보(Y(t))를 입력받아 상기 아날로그 전치 왜곡 신호(Vd_a(t))의 이득을 조정하여 상기 RF 하향 변환 왜곡 송신 신호를 감산하고 해당 감산 왜곡 송신 신호(Vf_c(t))의 이득 조정에 의해 신호 레벨이 조정된 레벨 조정 왜곡 송신 신호(Vf_d(t))를 출력한다.
상기 아날로그/디지털 변환기(27)는 상기 레벨 조정 왜곡 송신 신호를 디지털 변환하여 상기 왜곡 성분 포함된 디지털 왜곡 송신 신호(Vf(t))를 출력한다.
그리고, 상기 이득 제어부(33)는 감산기(29), 이득 제어기(30), 제 1 가변 이득 증폭기(31) 및 제 2 가변 이득 증폭기(32)를 포함하여 이루어지는데, 상기 이득 제어기(30)는 상기 송신 경로부(3)의 보상 예측 블록(28)으로부터 상기 이득 제어 정보(Y(t))를 입력받아 신호 포함 제어 신호(Z1(t))와 신호 레벨 제어 신호(Z2(t))를 출력한다.
상기 제 1 가변 이득 증폭기(31)는 상기 송신 경로부(3)의 디지털/아날로그 변환기(22)로부터 출력된 상기 아날로그 전치 왜곡 신호를 입력받아 상기 신호 포함 제어 신호에 따라 이득을 조정하여 이득 조정 전치 왜곡 신호(V'd_a(t))를 출력한다.
상기 감산기(29)는 상기 이득 조정 전치 왜곡 신호와 상기 RF 하향 변환 왜곡 송신 신호를 비교 감산하여 상기 감산 왜곡 송신 신호(Vf_c(t))를 출력한다.
상기 제 2 가변 이득 증폭기(32)는 상기 감산 왜곡 송신 신호를 입력받아 상기 신호 레벨 제어 신호에 따라 이득을 조정하여 상기 아날로그/디지털 변환기(27)의 입력 레벨에 부합하는 상기 레벨 조정 왜곡 송신 신호(Vf_d(t))를 출력한다.
상술한 바와 같이 구성된 본 발명의 전치 왜곡 송신 시스템의 동작을 설명한다.
상기 디지털 보상 신호 처리 블록(21)은 모뎀 블록으로부터 기저 대역에서 채널 코딩된 디지털 원래 신호(Vbb(t))를 입력받고 상기 보상 예측 블록(28)으로부터 특정한 계수 값의 형식으로 왜곡 성분 정보(X+(t))를 전송받아 해당 왜곡 성분이 보상된 전치 왜곡 신호(Vd(t))를 상기 디지털/아날로그 변환기(22)로 출력한다.
Vd(t) = Vbb(t) + Vcorr(t)
신호 성분 위주의 개념적인 수식 전개를 고려하면, 상기 전치 왜곡 신호는 상기 수학식2와 같이 원래 신호(Vbb(t))와 전치 왜곡 성분 신호(Vcorr(t))의 합으로 나타낼 수 있다. 이때, 상기 전치 왜곡 성분 신호는 상기 디지털 보상 신호 처리 블록(21)에서 생성하는 신호 성분으로 상기 전력 증폭기(24)에서 발생되는 왜곡 성분 신호(D(t))와 상쇄되고, 경우에 따라서는, 해당 전력 증폭기(24)를 제외한 송신 경로 및 피드백 경로상에서 발생되는 왜곡 성분 신호와도 상쇄되게 되며, 상기 보상 예측 블록(28)으로부터 전달받은 왜곡 성분 정보의 계수 값(X+(t))에 의해 결정된다.
한편, 상기 전치 왜곡 신호는 디지털/아날로그 변환기(22)를 거치면서 기저 대역의 아날로그 전치 왜곡 신호(Vd_a(t))로 변환되고, 해당 아날로그 전치 왜곡 신호는 상기 RF 상향 변환기(23)와 제 1 가변 이득 증폭기(31)로 입력된다.
이에 따라, 상기 RF 상향 변환기(23)는 상기 아날로그 전치 왜곡 신호를 송신하고자 하는 주파수 대역의 RF 신호로 상향 변환하여 RF 상향 변환 전치 왜곡 신호(Vd_rf(t))를 상기 전력 증폭기(24)로 출력한다.
그리고, 상기 전력 증폭기(24)는 상기 RF 상향 변환 전치 왜곡 신호를 안테나를 통해 전송하기 위해 대전력 증폭하여 하기 수학식3과 같은 송신 신호(V(t))를 출력한다.
Vt(t) = A[V'bb_a(t) + V'corr_a(t) + D(t)]COSWc(t) + C
상기 수학식3에서 A는 대전력 증폭에 의한 신호 세기 증가를 나타내고, COSWc(t)는 주파수 상향 변환을 나타내고, D(t)는 상기 RF 상향 변환 전치 왜곡 신호에 의해 상기 전력 증폭기(24)에서 생성되는 왜곡 성분 신호를 나타낸다. 만약, D(t)가 하기 수학식4를 만족한다면 안테나를 통하여 송신되는 송신 신호는 왜곡 성분이 없는 디지털 전치 왜곡의 최대 성능이 구현되었음을 알 수 있다.
{Vcorr_a(t)+D(t)=0}&{V'bb_a(t)-Vbb_a(t)=0}&{V'corr_a(t)-Vcorr_a(t)= 0}
한편, 상기 보상 예측 블록(28)에서 상기 디지털 보상 신호 처리 블록(21)으로 전달되는 계수 값 왜곡 성분 정보(X+(t))는 다음과 같이 구현된다.
먼저, 상기 피드백 경로부(4)에서 상기 결합기(25)는 안테나 송신되는 상기 송신 신호의 일부를 커플링하여 커플링 왜곡 송신 신호(Vf_rf(t))를 상기 RF 하향 변환기(26)로 출력한다.
이에, 상기 RF 하향 변환기(26)는 상기 커플링 왜곡 송신 신호를 피드백하고자 하는 주파수 대역의 RF 신호로 하향 변환하여 RF 하향 변환 왜곡 송신 신호(Vf_a(t))를 상기 감산기(29)로 출력한다.
한편, 상기 이득 제어기(30)는 상기 보상 예측 블록(28)으로부터 이득 제어 정보(Y(t))를 입력받아 신호 포함 제어 신호(Z1(t))를 상기 제 1 가변 이득 증폭기(31)로 출력하고, 신호 레벨 제어 신호(Z2(t))를 상기 제 2 가변 이득 증폭기(32)로 출력한다.
이에 따라, 상기 제 1 가변 이득 증폭기(31)는 상기 디지털/아날로그 변환기(22)로부터 상기 아날로그 전치 왜곡 신호를 입력받아 상기 이득 제어기(30)로부터 입력받은 상기 신호 포함 제어 신호에 따라 해당 아날로그 전치 왜곡 신호의 이득을 조정하여 해당 이득 조정 전치 왜곡 신호((V'd_a(t)))를 상기 감산기(29)로 출력한다.
이에, 상기 감산기(29)는 상기 제 1 가변 이득 증폭기(31)로부터 상기 이득 조정 전치 왜곡 신호를 입력받고 상기 RF 하향 변환기(26)로부터 상기 RF 하향 변환 왜곡 송신 신호를 입력받아 해당 이득 조정 전치 왜곡 신호와 RF 하향 변환 왜곡 송신 신호를 비교 감산하여 상기 감산 왜곡 송신 신호(Vf_c(t))를 상기 제 2 가변 이득 증폭기(32)로 출력한다.
이에, 상기 제 2 가변 이득 증폭기(32)는 상기 감산기(29)로부터 상기 감산 왜곡 송신 신호를 입력받아 상기 이득 제어기(30)로부터 입력받은 상기 신호 레벨 제어 신호에 따라 해당 감산 왜곡 송신 신호의 이득을 조정하여 상기 아날로그/디지털 변환기(27)의 입력 레벨에 부합하는 상기 레벨 조정 왜곡 송신 신호(Vf_d(t)))를 해당 아날로그/디지털 변환기(27)로 출력한다.
그리고, 상기 아날로그/디지털 변환기(27)는 상기 레벨 조정 왜곡 송신 신호를 디지털 변환하여 상기 왜곡 성분 포함된 디지털 왜곡 송신 신호(Vf(t))를 상기 보상 예측 블록(28)으로 출력한다.
이에 따라, 상기 보상 예측 블록(28)은 모뎀 블록으로부터 기저 대역에서 채널 코딩된 디지털 원래 신호(Vbb(t))를 입력받고 상기 아날로그/디지털 변환기(27)로부터 상기 왜곡 성분 포함된 디지털 왜곡 송신 신호를 입력받아, 해당 원래 신호와 왜곡 성분 포함된 왜곡 송신 신호를 비교하여 디지털 신호 처리를 통해 상기 왜곡 성분을 분석한다. 그리고, 상기 보상 예측 블록(28)은 해당 분석된 왜곡 성분 정보를 특정한 계수 값의 형식으로 상기 디지털 보상 신호 처리 블록(21)으로 전송하고, 상기 왜곡 송신 신호에 대한 이득 제어 정보(Y(t))를 상기 이득 제어기(30)로 전송한다.
여기서, 상기 감산 왜곡 송신 신호(Vf_c(t))는 하기 수학식5와 같이 나타낼 수 있다.
Vf_c(t) = V'd_a(t) - Vf_a(t)
= B[Vbb_a(t) + Vcorr_a(t)] - [V'bb_a(t) + V'corr_a(t) + D(t)]
여기서, B는 상기 제 1 가변 이득 증폭기(31)의 이득값을 나타내며, 상기 전력 증폭기(24)를 제외하고 송신 경로와 피드백 경로상의 어떠한 왜곡 성분이 발생되지 않는다면, 해당 B의 이득값을 조정함으로써, 해당 전력 증폭기(24)에서 발생되는 왜곡 성분만을 추출할 수도 있게 된다.
또한, 적절하게 B의 이득값을 조정함으로써, 상기 감산 왜곡 송신 신호는 원래 신호(Vbb_a(t))에 대한 성분과 전치 왜곡 신호(Vcorr_a(t))에 대한 성분도 포함할 수 있게 되어, 상기 전력 증폭기(24)를 제외한 송신 경로 및 피드백 경로상에서 발생되는 왜곡 성분에 대한 보상 신호 발생도 가능하게 된다.
상술한 바와 같이, 상기 감산 왜곡 송신 신호는 상기 아날로그/디지털 변환기(27)에서 디지털 변환되어 상기 보상 예측 블록(28)으로 인가되며, 해당 보상 예측 블록(28)은 왜곡 성분 포함된 왜곡 송신 신호(Vf(t))의 D(t), V'bb_a(t), V'corr_a(t) 및 모뎀 블록에서 전달되는 원래 신호(Vbb(t))를 비교 분석해 상기 계수값 형식인 왜곡 성분 정보(X(t))를 생성하여 상기 디지털 보상 신호 처리 블록(21)으로 전달하게 된다. 결국, 전치 왜곡을 위한 신호 발생을 위해 피드백 경로상에서 송신 경로상의 신호 성분들과 비교 처리 과정을 통하여 디지터 신호 처리에서 필요로 하는 신호 성분들을 디지털 변환 이전에 제어한다.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 피드백 경로상의 디지털 변환시에 높은 전력의 원래 신호 등을 제거하고 왜곡 성분만을 변환할 수 있으므로, 상대적으로 낮은 전력으로 인해 아날로그/디지털 변환기에서 디지털 변환시에 발생할 수 있는 왜곡 성분의 변환 오차를 최소화 할 수 있고, 또한 피드백 경로상의 신호 성분과 송신 경로상의 신호 성분를 비교 처리하여 왜곡 성분과 전치 왜곡 성분을 구분하여 처리함으로써, 상호간의 연관 관계 및 전력 증폭기이외에서 발생하는 왜곡 성분을 더욱 용이하게 분석 할 수 있으며, 이러한 왜곡 성분에 대한 정확한 모델링으로 디지털 전치 왜곡 성능 향상에 기여함으로써, 보상 예측 블록에서 필요로 하는 디지털 신호 처리 연산량을 줄일 수 있다.
도 1은 종래의 전치 왜곡 송신 시스템을 나타낸 도면.
도 2는 본 발명의 실시예에 따른 전치 왜곡 송신 시스템을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
3 : 송신 경로부 4 : 피드백 경로부
21 : 디지털 보상 신호 처리 블록 22 : 디지털/아날로그 변환기
23 : RF 상향 변환기 24 : 전력 증폭기
25 : 결합기 26 : RF 하향 변환기
27 : 아날로그/디지털 변환기 28 : 보상 예측 블록
29 : 감산기 30 : 이득 제어기
31 : 제 1 가변 이득 증폭기 32 : 제 2 가변 이득 증폭기
33 : 이득 제어부

Claims (4)

  1. 원래 신호와 왜곡 성분을 포함한 왜곡 송신 신호를 비교 분석한 왜곡 성분 정보에 따라 전치 왜곡 신호를 생성하여 왜곡 성분을 보상하는 송신 경로부와;
    이득 제어 정보에 따라 상기 왜곡 송신 신호에 대한 왜곡 성분 포함을 제어하여 해당 왜곡 성분 포함된 왜곡 송신 신호를 출력하는 피드백 경로부를 포함하여 이루어진 것을 특징으로 하는 전치 왜곡 송신 시스템.
  2. 제 1 항에 있어서,
    상기 송신 경로부는,
    디지털 원래 신호를 입력받고 왜곡 성분 정보를 전송받아 해당 왜곡 성분이 보상된 전치 왜곡 신호를 출력하는 디지털 보상 신호 처리 블록과;
    상기 전치 왜곡 신호를 아날로그 변환하여 아날로그 전치 왜곡 신호를 출력하는 디지털/아날로그 변환기와;
    상기 아날로그 전치 왜곡 신호를 RF 신호로 상향 변환하여 RF 상향 변환 전치 왜곡 신호를 출력하는 RF 상향 변환기와;
    상기 RF 상향 변환 전치 왜곡 신호를 대전력 증폭한 송신 신호를 출력하는 전력 증폭기와;
    상기 디지털 원래 신호를 입력받고 상기 왜곡 성분 포함된 디지털 왜곡 송신 신호를 입력받아 비교하여 디지털 신호 처리를 통해 상기 왜곡 성분을 분석한 왜곡 성분 정보를 전송하고 상기 왜곡 송신 신호에 대한 이득 제어 정보를 전송하는 보상 예측 블록을 포함하여 이루어진 것을 특징으로 하는 전치 왜곡 송신 시스템.
  3. 제 1 하에 있어서,
    상기 피드백 경로부는,
    상기 송신 신호를 커플링하여 커플링 왜곡 송신 신호를 출력하는 결합기와;
    상기 커플링 왜곡 송신 신호를 RF 신호로 하향 변환하여 RF 하향 변환 왜곡 송신 신호를 출력하는 RF 하향 변환기와;
    상기 이득 제어 정보를 입력받아 상기 아날로그 전치 왜곡 신호의 이득을 조정하여 상기 RF 하향 변환 왜곡 송신 신호를 감산하고 해당 감산 왜곡 송신 신호의 이득 조정에 의해 신호 레벨이 조정된 레벨 조정 왜곡 송신 신호를 출력하는 이득 제어부와;
    상기 레벨 조정 왜곡 송신 신호를 디지털 변환하여 상기 왜곡 성분 포함된 디지털 왜곡 송신 신호를 출력하는 아날로그/디지털 변환기를 포함하여 이루어진 것을 특징으로 하는 전치 왜곡 송신 시스템.
  4. 제 3 항에 있어서,
    상기 이득 제어부는,
    상기 이득 제어 정보를 입력받아 신호 포함 제어 신호와 신호 레벨 제어 신호를 출력하는 이득 제어기와;
    상기 아날로그 전치 왜곡 신호를 입력받아 상기 신호 포함 제어 신호에 따라 이득을 조정하여 이득 조정 전치 왜곡 신호를 출력하는 제 1 가변 이득 증폭기와;
    상기 이득 조정 전치 왜곡 신호와 상기 RF 하향 변환 왜곡 송신 신호를 비교 감산하여 상기 감산 왜곡 송신 신호를 출력하는 감산기;
    상기 감산 왜곡 송신 신호를 입력받아 상기 신호 레벨 제어 신호에 따라 이득을 조정하여 상기 아날로그/디지털 변환기의 입력 레벨에 부합하는 상기 레벨 조정 왜곡 송신 신호를 출력하는 제 2 가변 이득 증폭기를 포함하여 이루어진 것을 특징으로 하는 전치 왜곡 송신 시스템.
KR1020030078788A 2003-11-07 2003-11-07 전치 왜곡 송신 시스템 KR100544789B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030078788A KR100544789B1 (ko) 2003-11-07 2003-11-07 전치 왜곡 송신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030078788A KR100544789B1 (ko) 2003-11-07 2003-11-07 전치 왜곡 송신 시스템

Publications (2)

Publication Number Publication Date
KR20050044198A true KR20050044198A (ko) 2005-05-12
KR100544789B1 KR100544789B1 (ko) 2006-01-23

Family

ID=37244592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030078788A KR100544789B1 (ko) 2003-11-07 2003-11-07 전치 왜곡 송신 시스템

Country Status (1)

Country Link
KR (1) KR100544789B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100588974B1 (ko) * 2004-12-28 2006-06-14 주식회사 팬택앤큐리텔 무선통신단말기에서의 전치왜곡 선형화 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100588974B1 (ko) * 2004-12-28 2006-06-14 주식회사 팬택앤큐리텔 무선통신단말기에서의 전치왜곡 선형화 장치 및 그 방법

Also Published As

Publication number Publication date
KR100544789B1 (ko) 2006-01-23

Similar Documents

Publication Publication Date Title
US8843089B2 (en) Pre-distortion for a radio frequency power amplifier
US6583739B1 (en) Feed forward distortion reduction system
US7333561B2 (en) Postdistortion amplifier with predistorted postdistortion
US6549067B1 (en) Method and apparatus for linearizing an output signal
US7418056B2 (en) Digital predistorter using power series model
KR101061329B1 (ko) 왜곡 보상 장치, 무선 통신 장치 및 왜곡 보상 방법
KR20020068441A (ko) 중간주파수 대역 사전왜곡에 의한 전력 증폭기 선형화 장치
US20110235734A1 (en) Active antenna array having a single dpd lineariser and a method for predistortion of radio signals
US20090096521A1 (en) Power amplifier predistortion methods and apparatus using envelope and phase detector
US20080218262A1 (en) Predistortion with asymmetric usage of available bandwidth
US20020131522A1 (en) Method and apparatus for the digital predistortion linearization, frequency response compensation linearization and feedforward linearization of a transmit signal
US20120195392A1 (en) Predistortion in split-mount wireless communication systems
US20110095820A1 (en) Method for pre-distorting a power amplifier and the circuit thereof
US7319724B2 (en) Radio equipment using image signals for compensating transmission signals
US8699976B2 (en) Transmitter with hybrid closed loop power control
US6904267B2 (en) Amplifying device
KR100544789B1 (ko) 전치 왜곡 송신 시스템
US6959174B2 (en) Amplifying device
US20040242180A1 (en) Linearised mixer using frequency retranslation
US20090111398A1 (en) Transmitter and transmission method
CN117941326A (zh) 一种频率预失真装置和频率预失真方法
KR20100045630A (ko) 전력 증폭 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141211

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee