KR20050028468A - Apparatus for manufacturing semiconductor device having platen for supporting wafer - Google Patents

Apparatus for manufacturing semiconductor device having platen for supporting wafer Download PDF

Info

Publication number
KR20050028468A
KR20050028468A KR1020030064726A KR20030064726A KR20050028468A KR 20050028468 A KR20050028468 A KR 20050028468A KR 1020030064726 A KR1020030064726 A KR 1020030064726A KR 20030064726 A KR20030064726 A KR 20030064726A KR 20050028468 A KR20050028468 A KR 20050028468A
Authority
KR
South Korea
Prior art keywords
wafer
platen
seating
semiconductor device
seating portion
Prior art date
Application number
KR1020030064726A
Other languages
Korean (ko)
Inventor
최성열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030064726A priority Critical patent/KR20050028468A/en
Publication of KR20050028468A publication Critical patent/KR20050028468A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

An apparatus for fabricating a semiconductor device having a platen for supporting a wafer is provided to prevent a process defect caused by sliding of a wafer and avoid extension of a time interval of EPD(end point detection) by installing a placement part in the upper surface of a platen such that the placement part has a height lower than a periphery part. A platen(110) has an upper surface for supporting a wafer to perform a predetermined process on the wafer. A periphery part(112) is adjacent to the edge part of the upper surface of the platen. A placement part(114) has a height lower than the periphery part on the upper surface, positioned in almost the center part of the upper surface of the platen so that the wafer can be placed in the placement part.

Description

웨이퍼 지지용 플래튼을 구비한 반도체 소자 제조 장치 {Apparatus for manufacturing semiconductor device having platen for supporting wafer}Apparatus for manufacturing semiconductor device having platen for supporting wafer}

본 발명은 반도체 소자 제조 장치에 관한 것으로, 특히 공정 챔버 내에 웨이퍼를 지지하기 위한 플래튼(platen)이 구비되어 있는 반도체 소자 제조 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing apparatus, and more particularly, to a semiconductor device manufacturing apparatus having a platen for supporting a wafer in a process chamber.

통상, 반도체 소자 제조 공정에서는 웨이퍼 상에 특정 패턴을 형성하기 위하여 리소그래피(lithography) 공정을 진행하고 있다. 상기 리소그래피 공정에서는 웨이퍼 상에 포토레지스트를 전면 도포한 후, 소정의 회로가 설계된 레티클(reticle)을 사용하여 노광 공정을 진행한다. 그리고, 상기 노광 공정이 진행된 웨이퍼를 현상함으로서 상기 레티클의 소정 회로가 웨이퍼 상에 전사된 포토레지스트 패턴을 형성한다. 그 후, 상기 포토레지스트 패턴을 마스크로 사용하여 식각 공정 또는 이온 주입 공정이 진행된다. 상기 식각 공정 또는 이온 주입 공정이 진행된 후에는 상기 포토레지스트 패턴을 제거하기 위한 애싱(ashing) 공정을 행한다. 현재 통상적으로 행해지는 애싱 공정에서는 플라즈마 상태로 변환된 공정 가스를 웨이퍼상에 공급하여 포토레지스트와 반응하도록 하여 포토레지스트 패턴을 제거하는 방법을 주로 이용하고 있다. BACKGROUND ART In the semiconductor device manufacturing process, a lithography process is generally performed to form a specific pattern on a wafer. In the lithography process, the photoresist is completely coated on the wafer, and then an exposure process is performed using a reticle in which a predetermined circuit is designed. Then, by developing the wafer subjected to the exposure process, a predetermined circuit of the reticle forms a photoresist pattern transferred onto the wafer. Thereafter, an etching process or an ion implantation process is performed using the photoresist pattern as a mask. After the etching process or the ion implantation process is performed, an ashing process for removing the photoresist pattern is performed. Currently, the ashing process that is commonly performed mainly uses a method of removing a photoresist pattern by supplying a process gas converted into a plasma state onto a wafer to react with the photoresist.

상기와 같이 플라즈마 방전을 이용하는 반도체 소자 제조용 애싱 장치는 밀폐된 분위기의 공정 챔버 내에 웨이퍼를 지지하기 위한 플래튼을 구비한다. As described above, the ashing apparatus for manufacturing a semiconductor device using plasma discharge includes a platen for supporting a wafer in a process chamber in a sealed atmosphere.

도 1 및 도 2는 각각 종래 기술에 따른 애싱 장치에 구비된 플래튼의 구성을 설명하기 위한 도면들로서, 도 1은 상기 플래튼의 상면을 보여주는 평면도이고, 도 2는 도 1의 II - II’선 단면도이다. 1 and 2 are views for explaining the configuration of the platen provided in the ashing apparatus according to the prior art, respectively, Figure 1 is a plan view showing the upper surface of the platen, Figure 2 is a II-II 'of FIG. Line cross section.

도 1 및 도 2를 참조하면, 종래 기술에 따른 반도체 소자 제조 장치의 플래튼(10)의 상면에는 그 에지 부분을 구성하는 주위부(12)와, 상기 상면의 대략 중앙부에 위치되는 안착부(14)가 형성되어 있다. 상기 안착부(14)는 웨이퍼(W)가 안착되어야 할 정위치에 해당한다. 상기 안착부(14)에 지지되어 있는 웨이퍼(W)를 수직 방향으로 위 또는 아래로 이동시키기 위하여 설치된 리프트 핀(16)을 수용하기 위하여 상기 안착부(14)에는 복수의 핀 홀(18)이 형성되어 있다. 상기 주위부(12)와 안착부(14)와의 사이에는 애싱 공정시 상기 웨이퍼(W)의 에지 부분중 백사이드(back side)의 애싱 가공을 용이하게 할 수 있도록 하기 위하여 상기 주위부(12) 및 안착부(14)의 높이 보다 낮은 높이로 가공된 리세스부(22)가 형성되어 있다. 여기서, 상기 플래튼(10) 상면에서 상기 주위부(12)와 안착부(14)는 서로 동일한 높이로 형성되어 있다. 1 and 2, the upper surface of the platen 10 of the semiconductor device manufacturing apparatus according to the prior art has a peripheral portion 12 constituting an edge portion thereof, and a seating portion positioned at an approximately central portion of the upper surface. 14) is formed. The seating portion 14 corresponds to a correct position where the wafer W is to be seated. A plurality of pin holes 18 are provided in the seating portion 14 to accommodate the lift pins 16 provided to move the wafer W supported on the seating portion 14 up or down in the vertical direction. Formed. Between the peripheral part 12 and the seating part 14, the peripheral part 12 and the back part of the edge portion of the wafer W to facilitate the ashing process during the ashing process. The recessed part 22 processed to the height lower than the height of the seating part 14 is formed. Here, the peripheral portion 12 and the seating portion 14 on the upper surface of the platen 10 is formed with the same height.

상기 플래튼(10)의 주위부(12)에는 복수의 가이드 스크류(24)가 설치되어 있다. 도 1에는 4개의 가이드 스크류(24) 만 도시되어 있으나, 그 개수는 필요에 따라 증가 또는 감소될 수 있다. 상기 가이드 스크류(24)는 웨이퍼(W)가 로봇 암(도시 생략)에 의해 상기 플래튼(10)의 상면으로 하강될 때 웨이퍼(W)가 그 정위치인 상기 안착부(14) 내에 정확하게 안착될 수 있도록 가이드하는 역할을 한다. 이 때, 로봇 암의 동작 오류로 인하여 웨이퍼(W)가 정위치에 안착되지 않은 경우, 웨이퍼(W)는 상기 가이드 스크류(24) 사이로 삽입되지 않고, 도 1에 나타낸 바와 같이 상기 가이드 스크류(24) 위에 비스듬히 걸쳐진 상태로 위치하게 된다. 이와 같이 웨이퍼(W)가 안착부(14)에 정확하게 안착되지 않은 상태에서 애싱 공정을 진행하면 웨이퍼(W)에서 애싱이 불균일하게 이루어지며, EPD(end point detection) 시간이 길어지는 현상이 발생되고, 그에 따라 후속 공정을 진행하는 데에도 문제가 발생하게 된다. The circumferential portion 12 of the platen 10 is provided with a plurality of guide screws 24. Although only four guide screws 24 are shown in FIG. 1, the number can be increased or decreased as necessary. The guide screw 24 is accurately seated in the seating portion 14 where the wafer W is in its proper position when the wafer W is lowered to the upper surface of the platen 10 by a robot arm (not shown). It serves as a guide to help. At this time, when the wafer W is not seated in place due to an operation error of the robot arm, the wafer W is not inserted between the guide screws 24, and as shown in FIG. 1, the guide screw 24 is shown. ) Will be placed on the board at an angle. As such, when the ashing process is performed in a state in which the wafer W is not accurately seated on the seating portion 14, ashing is made unevenly on the wafer W, and an end point detection (EPD) time is long. As a result, problems arise in the subsequent process.

본 발명의 목적은 상기한 바와 같은 종래 기술에서의 문제점을 해결하고자 하는 것으로, 웨이퍼가 안착부에 정확하게 안착될 수 있는 상면 구조를 가지는 플래튼을 구비한 반도체 소자 제조 장치를 제공하는 것이다. An object of the present invention is to solve the problems in the prior art as described above, to provide a semiconductor device manufacturing apparatus having a platen having a top structure that can be accurately seated wafer.

상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자 제조 장치는 웨이퍼에 대하여 소정의 공정, 예를 들면 웨이퍼상의 포토레지스트를 제거하기 위한 애싱(ashing) 공정을 진행하기 위하여 상기 웨이퍼를 지지하기 위한 상면을 가지는 플래튼(platen)을 포함한다. 상기 플래튼의 상면중 에지 부분에 근접하여 주위부가 형성되어 있다. 상기 플래튼의 상면중 대략 중앙부에는 상기 웨이퍼가 안착될 수 있는 안착부가 형성되어 있으며, 상기 안착부는 상기 상면에서 상기 주위부 보다 낮은 높이를 가진다. In order to achieve the above object, the semiconductor device manufacturing apparatus according to the present invention is a top surface for supporting the wafer in order to proceed with a predetermined process, for example an ashing process for removing the photoresist on the wafer with respect to the wafer It includes a platen having a. A periphery is formed near the edge portion of the upper surface of the platen. The center of the upper surface of the platen is formed with a seating portion on which the wafer is seated, and the seating portion has a lower height than the peripheral portion on the upper surface.

바람직하게는, 상기 안착부는 상기 주위부 보다 0.5 ∼ 2.5mm 낮은 높이를 가진다. 여기서, 상기 주위부와 안착부와의 높이 차이는 상기 웨이퍼의 두께와 같거나 그 보다 더 크게 되도록 한다.Preferably, the seating portion has a height of 0.5 to 2.5 mm lower than the peripheral portion. Here, the height difference between the peripheral portion and the seating portion is to be equal to or greater than the thickness of the wafer.

본 발명에 따른 반도체 소자 제조 장치는 상기 플래튼의 상면에서 상기 주위부와 상기 안착부와의 사이에 위치하고, 상기 안착부 보다 더 낮은 높이를 가지는 리세스부를 더 포함할 수 있다. 또한, 상기 상면중 상기 안착부에 형성된 핀 홀 내에 설치되어 있고, 상기 안착부에 웨이퍼가 안착되었을 때 상기 웨이퍼를 수직 방향으로 위 또는 아래로 이동시키기 위한 리프트 핀을 더 포함할 수 있다. The apparatus for manufacturing a semiconductor device according to the present invention may further include a recess positioned on the upper surface of the platen between the peripheral portion and the seating portion and having a lower height than the seating portion. In addition, the upper surface is provided in the pin hole formed in the seating portion, and may further include a lift pin for moving the wafer up or down in the vertical direction when the wafer is seated in the seating portion.

본 발명에 의하면, 웨이퍼가 안착부의 정확한 안착 위치를 벗어나 슬라이딩되는 경우에도 주위부와 안착부와의 단차에 의하여 웨이퍼가 상기 안착부에 안착되면서 정위치를 벗어나지 않게 된다. 따라서, 웨이퍼 슬라이딩에 따른 공정 불량이 야기되지 않으며, 애싱 공정이 불균일하게 진행될 염려가 없고 EPD 시간이 길어지는 것을 방지할 수 있다. According to the present invention, even when the wafer slides out of the exact seating position of the seat, the wafer is seated in the seat by the step between the periphery and the seating unit so that the wafer is not out of position. Therefore, process defects due to the sliding of the wafer are not caused, there is no fear that the ashing process may proceed unevenly, and it is possible to prevent the EPD time from lengthening.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다. Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자 제조 장치의 일 예로서 애싱 장치를 개략적으로 도시한 도면이다. 3 is a view schematically showing an ashing apparatus as an example of a semiconductor device manufacturing apparatus according to a preferred embodiment of the present invention.

도 3을 참조하면, 본 발명에 따른 애싱 장치는 밀폐된 분위기를 형성하는 공정 챔버(100)를 포함한다. 상기 공정 챔버(100) 내부에는 로딩된 웨이퍼(W)를 상면에 안착된 상태로 지지하기 위한 플래튼(110)이 설치되어 있다. 상기 플래튼(110)의 상면 위에는 웨이퍼(W)의 상면 즉, 반응이 요구되는 상면에 대하여 플라즈마 상태로 변환된 공정 가스를 균일하게 분사 공급하기 위한 분배판(104)이 설치되어 있다. 상기 분배판(104)의 상측에는 공급관(106)의 일단이 연결되어 있으며, 상기 공급관(106)을 통하여 플라즈마 상태의 공정 가스가 공급되어 상기 분배판(104)으로 안내된다. 상기 공정 챔버(100)의 하부 소정 위치에는 투입된 공정 가스 및 잔류 가스를 배출시키기 위한 배기관(108)이 설치되어 있다. Referring to FIG. 3, the ashing apparatus according to the present invention includes a process chamber 100 to form a closed atmosphere. The platen 110 is installed in the process chamber 100 to support the loaded wafer W in a state of being seated on an upper surface thereof. On the upper surface of the platen 110, a distribution plate 104 is provided for uniformly spraying and supplying the process gas converted into a plasma state to the upper surface of the wafer W, that is, the upper surface on which the reaction is required. One end of the supply pipe 106 is connected to the upper side of the distribution plate 104, and a process gas in a plasma state is supplied to the distribution plate 104 through the supply pipe 106. An exhaust pipe 108 for discharging the injected process gas and the residual gas is installed at a predetermined lower portion of the process chamber 100.

도 4는 도 3에 도시한 플래튼(110)의 상면을 보여주는 평면도이고, 도 5는 도 4의 V - V’선 단면도이다. FIG. 4 is a plan view showing the top surface of the platen 110 shown in FIG. 3, and FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4.

도 4 및 도 5를 참조하면, 상기 플래튼(110)은 웨이퍼(W)상의 포토레지스트를 제거하기 위한 애싱 공정을 진행하기 위하여 상기 웨이퍼(W)를 지지하기 위한 상면을 가진다. 상기 플래튼(110)의 상면에는 그 에지 부분을 구성하는 주위부(112)와, 상기 웨이퍼(W)가 안착될 수 있도록 상기 플래튼(110)의 상면중 대략 중앙부에 위치되는 안착부(114)가 형성되어 있다. 상기 안착부(114)는 웨이퍼(W)가 안착되어야 할 정위치에 해당하는 부분으로서, 상기 플래튼(110)의 상면에서 상기 주위부(112) 보다 낮은 높이를 가진다. 바람직하게는, 상기 안착부(114)는 상기 주위부(112) 보다 약 0.5 ∼ 2.5mm 낮은 높이를 가진다. 여기서, 상기 주위부(112)와 안착부(114)와의 높이 차이(Δt)는 상기 웨이퍼(W)의 두께와 같거나 그 보다 더 크게 되도록 설정한다. 특히 바람직하게는, 상기 주위부(112)와 안착부(114)와의 높이 차이(Δt)가 상기 웨이퍼(W)의 두께보다 약 1mm 더 크게 되도록 한다. 4 and 5, the platen 110 has an upper surface for supporting the wafer W in order to proceed with the ashing process for removing the photoresist on the wafer W. Referring to FIGS. On the upper surface of the platen 110, a peripheral portion 112 constituting an edge portion thereof, and a seating portion 114 positioned approximately at the center of the upper surface of the platen 110 to allow the wafer W to be seated thereon. ) Is formed. The seating part 114 is a portion corresponding to a fixed position where the wafer W is to be seated, and has a height lower than that of the peripheral part 112 on the upper surface of the platen 110. Preferably, the seating portion 114 has a height of about 0.5 to 2.5 mm lower than the peripheral portion 112. Here, the height difference Δt between the peripheral portion 112 and the seating portion 114 is set to be equal to or greater than the thickness of the wafer W. Particularly preferably, the height difference Δt between the peripheral portion 112 and the seating portion 114 is about 1 mm larger than the thickness of the wafer W.

상기 안착부(114)에는 복수의 핀 홀(118)이 형성되어 있다. 상기 핀 홀(118) 내에는 각각 리프트 핀(120)이 설치된다. 상기 리프트 핀(120)은 상기 안착부(114)에 웨이퍼(W)가 안착되었을 때 상기 웨이퍼(W)를 수직 방향으로 위 또는 아래로 이동시키기 위하여 액튜에이터(도시 생략)에 의하여 상하 구동 가능하게 설치된다. A plurality of pin holes 118 are formed in the seating part 114. Lift pins 120 are installed in the pin holes 118, respectively. The lift pin 120 is installed to be vertically driven by an actuator (not shown) to move the wafer W up or down in the vertical direction when the wafer W is seated on the seating part 114. do.

상기 플래튼(110)의 상면에서 상기 주위부(112)와 상기 안착부(114)와의 사이에는 리세스부(116)가 위치된다. 상기 리세스부(116)는 애싱 공정시 상기 웨이퍼(W)의 에지 부분중 백사이드 쪽에도 공정 가스가 원활하게 유동하도록 함으로써 웨이퍼(W) 백사이드의 애싱 가공을 용이하게 하기 위하여 형성되는 것으로서, 상기 안착부(114) 보다 더 낮은 높이를 가지도록 형성된다. A recess 116 is positioned between the peripheral part 112 and the seating part 114 on the upper surface of the platen 110. The recess 116 is formed to facilitate ashing of the wafer W backside by allowing the process gas to flow smoothly to the backside of the edge portions of the wafer W during the ashing process. It is formed to have a height lower than 114.

상기와 같은 구성을 가지는 플래튼(110)에 있어서, 상기 안착부(114)가 상기 주위부(112)보다 낮은 높이를 가지도록 형성되어 있으므로, 종래 기술에서와 같이 별도의 가이드 스크류를 설치할 필요는 없으며, 웨이퍼(W)가 상기 안착부(114)의 정확한 안착 위치를 벗어나 슬라이딩되는 경우에도 상기 주위부(112)와 안착부(114)와의 단차에 의하여 웨이퍼(W)가 상기 안착부(114)에 안착되면서 정위치를 벗어나지 않게 된다. In the platen 110 having the configuration as described above, since the seating portion 114 is formed to have a lower height than the peripheral portion 112, it is necessary to install a separate guide screw as in the prior art None, even when the wafer W slides out of an accurate seating position of the seating part 114, the wafer W may be seated by the step between the peripheral part 112 and the seating part 114. It will not be out of position as it is seated in.

본 발명에 따른 반도체 소자 제조 장치는 플래튼의 상면에 주위부 보다 낮은 높이를 가지는 안착부가 형성되어 있다. 따라서, 종래 기술에서와 같이 별도의 가이드 스크류를 설치할 필요는 없으며, 웨이퍼가 안착부의 정확한 안착 위치를 벗어나 슬라이딩되는 경우에도 주위부와 안착부와의 단차에 의하여 웨이퍼가 상기 안착부에 안착되면서 정위치를 벗어나지 않게 된다. 따라서, 웨이퍼 슬라이딩에 따른 공정 불량이 야기되지 않으며, 애싱 공정이 불균일하게 진행될 염려가 없고 EPD 시간이 길어지는 것을 방지할 수 있다. In the semiconductor device manufacturing apparatus according to the present invention, a seating portion having a height lower than a peripheral portion is formed on an upper surface of the platen. Therefore, it is not necessary to install a separate guide screw as in the prior art, and even when the wafer slides out of the correct seating position, the wafer is seated in the seating position by the step between the periphery and the seating portion. Will not escape. Therefore, process defects due to the sliding of the wafer are not caused, there is no fear that the ashing process may proceed unevenly, and it is possible to prevent the EPD time from lengthening.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다. In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the scope of the technical idea of the present invention. This is possible.

도 1은 종래 기술에 따른 애싱 장치에 구비된 플래튼의 상면을 보여주는 평면도이다. 1 is a plan view showing the top of the platen provided in the ashing device according to the prior art.

도 2는 도 1의 II - II’선 단면도이다. FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1.

도 3은 본 발명의 바람직한 실시예에 따른 반도체 소자 제조 장치의 일 예로서 애싱 장치를 개략적으로 도시한 도면이다. 3 is a view schematically showing an ashing apparatus as an example of a semiconductor device manufacturing apparatus according to a preferred embodiment of the present invention.

도 4는 도 3의 플래튼의 상면을 보여주는 평면도이다. 4 is a plan view showing the top of the platen of FIG.

도 5는 도 4의 V - V’선 단면도이다. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 공정 챔버, 104: 분배판, 106: 공급관, 108: 배기관, 110: 플래튼, 112: 주위부, 114: 안착부, 116: 리세스부, 118: 핀 홀, 120: 리프트 핀. 100: process chamber, 104: distribution plate, 106: supply pipe, 108: exhaust pipe, 110: platen, 112: periphery, 114: seating part, 116: recessed part, 118: pin hole, 120: lift pin.

Claims (6)

웨이퍼에 대하여 소정의 공정을 진행하기 위하여 상기 웨이퍼를 지지하기 위한 상면을 가지는 플래튼(platen)과, A platen having an upper surface for supporting the wafer to perform a predetermined process on the wafer, 상기 플래튼의 상면중 에지 부분에 근접한 주위부와, A peripheral portion close to an edge portion of the upper surface of the platen, 상기 웨이퍼가 안착될 수 있도록 상기 플래튼의 상면중 대략 중앙부에 위치되고 상기 상면에서 상기 주위부 보다 낮은 높이를 가지는 안착부를 포함하는 것을 특징으로 하는 반도체 소자 제조 장치. And a seating portion positioned substantially at a center portion of an upper surface of the platen to have the wafer seated thereon and having a height lower than the periphery portion on the upper surface. 제1항에 있어서, The method of claim 1, 상기 안착부는 상기 주위부 보다 0.5 ∼ 2.5mm 낮은 높이를 가지는 것을 특징으로 하는 반도체 소자 제조 장치. The mounting portion has a height of 0.5 to 2.5mm lower than the peripheral portion, characterized in that the semiconductor device manufacturing apparatus. 제1항에 있어서, The method of claim 1, 상기 주위부와 안착부와의 높이 차이는 상기 웨이퍼의 두께와 같거나 그 보다 더 큰 것을 특징으로 하는 반도체 조자 제조 장치. And a height difference between the peripheral portion and the seating portion is equal to or greater than the thickness of the wafer. 제1항에 있어서, The method of claim 1, 상기 소정의 공정은 상기 웨이퍼상의 포토레지스트를 제거하기 위한 애싱(ashing) 공정인 것을 특징으로 하는 반도체 소자 제조 장치. And said predetermined step is an ashing step for removing the photoresist on said wafer. 제1항에 있어서, The method of claim 1, 상기 플래튼의 상면에서 상기 주위부와 상기 안착부와의 사이에 위치하고, 상기 안착부 보다 더 낮은 높이를 가지는 리세스부를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 장지. And a recess portion disposed between the peripheral portion and the seating portion on the upper surface of the platen and having a lower height than the seating portion. 제1항에 있어서, The method of claim 1, 상기 상면중 상기 안착부에 형성된 핀 홀 내에 설치되어 있고, 상기 안착부에 웨이퍼가 안착되었을 때 상기 웨이퍼를 수직 방향으로 위 또는 아래로 이동시키기 위한 리프트 핀을 더 포함하는 것을 특징으로 하는 반도체 소자 제조 장치. Is provided in the pin hole formed in the seating portion of the upper surface, when the wafer is seated in the mounting portion further comprises a lift pin for moving the wafer up or down in the vertical direction in the vertical direction Device.
KR1020030064726A 2003-09-18 2003-09-18 Apparatus for manufacturing semiconductor device having platen for supporting wafer KR20050028468A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030064726A KR20050028468A (en) 2003-09-18 2003-09-18 Apparatus for manufacturing semiconductor device having platen for supporting wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030064726A KR20050028468A (en) 2003-09-18 2003-09-18 Apparatus for manufacturing semiconductor device having platen for supporting wafer

Publications (1)

Publication Number Publication Date
KR20050028468A true KR20050028468A (en) 2005-03-23

Family

ID=37385406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064726A KR20050028468A (en) 2003-09-18 2003-09-18 Apparatus for manufacturing semiconductor device having platen for supporting wafer

Country Status (1)

Country Link
KR (1) KR20050028468A (en)

Similar Documents

Publication Publication Date Title
US20100133735A1 (en) Substrate holding apparatus, substrate holding method, exposure apparatus, and device manufacturing method
US7671969B2 (en) Semiconductor wafer flatness correction apparatus and method
JP2001127145A (en) Method and device for holding substrate with suction and exposing device and device manufacturing method using the device
JP5219599B2 (en) Proximity exposure apparatus, substrate adsorption method for proximity exposure apparatus, and display panel substrate manufacturing method
KR101084620B1 (en) Proximity exposure apparatus, method of delivering a mask thereof and method of manufacturing a panel substrate
KR20190041155A (en) substrate alignment apparatus, substrate treating apparatus and substrate treating method
KR20050028468A (en) Apparatus for manufacturing semiconductor device having platen for supporting wafer
KR20040023114A (en) Photoresist removal method
KR20070078931A (en) Lift pin module
JP2011124400A (en) Exposure apparatus and exposure method
JP2885502B2 (en) Heat treatment equipment
KR20060113158A (en) Spinner including bake unit
KR20070025092A (en) Lift finger of wafer lift unit
KR100489484B1 (en) Apparatus for manufacturing semiconductor devices and method for setting locations of transfer arm, lift pin, and guide
KR20040073173A (en) Apparatus for manufacturing semiconductor devices and method for locating safely semiconductor substrates on the supporter in the apparatus
KR20070091422A (en) Apparatus for bake having calibrating tool
KR20060095021A (en) Bake unit for use in semiconductor fabricating equipments
KR20060127614A (en) Apparatus for baking with fixed pins for supporting wafer
KR20130034577A (en) Non-contact plasma ashing apparatus
KR20030094736A (en) Apparatus for aligning a semiconductor wafer
KR100659847B1 (en) A defocus improvement device of semeconductor pattern process
KR20010108666A (en) Stepper unit of photolithography apparatus
KR20210085973A (en) Apparatus and method for treating substrate
KR20040055852A (en) Spin coater of spinner equipment
WO2020018153A1 (en) Adapter for image projection system installation in photolithography system

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination