KR20050025545A - 전기장을 사용하여 광 중합 화합물내에 나노스케일의패턴을 생성하기 위한 방법 및 시스템 - Google Patents

전기장을 사용하여 광 중합 화합물내에 나노스케일의패턴을 생성하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20050025545A
KR20050025545A KR1020037014892A KR20037014892A KR20050025545A KR 20050025545 A KR20050025545 A KR 20050025545A KR 1020037014892 A KR1020037014892 A KR 1020037014892A KR 20037014892 A KR20037014892 A KR 20037014892A KR 20050025545 A KR20050025545 A KR 20050025545A
Authority
KR
South Korea
Prior art keywords
polymeric compound
template
substrate
electric field
liquid
Prior art date
Application number
KR1020037014892A
Other languages
English (en)
Inventor
윌슨칼톤지.
스리니바산시들가타브이.
보네카제로저티.
Original Assignee
보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 filed Critical 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템
Priority claimed from US09/905,718 external-priority patent/US6964793B2/en
Publication of KR20050025545A publication Critical patent/KR20050025545A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

중합 화합물의 경화가 뒤이어 수행되는 주의깊게 제어된 전기장을 사용하여 중합 화합물내에 고해상도 패턴을 생성하기 위한 고처리율 리소그래피 공정이 기술된다. 상기 공정은 원하는 패턴을 포함하는 템플리트의 사용을 포함한다. 이러한 템플리트는 기판상의 중합 화합물에 근접하여 위치된다. 템플리트와 기판사이에 균일하고도 주의깊게 제어된 갭을 유지하는 동안 템플리트와 기판사이의 인터페이스에 외부 전기장이 인가된다. 이것은 중합 화합물이 템플리트의 돌출된 부분에 끌리게 한다. 중합 화합물의 점성, 전기장의 크기, 및 템플리트와 기판사이의 거리와 같은 다양한 공정 파라메터를 적당히 선택함으로써, 액체로 형성된 구조의 해상도는 템플리트의 해상도와 일치하도록 제어될 수 있다.

Description

전기장을 사용하여 광 중합 화합물내에 나노스케일의 패턴을 생성하기 위한 방법 및 시스템{METHOD AND SYSTEM FOR FABRICATING NANOSCALE PATTERNS IN LIGHT CURABLE COMPOSITIONS USING AN ELECTRIC FIELD}
본 발명은 대체로 100nm이하의 크기의 구조를 제작가능한 저비용, 고해상도, 고처리율 리소그래피 분야에 관한 것이다.
광 리소그래피 기술은 현재 미세전자 디바이스의 제조에 사용되고 있다. 그러나, 이러한 방법은 해상도의 한계에 이르렀다. 미세전자기기 산업에서 1미크론이하의 크기 수준의 리소그래피가 상당한 진전을 보였다. 1미크론이하의 스케일의 리소그래피의 사용으로 제조사는 칩상에 보다작고 보다 집적적인 전자 컴포넌트를 패킹하기 위한 수요의 증가를 충족시킬 수 있다. 미세전자 산업에서 현재 가장 정밀하게 생산가능한 구조는 약 0.13㎛ 정도 이다. 내년에는 미세전자 산업은 0.05㎛(50nm)보다 작은 구조를 연구개발할 것이 예상된다. 또한, 광전자 및 자기 저장장치분야에서 나노미터 스케일의 리소그래피의 응용이 나타나고 있다. 예컨대, 광결정 및 제곱인치당 테라바이트정도의 고밀도 패턴의 자기 메모리는 나노메터 스케일의 리소그래피를 필요로 한다.
50nm이하의 구조를 만들기 위하여, 광 리소그래피 기술은 매우 짧은 파장의 광(예컨대, 13.2nm)의 사용을 필요로 한다. 이러한 짧은 파장에서, 존재하더라고 극소수의 물질만이 광학적으로 투과되고 따라서 이미징 시스템은 전형적으로 복잡한 반사 광학기기[1]를 사용하여 구성되어야 한다. 더욱이, 이러한 파장의 광에서 충분한 출력의 강도를 가진 광원을 얻기가 어렵다. 그러한 시스템은 극히 복잡한 장치와 엄청난 비용의 공정을 발생시킨다. 고해상도 e 빔 리소그래피 기술은 매우 정확하지만 대규모의 상업적 응용을 위해서는 너무 느리다.
현재의 각인 리소그래피 기술이 부닥치는 주된 문제중 하나는 템플리트(주형)와 기판사이에 직접적인 접촉을 구축해야 할 필요가 있다는 것이다. 이것은 오류, 저 공정 생산량, 및 저 템플리트 수명을 발생시킬 수 있다. 게다가, 각인 리소그래피에서 템플리트는 광 리소그래피에서 전형적으로 사용되는 4X마스크와 비교하여 전형적으로 기판(IX)상에 결과 구조와 동일한 크기를 가지고 있다. 템플리트를 준비하는 비용 및 템플리트의 수명은 각인 리소그래피를 비실용적이게하는 문제가 된다. 따라서 광 리소그래피, e 빔 리소그래피 및 초고해상도 특징 구조를 생산하기 위한 각인 리소그래피와 관련된 문제를 해결하는 개선된 리소그래피 기술이 필요하다.
도 1은 UV 중합 화합물을 사용하는 전기장 기반 리소그래피를 위하여 기판위에 위치한 템플리트를 나타내는 도면,
도 2는 템플리트와의 직접적인 접촉을 사용하는 나노스케일 구조를 형성하기 위한 공정의 개략도,
도 3은 템플리트와 간접적인 접촉을 사용하는 나노스케일 구조를 형성하기 위한 공정의 개략도,
도 4는 기판의 평면도를 변경하도록 구성된 기판 홀더의 개략도, 및
도 5는 기판위에 템플리트를 위치시키기 위한 장치의 개략도를 나타낸다.
일 실시예에서, 패턴 구조는 각인 리소그래피를 사용하여 기판상에 생성된다. 본 공정은 중합 화합물을 기판 상부 표면에 적용하는 것을 포함한다. 기판은 반도체 디바이스를 준비하기 위해 사용된 기판이다. 기판의 예는 Si웨이퍼, GaAs웨이퍼, SiGeC웨이퍼, 또는 InP웨이퍼를 포함하지만, 이것에 제한되지 않는다. 중합 화합물은 자외선 중합 화합물이다. 자외선 중합 화합물은 경화성 단위체 및 광개시제를 포함한다. 화합물은 기판상에 스핀코팅된다.
기판이 중합 화합물에 의해 코팅된 후 템플리트가 중합 화합물 위에 위치한다. 템플리트는 도전성 물질로 형성된다. 템플리트는 또한 실질적으로 가시광선 및/또는 자외선에 투과된다. 템플리트는 비도전성 물질에 연결된 도전성 물질의 결합으로 형성될 수 있다. 도전성 물질 및 비도전성 물질 모두는 실질적으로 광 투과성을 가지고 있다. 일 실시예에서, 템플리트는 인듐 주석 옥사이드 및 용융 실리카로 형성되어 있다. 템플리트는 구조의 패턴을 포함한다. 구조의 패턴은 기판상에 생성될 구조의 패턴에 상보적이다. 구조의 적어도 일부는 약 100nm이하의 외형 크기를 가지고 있다.
템플리트와 기판사이에 전기장이 인가된다. 인가된 전기장은 중합 화합물의 적어도 일부를 템플리트쪽으로 끄는 정적힘을 발생시킨다. 템플리트로 끌리는 중합 화합물의 일부는 템플리트에 각인된 구조의 패턴에 상보적이다. 일 실시예에서, 템플리트로 끌리는 중합 화합물은 템플리트와 접촉하고, 반편 중합 화합물의 그 나머지 부분은 템플리트와 접촉하지 않는다. 선택적으로는, 템플리트에 끌리는 중합 화합물 및 끌리지 않는 나머지 부분의 양자 전부가 템플리트와 접촉하지 않는다. 그러나, 템플리트에 끌리는 부분은 템플리트로 뻗고, 반면 템플리트로 끌리지 않는 부분은 템플리트로 끌리는 부분이 뻗어있는 만큼 뻗어있지 않다.
중합 화합물은 적당한 경화 기술을 사용하여 중합된다. 예컨대, 중합 화합물은 광개시제를 포함하고 전기합이 템플리트와 기판에 인가되는 동안 활성화광에 노출됨으로써 경화된다. 본 명세서에서 사용된, "활성화광"은 화학적 변화를 일으킬 수 있는 광을 의미한다. 활성화광은 (예컨대, 약 300nm 내지 약 400nm사이의 파장을 가지고 있는 광인)자외선, 화학선 또는 적외선을 포함한다. 일반적으로, 화학적 변화를 일으킬 수 있는 파장대의 광을 활성화광으로 분류할 수 있다. 화학적 변화는 많은 형태에서 명백하다. 화학적 변화는 중합반응 또는 가교반응을 일어나게 하는 임의의 화학적 반응을 포함하지만, 이것에 제한되지는 않는다. 활성화광은 중합 화합물에 도달하기전에 템플리트를 통과한다. 이런 방식으로 중합 화합물은 템플리트상에 형성된 구조에 보완적인 구조를 형성하도록 경화된다. 선택적으로는, 전기장이 템플리트와 기판에 인가되는 동안, 열을 중합 화합물에 인가함으로써 그 중합 화합물은 경화될 수 있다.
중합 화합물이 경화된 후, 경화된 중합 화합물을 에칭함으로써 구조는 보다 더 구획지어진다. 에칭은 구조의 종횡비를 개선한다. 반응성 이온 에칭을 포함하여, 일반적으로 사용되는 임의의 에칭 기술이 사용된다.
일 실시예에서, 템플리트는 중합 화합물로 부터 약 1㎛이하로 떨어져서 위치된다. 따라서 기판은 약 1㎛, 바람직하게는 약 0.25㎛이하의 평면도(planarity)를 가져야 한다. 본 명세서에 나타난 평면도는 기판 표면상의 곡률 변화로 정의된다. 예컨대, 1㎛의 평면은 표면 곡률이 평면 표면을 정의하는 중심점으로 부터 1㎛ 이상 및/또는 이하로 변함을 나타낸다.
약 1㎛이하의 평면도를 갖는 표면을 만들기위해, 기판은 그 기판의 형상을 변경하도록 구성된 장치에 위치된다. 상기 장치는 기판에 연결되어 지지하도록 구성된 홀더를 포함한다. 상기 장치는 또한 홀더에 연결된 복수개의 압력 응용 디바이스를 포함한다. 압력 응용 디바이스는 홀더의 모양을 변하게 하는 변형력이 홀더에 가해지도록 구성된다. 기판은 홀더의 형상의 변화가 기판에 전달되도록 홀더에 연결된다. 이런 방식으로, 기판의 평면도는 원하는 평면도와 일치하도록 변경된다. 상기 장치는 프로그램가능 제어기를 포함한다. 프로그램가능 제어기는 기판의 평면도를 결정하도록 구성된 탐지 디바이스를 포함한다. 프로그램가능 제어기는 또한 결정된 평면도에 기초하여 기판의 평면도를 변경하기 위하여 압력 응용 디바이스를 작동시키도록 구성된다.
본 발명의 기타 목적 및 이점은 이하의 실시예와 첨부 도면을 참조하면 명백해질 것이다.
본 발명은 다양한 수정 및 변형예가 가능한 한편, 본 명세서에 나타난 특정 실시예는 도면에 나타난 예로써 보여지고 본 상세한 설명에 기술될 것이다. 그러나, 본 명세서상의 상세한 설명과 도면은 개시된 특정 형태로 본 발명을 제한한다는 의미는 아니고, 본 발명은 첨부된 청구항에 의해 정의되는 본 발명의 사상 및 범위내에 있는 모든 수정예, 균등물 및 변형예에 미친다는 것을 주지해야 한다.
최근 나노스케일 구조를 준비하기 위하여 UV 경화액[2,3,4,5]에 의한 각인 리소그래피 기술이 기술되었다. 이러한 기술은 50nm이하의 해상도를 위한 광 리소그래피 기술보다 상당히 저렴하게 할 수 있다. 최근의 연구[7,8] 또한 나노스케일 구조를 형성하기 위하여 중합물질을 포함하는 기판 및 토포그래피를 갖는 템플리트 사이에 전기장 및 반데르발스인력을 가하는 가능성을 연구해왔다. 이 연구는 유리 변형점보다 약간 높은 온도로 가열되는 중합물질의 시스템에 대한 것이었다. 이러한 점착성 중합물질은 전기장에 (몇 초정도로) 매우 느리게 반응하는 경향이 있고 이것이 상업적인 응용에 있어서 덜 바람직하게 만든다.
본 명세서에 기술된 실시예는 (약 1초 이하의 시간으로) 신속하게 리소그래피 패턴 구조를 생성할 수 있다. 구조는 수십 나노미터의 크기를 가지고 있다. 구조는 전기장을 가한 상태에서 중합 화합물(예컨대, 스핀 코팅된 UV 경화액)을 경화함으로써 생성된다. 그 다음에 중합 화합물을 경화하면 기판상에 구조의 패턴이 설정된다. 특정한 나노스케일의 토포그래피를 갖는 템플리트를 기판상의 박층의 경화액 표면으로 부터 주의깊게 제어된 나노스케일의 거리에 위치시킴으로써 패턴이 생성된다. 원하는 구조의 전부 또는 일부가 (점 배열과 같이) 패턴을 규칙적으로 반복하면, 템플리트상의 패턴은 원하는 반복 구조의 사이즈보다 상당히 크게 된다. 템플리트는 직접기록 e 빔 리소그래피를 사용하여 형성된다. 템플리트는 기판상에 나노스케일 구조를 복제하기 위하여 고처리율 공정으로 반복해서 사용된다. 일 실시예에서, 템플리트는 그 또한 UV광에 투과되는 인듐 주석 옥사이드와 같은 도전 물질로 제작된다. 템플리트 제조 공정은 광 리소그래피를 위한 위상 반전 포토마스크의 제조 공정과 유사하다; 위상 반전 마스크는 템플리트상에 토포그래피를 생성하는 에칭단계를 필요로 한다.
템플리트상에 있는 패턴의 복제는 템플리트와 기판사이에 전기장을 인가함으로써 수행된다. 액체 및 기체(또는 진공상태)는 상이한 유전상수를 가지고 있고 전기장은 템플리트의 토포그래피의 존재여부에 따라 국부적으로 변하기 때문에, 액체 영역을 템플리트쪽으로 끄는 정전력이 발생된다. 고 전기장 강도에서, 중합 화합물은 어떤 지점에서 기판으로부터 템플리트와 듀엣(dewet)에 부착되어진다. 이러한 중합 화합물은 중합에 의해서 적당하게 경화된다. 템플리트는 중합된 화합물과의 분리를 돕기 위하여 저에너지의 자기조립단층막(예컨대, 불소계 계면활성제)에 의해 처리된다. 템플리트의 표면과 접촉하지 않는 중합 화합물내에 패턴을 생성하기 위하여 전기장, 템플리트의 토포그래피 디자인 및 템플리트와 액체 표면과의 근접도를 제어할 수 있다. 이 기술은 중합된 화합물로 부터 템플리트를 기계적으로 분리할 필요성을 없앤다. 이 기술은 또한 패턴내의 잠재적 결함원을 제거한다. 그러나, 접촉이 없다면, 액체는 접촉이 있는 경우에서와 같이 잘 정의된 정밀하고, 고해상도의 구조를 형성할 수 없다. 이것은 중합 화합물내에 주어진 전기장에서 부분적으로 정의되는 구조가 우선 생성되는 것으로써 설명된다. 결과적으로, 템플리트와 기판사이의 갭이 증가하고 동시에 접촉할 필요없이 확실히 정의된 구조를 형성하기 위하여 액체를 "끌어올리기 위해" 전기장의 양을 증가시킨다.
중합 화합물은 2층 공정을 수행하기 위하여 딱딱하게 구운 저항 물질의 최상부에 퇴적된다. 이러한 2층 공정은 고 종횡비, 고해상도의 구조를 생성하는 이방성 에칭이 뒤따라 수행되는 전기장을 사용하여 저 종횡비, 고해상도 구조의 형성을 가능하게 한다. 이러한 2층 공정은 또한 금속이 리프트-오프후 원래 생성된 구조의 트렌치 영역내에 남도록 기판상에 금속을 퇴적하는 "금속 리프트-오프 공정"을 수행하기 위하여 사용된다.
저 점성 중합 화합물을 사용함으로써, 전기장에 의한 패턴 형성은 가속화되고(예컨대, 약 1초 이하로), 구조는 신속하게 경화된다. 기판 및 중합 화합물의 온도 변화를 없애면 나노 스케일 해상도의 층대층 정렬을 비실용적으로 만드는 바람직하지 못한 패턴 왜곡 또한 피할 수 있다. 게다가, 상기한 바와 같이, 템플리트와의 접촉없이 신속히 패턴을 형성할 수 있고, 따라서 직접적인 접촉을 필요로 하는 각인 방법과 연관된 결함을 제거할 수 있다.
도 1은 템플리트와 기판 디자인의 일 실시예를 나타낸다. 템플리트는 활성화광에 노출됨으로써 중합 화합물의 경화를 가능하게 하는, 그 활성화광에 투과되는 물질로 형성되어 있다. 투명 물질로 템플리트를 형성하면 또한 템플리트와 기판사이의 갭을 측정하고 구조를 형성하는 동안 오버레이 정렬 및 배율 수정을 수행하기 위해 오버레이 마크를 측정하기 위한 기존 광학 기술을 사용할 수 있다. 템플리트는 또한 나노스케일의 해상도 패터닝을 가능하게 하기 위해 열적으로 및 기계적으로 안정하다. 템플리트는 또한 템플리트와 기판간의 인터페이스에서 전기장이 발생하도록하는 도전 물질을 포함한다.
도 1에 나타난, 일 실시예에서, 템플리트를 위한 기저 물질로서 두꺼운 용융 실리카가 선택되었다. 인듐 주석 옥사이드(ITa)는 용융 실리카 위에 퇴적된다. ITa는 가시광선 및 UV광에 투과되는 도전성 물질이다. ITa는 고해상도 e 빔 리소그래피를 사용하여 패터닝된다. 템플리트와 중합된 화합물사이에 릴리스 특성을 개선하기 위하여 저 표면 에너지 코팅(예컨대, 자기조립단층막을 포함하는 플루오르)이 수행된다. 기판은 Si, GaAs, SiGeC 및 InP와 같은 표준 웨이퍼 물질을 포함한다. UV경화액이 중합 화합물로서 사용된다. 중합 화합물은 웨이퍼상에서 스핀 코팅된다. 선택적으로 웨이퍼와 액체층사이에 전달층이 위치될 수 있다. 이러한 전달층은 2층 공정을 위해 사용된다. 전달층 물질의 특성과 두깨는 경화된 액체 물질에서 생성된 저 종횡비 구조로 부터 고 종횡비 구조를 생성할 수 있도록 선택된다. 전기장은 ITa를 전압원에 연결함으로써 템플리트와 기판사이에 발생된다.
도 2와 도 3에서, 상기한 공정의 두가지 변형예가 나타난다. 각각의 변형예에서, 템플리트와 기판사이에 원하는 균일한 갭이 유지된다고 가정한다. 원하는 크기의 전기장이 인가되고 따라서 템플리트의 돌출된 부분으로 중합 화합물을 끌어당긴다. 도 2에서, 갭과 전기장의 크기는 중합 화합물이 템플리트와 직접적으로 접촉하고 부착하게끔 한다. 그러한 구성에 있어서 액체를 경화하기 위하여 UV경화 공정이 사용된다. 일단 구조가 형성되었다면, 템플리트는 기판으로 부터 분리될때까지 균일갭을 증가시키거나, 또는 그 템플리트의 하나의 모서리에서 시작하여 기판으로 부터 벗겨지도록 하는 박피 및 당기기 동작을 개시함으로써 기판에서 분리된다. 이것을 사용하기 전에, 분리 단계를 돕기 위하여 저 표면 에너지 단층막 처리를 할 수 있다.
도 3에서 갭과 전기장의 크기는 액체가 필연적으로 템플리트의 갭과 전기장과 동일한 토포그래피를 생성하도록 선택된다. 이러한 토포그래피는 템플리트와 직접적인 접촉을 하지 않고 생성된다. UV경화 공정이 그 구성에 있어서 액체를 경화하기 위해 사용된다. 도 2 및 도 3의 양 구성에서, 잔여 UV경화층을 제거하기 위하여 후속의 에칭 공정이 사용된다. 도 2 및 도 3에서 나타난 바와 같이 UV경화 물질 및 웨이퍼사이에서 전달층이 존재하면 또다른 에칭이 또한 사용된다. 상기한 바와 같이, 이러한 전달층은 UV경화된 물질에서 생성된 저 종횡비 구조로 부터 고 종횡비 구조를 얻기 위해 사용된다.
도 4는 기판의 평면도를 증가시키는 기계 장치를 나타낸 것이다. 템플리트는 용융 실리카상에 퇴적된 인듐 주석 옥사이드를 갖는 용융 실리카의 고품질 옵티컬 플랫으로 형성된다. 따라서, 템플리트는 전형적으로 극히 높은 평면도를 가지고 있다. 기판은 전형적으로 낮은 평면도를 가지고 있다. 기판의 평면의 변화의 원인은 불충분한 웨이퍼 후면 후처리, 웨이퍼와 웨이퍼 척 사이에 쌓인 특정 오염물의 존재, 및 웨이퍼의 열처리에 의해 야기된 웨이퍼 왜곡을 포함한다. 일 실시예에서, 기판은 그 최상부 표면 모양이 큰 피에조 전기 액추에이터 배열에 의해 변경되는 척 상에 장착된다. 척의 두깨는 수 미크론에 달하는 표면 토포그래피의 정확한 수정이 수행되도록 정해진다. 기판은 척의 모양과 실질적으로 일치하도록 척에 장착된다. 기판이 일단 척에 장착되면, (예컨대, 광 표면 토포그래피 측정 시스템과 같은) 센스 시스템이 기판의 최상부 표면을 정확하게 매핑하기 위해 사용된다. 표면 토폴러지가 일단 알려지면, 피에조전기 액추에이터의 배열은 기판의 최상부 표면이 약 1㎛이하의 평면도를 나타내도록하는 토포그래피의 변화를 수정하도록 작동된다. 템플리트가 옵티컬 플랫 물질로 만들어졌다고 가정하므로, 이것은 고품질 평면 표면의 템플리트 및 기판을 생성한다.
도 5에 나타난 기계 장치는 템플리트와 기판간의 인터페이스에서 고해상도 갭 제어를 수행하도록 사용된다. 이 디바이스는 (템플리트의 표면상에 있는 직교축에 대하여)두개의 경사 자유도 및 템플리트의 수직 이동 자유도를 제어한다. 템플리트와 기판사이의 갭의 크기는 실시간으로 측정된다. 이러한 실시간 측정은 경사 자유도 및 수직 이동 자유도에 대하여 필요한 정확한 템플리트 동작을 확인하기 위해 사용된다. 박막 및 박막 스택의 두깨를 측정하는데 사용되는 것과 동일한 강대역 광학적 간섭법을 사용하여 세개의 갭의 측정이 수행된다. 이러한 세개의 갭을 측정하기 위하여 용량성 탐지법 또한 사용될 수 있다.
상기 상세한 설명의 관점에서 본 발명의 다양한 태양의 수정 및 변형 실시예는 당업자에게 명백할 것이다. 따라서, 본 상세한 설명은 단지 설명만을 위한 것이고 본 발명을 수행하는 일반적인 방식을 당업자에게 교시하기 위한 것이다. 본 명세서에 나타난 본 발명의 형태는 현재의 바람직한 실시예로서 간주됨을 이해하여야 할 것이다. 본 발명의 상세한 설명의 이점을 파악한뒤 당업자에게 그 모두가 명백한 것처럼 본 명세서에 나타난 엘리먼트와 물질은 대체될 수 있고, 그 일부와 공정은 바뀔 수 있고, 그리고 본 발명의 특정한 특징은 독립적으로 이용될 수 있다. 이하의 청구항에 기술된 본 발명의 사상과 범위를 벗어나지 않고 본 명세서에 기술된 엘리먼트의 변화가 가능하다.
참고 문헌
이하의 참고 문헌이 참조를 위해서 본 명세서에 첨부된다.
1. "Getting More from Moore's," Gary Stix, Scientific American, April 2001.
2. "Step and Flash Imprint Lithography: An alternative approach to high resolution patterning, "M. Colburn, S. Johnson, M. Stewart, S. Damle, B. J. Choi, T. Bailey, M. Wedlake, T. Michaelson, S.V. Sreenivasan, J. Ekerdt, CG. Willson, Proc. SPIE Vol. 3676, 379-389, 1999
3. "Design of Orientation Stages for Step and Flash Imprint Lithography, "B. J. Choi, S. Johnson, M. Colburn, S. V. Sreenivasan, C. G. Willson, To appear in J. of Precision Engineering.
4. Grant Willson 및 Matt Colburn에 의한 "Step and Flash Imprint Lithography" 제하의 미국 특허 출원 제 09/266,663호
5. B.J. Choi, S.V. Sreenivasan 및 Steve Johnson에 의한 "High Precision Orientation Alignment and Gap Control Stages for Imprint Lithography Processes" 제하의 미국 특허 출원 제 09/698,317호
6. "Large area high density quantized magnetic disks fabricated using nanoimprint lithography, "W. Wu, B. Cui, X.Y. Sun, W. Zhang, L. Zhunag. 및 S.Y. Chou., J. Vac Sci Technol B 16 (6) 3825-3829 Nov-Dec 1998
7. "Lithographically-induced Self-assembly of Periodic Polymer Micropillar Arrays, "Zhuang, J Vac Sci Tech B 17 (6), 3197-3202, 1999
8. "Large Area Domain Alignment in Block Copolymer Thin Films Using Electric Fields, "P. Mansky, J. DeRouchey, J. Mays, M. Pitsikalis, T. Morkved, H. Jaeger 및 T. Russel, Macromolecules 13, 4399 S.Y. Chou, L.(1998).

Claims (65)

  1. 기판상에 패턴 구조를 준비하기 위한 방법에 있어서,
    상기 기판의 표면에 중합 화합물을 적용하는 단계,
    템플리트를 상기 중합 화합물의 근방에 위치시키는 단계로서, 상기 템플리트의 적어도 일부는 전기 전도성을 가지고 있는 단계, 및
    상기 템플리트와 상기 기판사이에 전기장을 인가하는 단계로서, 상기 인가된 전기장은 상기 중합 화합물의 일부를 상기 템플리트로 끄는 정전력을 발생시키는 단계를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  2. 제 1 항에 있어서, 상기 중합 화합물을 중합하는 단계를 더 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  3. 제 1 항에 있어서, 상기 중합 화합물은 액체인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  4. 제 1 항에 있어서, 상기 중합 화합물은 저점성 액체인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  5. 제 1 항에 있어서, 상기 중합 화합물은 저점성 액체이고 상기 중합 화합물의 점성은 상기 전기장이 약 1초 이하로 인가될때 상기 중합 화합물에 패턴이 형성되는 정도인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  6. 제 1 항에 있어서, 상기 중합 화합물을 중합하는 단계를 더 포함하고, 상기 중합 화합물을 중합하는 동안 상기 전기장이 상기 도전성 템플리트 및 상기 기판에 인가되는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  7. 제 1 항에 있어서, 상기 템플리트는 가시광선 및 자외선에 실질적으로 투과되는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  8. 제 1 항에 있어서, 상기 기판은 가시광선 및 자외선에 실질적으로 투과되는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  9. 제 1 항에 있어서, 상기 템플리트는 저 표면 에너지 코팅을 더 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  10. 제 1 항에 있어서, 상기 템플리트는 저 표면 에너지 코팅을 더 포함하고, 상기 저 표면 에너지 코팅은 플루오르를 포함하는 코팅인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  11. 제 1 항에 있어서, 상기 중합 화합물은 열경화 화합물인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  12. 제 1 항에 있어서, 상기 중합 화합물은 활성화광 중합 화합물인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  13. 제 1 항에 있어서, 상기 중합 화합물은 광개시제를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  14. 제 1 항에 있어서, 상기 도전성 템플리트는 인듐 주석 옥사이드를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  15. 제 1 항에 있어서, 상기 전기장을 상기 템플리트 및 상기 기판에 인가하는 단계는 상기 중합 화합물의 일부가 상기 템플리트의 일부와 접촉되도록하게 하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  16. 제 1 항에 있어서, 상기 전기장이 상기 템플리트 및 상기 기판에 인가될때 상기 중합 화합물은 상기 템플리트로 끌리지만 상기 템플리트와 접촉하지 않는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  17. 제 1 항에 있어서, 상기 중합 화합물을 중합하는 단계 및 상기 중합된 중합 화합물을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  18. 제 1 항에 있어서, 상기 기판은 실리콘 웨이퍼를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  19. 제 1 항에 있어서, 상기 기판은 GaAs웨이퍼를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  20. 제 1 항에 있어서, 상기 기판은 SiGeC웨이퍼를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  21. 제 1 항에 있어서, 상기 기판은 InP웨이퍼를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  22. 상기 제 1 항의 방법에 의해 만들어진 패턴 구조를 포함하는 것을 특징으로 하는 기판.
  23. 기판상에 패턴 구조를 준비하기 위한 방법에 있어서,
    상기 기판의 표면에 중합 화합물을 적용하는 단계,
    도전성 템플리트를 상기 중합 화합물의 근방에 위치시키는 단계, 및
    상기 도전성 템플리트와 상기 기판사이에 전기장을 인가하는 단계로서, 상기 인가된 전기장은 상기 중합 화합물의 일부를 상기 템플리트로 끄는 정전력을 발생시키는 단계를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  24. 제 23 항에 있어서, 상기 중합 화합물을 중합하는 단계를 더 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  25. 제 23 항에 있어서, 상기 중합 화합물을 중합하는 단계를 더 포함하고, 상기 중합 화합물을 중합하는 동안 상기 전기장이 상기 도전성 템플리트 및 상기 기판에 인가되는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  26. 제 23 항에 있어서, 상기 중합 화합물은 활성화광 중합 화합물인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  27. 제 23 항에 있어서, 상기 템플리트는 활성화광에 실질적으로 투과되는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  28. 제 23 항에 있어서, 상기 기판은 활성화광에 실질적으로 투과되는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  29. 제 23 항에 있어서, 상기 템플리트는 저 표면 에너지 코팅을 더 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  30. 제 23 항에 있어서, 상기 템플리트는 저 표면 에너지 코팅을 더 포함하고, 상기 저 표면 에너지 코팅은 플루오르를 포함하는 코팅인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  31. 제 23 항에 있어서, 상기 중합 화합물은 열경화 화합물인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  32. 제 23 항에 있어서, 상기 도전성 템플리트는 인듐 주석 옥사이드를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  33. 제 23 항에 있어서, 상기 전기장을 상기 템플리트 및 상기 기판에 인가하는 단계는 상기 중합 화합물의 일부가 상기 템플리트의 일부와 접촉되도록하게 하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  34. 제 23 항에 있어서, 상기 전기장이 상기 템플리트 및 상기 기판에 인가될때 상기 중합 화합물은 상기 템플리트로 끌리지만 상기 템플리트와 접촉하지 않는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  35. 제 23 항에 있어서, 상기 중합 화합물을 중합하는 단계 및 상기 중합된 중합 화합물을 에칭하는 단계를 더 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  36. 제 23 항에 있어서, 상기 기판은 실리콘 웨이퍼를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  37. 제 23 항에 있어서, 상기 기판은 GaAs웨이퍼를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  38. 제 23 항에 있어서, 상기 기판은 SiGeC웨이퍼를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  39. 제 23 항에 있어서, 상기 기판은 InP웨이퍼를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  40. 상기 제 23 항의 방법에 의해 만들어진 패턴 구조를 포함하는 것을 특징으로 하는 기판.
  41. 기판상에 패턴 구조를 준비하기 위한 방법에 있어서,
    상기 기판의 표면에 액체 중합 화합물을 적용하는 단계,
    템플리트를 상기 중합 화합물의 근방에 위치시키는 단계로서, 상기 템플리트의 적어도 일부는 도전성인 단계, 및
    상기 템플리트와 상기 기판사이에 전기장을 인가하는 단계로서, 상기 인가된 전기장은 상기 중합 화합물의 일부를 상기 템플리트로 끄는 정전력을 발생시키는 발생시키는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  42. 제 41 항에 있어서, 상기 중합 화합물을 중합하는 단계를 더 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  43. 제 41 항에 있어서, 상기 액체 중합 화합물은 활성화광 중합 화합물인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  44. 제 41 항에 있어서, 상기 액체 중합 화합물은 저점성 액체인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  45. 제 41 항에 있어서, 상기 액체 중합 화합물은 저점성 액체이고 상기 액체 중합 화합물의 점성은 상기 전기장이 약 1초 이하로 인가될때 상기 액체 중합 화합물에 패턴이 형성되는 정도인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  46. 기판상에 패턴 구조를 준비하기 위한 방법에 있어서,
    상기 기판에 중합 화합물을 적용하는 단계,
    상기 기판의 모양이 변하도록 상기 기판에 복수의 힘을 인가하는 단계,
    템플리트를 상기 중합 화합물 근방에 위치시키는 단계로서, 상기 템플리트의 적어도 일부는 도전성인 단계, 및
    상기 템플리트와 상기 기판사이에 전기장을 인가하는 단계로서, 상기 인가된 전기장은 상기 중합 화합물의 일부를 상기 템플리트로 끄는 정전력을 발생시키는 단계를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  47. 제 46 항에 있어서, 상기 중합 화합물을 중합하는 단계를 더 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  48. 제 46 항에 있어서, 상기 중합 화합물은 활성화광 중합 화합물인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  49. 제 46 항에 있어서, 상기 중합 화합물은 저점성 액체인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  50. 제 46 항에 있어서, 상기 중합 화합물은 액체인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  51. 제 46 항에 있어서, 상기 액체 중합 화합물은 저점성 액체이고 상기 액체 중합 화합물의 점성은 상기 전기장이 약 1초 이하로 인가될때 상기 액체 중합 화합물에 패턴이 형성되는 정도인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  52. 기판상에 패턴 구조를 준비하기 위한 방법에 있어서,
    상기 기판의 표면에 중합 화합물을 적용하는 단계,
    상기 기판의 모양이 변하도록 상기 기판에 복수의 힘을 인가하는 단계,
    도전성 템플리트를 상기 중합 화합물 근방에 위치시키는 단계, 및
    상기 도전성 템플리트와 상기 기판사이에 전기장을 인가하는 단계로서, 상기 인가된 전기장은 상기 중합 화합물의 일부를 상기 템플리트로 끄는 정전력을 발생시키는 단계를 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  53. 제 52 항에 있어서, 상기 중합 화합물을 중합하는 단계를 더 포함하는 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  54. 제 52 항에 있어서, 상기 중합 화합물은 활성화광 중합 화합물인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  55. 제 52 항에 있어서, 상기 중합 화합물은 저점성 액체인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  56. 제 52 항에 있어서, 상기 중합 화합물은 액체인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  57. 제 52 항에 있어서, 상기 액체 중합 화합물은 저점성 액체이고 상기 액체 중합 화합물의 점성은 상기 전기장이 약 1초 이하로 인가될때 상기 액체 중합 화합물에 패턴이 형성되는 정도인 것을 특징으로 하는 패턴 구조를 준비하기 위한 방법.
  58. 기판의 모양을 변형하는 장치에 있어서,
    상기 기판에 연결되어 지지하도록 구성된 홀더, 및
    상기 홀더에 연결된 복수의 압력 응용 디바이스로서, 상기 압력 응용 디바이스는 상기 홀더의 모양이 사용하는 동안 변형되도록 상기 홀더에 변형력을 인가하도록 구성되는 복수의 압력 응용 디바이스를 포함하고,
    상기 기판은 상기 기판의 모양은 사용하는 동안 상기 홀더의 모양과 실질적으로 일치하도록하는 상기 홀더에 연결되어 있는 것을 특징으로 하는 기판의 모양을 변형하는 장치.
  59. 제 58 항에 있어서, 상기 홀더는 진공척을 포함하는 것을 특징으로 하는 기판의 모양을 변형하는 장치.
  60. 제 58 항에 있어서, 상기 압력 응용 디바이스는 피에조전기 액추에이터를 포함하는 것을 특징으로 하는 기판의 모양을 변형하는 장치.
  61. 제 58 항에 있어서, 사용하는 동안 상기 기판의 평면을 측정하도록 구성된 탐지기를 더 포함하는 것을 특징으로 하는 기판의 모양을 변형하는 장치.
  62. 제 58 항에 있어서, 상기 기판은 실리콘 웨이퍼를 포함하는 것을 특징으로 하는 기판의 모양을 변형하는 장치.
  63. 제 58 항에 있어서, 상기 기판은 GaAs웨이퍼를 포함하는 것을 특징으로 하는 기판의 모양을 변형하는 장치.
  64. 제 58 항에 있어서, 상기 기판은 SiGeC웨이퍼를 포함하는 것을 특징으로 하는 기판의 모양을 변형하는 장치.
  65. 제 58 항에 있어서, 상기 기판은 InP웨이퍼를 포함하는 것을 특징으로 하는 기판의 모양을 변형하는 장치.
KR1020037014892A 2001-05-16 2002-05-16 전기장을 사용하여 광 중합 화합물내에 나노스케일의패턴을 생성하기 위한 방법 및 시스템 KR20050025545A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US29166401P 2001-05-16 2001-05-16
US60/291,664 2001-05-16
US09/905,718 2002-05-16
US09/905,718 US6964793B2 (en) 2002-05-16 2002-05-16 Method for fabricating nanoscale patterns in light curable compositions using an electric field

Publications (1)

Publication Number Publication Date
KR20050025545A true KR20050025545A (ko) 2005-03-14

Family

ID=37383841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037014892A KR20050025545A (ko) 2001-05-16 2002-05-16 전기장을 사용하여 광 중합 화합물내에 나노스케일의패턴을 생성하기 위한 방법 및 시스템

Country Status (2)

Country Link
KR (1) KR20050025545A (ko)
TW (1) TW200514626A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9348231B2 (en) * 2013-07-17 2016-05-24 Palo Alto Research Center Incorporated Continuously producing digital micro-scale patterns on a thin polymer film

Also Published As

Publication number Publication date
TW200514626A (en) 2005-05-01

Similar Documents

Publication Publication Date Title
US6964793B2 (en) Method for fabricating nanoscale patterns in light curable compositions using an electric field
US6900881B2 (en) Step and repeat imprint lithography systems
US6908861B2 (en) Method for imprint lithography using an electric field
US6932934B2 (en) Formation of discontinuous films during an imprint lithography process
US7077992B2 (en) Step and repeat imprint lithography processes
TWI295227B (en) Step and repeat imprint lithography process
US6916584B2 (en) Alignment methods for imprint lithography
US7281921B2 (en) Scatterometry alignment for imprint lithography
US7070405B2 (en) Alignment systems for imprint lithography
KR100827741B1 (ko) 임프린트 리소그래피 공정을 위한 자동 유체 분배 방법 및시스템
WO2004013693A2 (en) Scatterometry alignment for imprint lithography
EP1512048B1 (en) Method for fabricating nanoscale patterns in light curable compositions using an electric field
KR20050025545A (ko) 전기장을 사용하여 광 중합 화합물내에 나노스케일의패턴을 생성하기 위한 방법 및 시스템
Glinsner et al. Transition From MEMS Technology to Nanofabrication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee