KR20050023159A - Method of producing integrated circuit package units - Google Patents
Method of producing integrated circuit package units Download PDFInfo
- Publication number
- KR20050023159A KR20050023159A KR1020030059618A KR20030059618A KR20050023159A KR 20050023159 A KR20050023159 A KR 20050023159A KR 1020030059618 A KR1020030059618 A KR 1020030059618A KR 20030059618 A KR20030059618 A KR 20030059618A KR 20050023159 A KR20050023159 A KR 20050023159A
- Authority
- KR
- South Korea
- Prior art keywords
- cutting
- package
- lead frame
- precursors
- epoxy layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
본 발명은 집적 회로 패키지 유닛의 제조 방법에 관한 것으로서, 보다 상세하게는 단일화 공정(singulation process)을 통하여 제공된 기판으로부터 복수 개의 집적 회로 패키지 유닛들을 제조하는 방법에 관한 것이다.The present invention relates to a method for manufacturing an integrated circuit package unit, and more particularly, to a method for manufacturing a plurality of integrated circuit package units from a substrate provided through a singulation process.
도 1 내지 3을 참조하면, 집적 회로 패키지 유닛을 만드는 종래 매트릭스 타입 기판(1)은 격자모양 배열의 복수의 리드 프레임(12) 위에 형성된 QFN(Quad Flat Non-Leaded, 이하 QFN) 패키지 전구체(11)를 포함하고, 다수의 교차된 복수의 싱귤레이션 스트리트(singulation streets)(13)는 패키지 전구체(11)의 경계라인을 통해 확장된다. 두 개의 근접한 복수의 패키지 전구체(11) 사이의 중심간의 거리는 L1이 나타낸다. 각 복수의 패키지 전구체(11)는 반도체 칩(111)을 포함하고, 복수의 인너 리드(inner lead)(122)는 전기적으로 반도체 칩(111)에 연결된다. 각 인너 리드(inner lead)(122)의 치수는 Wo로 나타낸다. 연속적으로 쌓여진 에폭시층(112)은 복수의 패키지 전구체(11)의 반도체 칩(111)을 둘러싸고, 필수적으로 리드 프레임(12)에 묶는다. 리드 프레임(lead frame)(12)은 다수의 교차된 패키지 전구체(11)들의 경계선을 따라서 연장되고, 복수의 패키지 전구체(11)의 복수의 인너 리드(inner leads)(122)로 필수적으로 형성되는 연결바(121)를 포함한다.1 to 3, a conventional matrix type substrate 1 making an integrated circuit package unit is a quad flat non-lead (QFN) package precursor 11 formed on a plurality of lead frames 12 in a lattice arrangement. And a plurality of intersected plurality of singulation streets 13 extend through the boundary line of the package precursor 11. The distance between the centers between two adjacent plurality of package precursors 11 is represented by L1. Each of the plurality of package precursors 11 includes a semiconductor chip 111, and a plurality of inner leads 122 are electrically connected to the semiconductor chip 111. The dimension of each inner lead 122 is denoted by Wo. The continuously stacked epoxy layer 112 surrounds the semiconductor chips 111 of the plurality of package precursors 11 and essentially binds to the lead frame 12. A lead frame 12 extends along a boundary of the plurality of crossed package precursors 11 and is essentially formed of a plurality of inner leads 122 of the plurality of package precursors 11. It includes a connection bar 121.
도 2는 좌측의 점선 라인으로 제공되고, 잘려져 있지 않는 기판(1)의 한 부분을 보여주고, 실선 라인의 잘려진 우측 편은 잘려진 기판(1) 한 부분을 나타낸다.FIG. 2 shows a portion of the substrate 1 which is provided by the dashed line on the left and is not cut, and the cut right side of the solid line shows the portion of the substrate 1 that has been cut.
복수의 싱귤레이션 스트리트(singulation streets)(13)는 리드 프레임(12)(예를 들면, 연결바(121))의 금속층 그리고 연결바(121) 밑에 놓여진 에폭시층(112) 부분을 포함한다. The plurality of singulation streets 13 includes a metal layer of the lead frame 12 (eg, the connecting bar 121) and a portion of the epoxy layer 112 disposed under the connecting bar 121.
다이아몬드를 포함하는 물질로 이루어진 절단날(cutting blade)(2)을 가지고 있는 절단 장치는 복수의 연결바(121) 및 그 밑에 놓여진 에폭시층(121)을 잘라내는데 사용되고, 복수의 패키지 전구체(11)를 구조적으로 그리고 전기적으로 분리시키고, 각각의 집적 회로 패키지 유닛을 형성하고, 그 중에 하나는 도 3에 나타난다.A cutting device having a cutting blade 2 made of a material comprising diamond is used to cut out a plurality of connecting bars 121 and an epoxy layer 121 placed thereunder, and a plurality of package precursors 11. Are structurally and electrically separated, and each integrated circuit package unit is formed, one of which is shown in FIG. 3.
복수의 인너 리드(inner leads)(122)는 단일화 후에 각 패키지 유닛에 남는다. 그러나, 복수의 연결바(121)가 구리 또는 비슷한 물질로 이루어져 있기 때문에 부드럽고 연성을 가지고 있고, 절단날(cutting blade)(2)은 스쿠프로 아이스크림을 뜨는 것과 같은 느리고 힘든 방식으로 작동해야만 한다.A plurality of inner leads 122 remain in each package unit after unification. However, since the plurality of connecting bars 121 are made of copper or similar material, they are soft and ductile, and the cutting blade 2 must operate in a slow and hard manner such as floating ice cream with scoops.
더우기, 절단에 의해 생성된 금속 칩은 절단날(cutting blade)(2)에 붙을 수 있고, 날에 부하가 걸리고, 날 절단(blade cutting) 능력을 상하게 한다. 비록 종래 절단 장치(cutting device)가 절단점(cutting point)에 물을 뿌리기 위해서 워트 제트(water jet)을 제공한다, 왜냐하면 절단은 연속적으로 복수의 싱귤레이션 스트리트(singulation streets)(13)를 따라서 수행되고, 블레이드 그릿(blade grit)을 자체적으로 날카롭게 하거나 또는 금속칩을 절단날(cutting blade)(2)로부터 제거하는 것은 어렵다. 이런 현상은 절단날(cutting blade)(2)의 날카로움을 완화시키는 경향이 있고, 절단날(cutting blade)(2)의 마모율을 증가시킨다.Moreover, the metal chips produced by the cutting can stick to the cutting blades 2, load the blades, and impair blade cutting capability. Although a conventional cutting device provides a water jet to water the cutting point, the cutting is performed continuously along a plurality of singulation streets 13. It is difficult to sharpen the blade grit by itself or to remove the metal chip from the cutting blade 2. This phenomenon tends to alleviate the sharpness of the cutting blade 2 and increases the wear rate of the cutting blade 2.
일반적으로, 절단날(cutting blade)(2)의 커팅 비율은 1-5mm/s만큼 느리다. 더욱이, 복수의 연결바(121)의 폭을 맞추기 위해서, 적절하게 절단날(cutting blade)(2)에 대한 적합한 폭 선택이 필요하다. In general, the cutting ratio of the cutting blade 2 is as slow as 1-5 mm / s. Moreover, in order to match the widths of the plurality of connecting bars 121, it is necessary to select a suitable width for the cutting blade 2 as appropriate.
또한, 도 4에 보이는 것처럼, 단일화(singulation) 후에 복수의 인너 리드(inner leads)(122)의 모서리 부분에서 깔쭉한 부분이 생겨나고, 깔쭉한 크기가 충분히 큰 경우에, 특히 반도체 칩(111)에서 합선의 문제점이 생긴다.In addition, as shown in FIG. 4, in the case where a jagged portion is formed at a corner portion of the plurality of inner leads 122 after singulation, and the jagged size is large enough, especially the semiconductor chip 111. The problem of short circuit occurs.
비록 종래 기술이 집적 회로 패키지 유닛을 제작하는 공정을 제안하지만, 하프 에칭(half etching) 기술을 사용해서 리드 프레임의 금속층의 두께를 줄이고, 이러한 제조 공정은 여전히 종래 단일화(singulation) 공정에서 생기는 앞에서 설명한 문제점을 해결할 수 없다.Although the prior art proposes a process for fabricating an integrated circuit package unit, the half etching technique is used to reduce the thickness of the metal layer of the lead frame, and this manufacturing process is still described in the conventional singulation process. The problem cannot be solved.
본 발명의 목적은 앞에서 언급한 종래 기술의 단점을 극복할 수 있는 집적 회로 패키지 유닛을 제조하는 방법을 제공하는 것이다.It is an object of the present invention to provide a method of manufacturing an integrated circuit package unit which can overcome the disadvantages of the prior art mentioned above.
본 발명에 따라 각각의 집적 회로 패키지 유닛을 제조하는 방법은, 리드 프레임과 상기 리드 프레임 상에 형성된 다수의 패키지 전구체(precursor)를 포함하는 베이스를 제공하는 단계, 및 상기 패키지 전구체들을 단일화하는 단계를 포함한다. 각각의 패키지 전구체들을 인너 리드들과, 인너 리드들과 전기적으로 연결된 반도체 칩을 갖는다. 리드 프레임은 패키지 전구체들의 경계선을 따라 연장된 다수의 금속 연결바와, 연결바의 양측면으로부터 분기된 연장부들을 갖는다. 연장부들은 연결바들에 일체로 형성되어, 패키지 전구체들의 인너 리드들과 각각 직접적으로 연결된다. 또한, 베이스는 패키지 전구체들의 반도체 칩들을 둘러싸서 리드 프레임과 일체로 결합되는 연속적 봉지 에폭시층(continuous encapsulating epoxy layer)을 갖는다. 패키지 전구체들은 각각 연결바들의 대향하는 양측면을 따라 연장부들을 통해 연장된 제 1 및 제 2 절단로(cutting street)를 따라 리드 프레임과 봉지 에폭시층을 절단하는 것에 의해 단일화된다. 베이스의 절단은 제 1 및 제 2 절단로를 절단 공구로 절단하는 것에 의해 수행되어, 인너 리드들로부터 연결바들이 분리된다.A method of manufacturing each integrated circuit package unit in accordance with the present invention includes providing a base comprising a lead frame and a plurality of package precursors formed on the lead frame, and unifying the package precursors. Include. Each package precursor has inner leads and a semiconductor chip electrically connected to the inner leads. The lead frame has a plurality of metal connecting bars extending along the boundaries of the package precursors, and extensions extending from both sides of the connecting bars. The extensions are integrally formed in the connecting bars, and are respectively directly connected to the inner leads of the package precursors. The base also has a continuous encapsulating epoxy layer that integrally bonds with the lead frame surrounding the semiconductor chips of the package precursors. The package precursors are unified by cutting the lead frame and encapsulating epoxy layer along first and second cutting streets extending through extensions along opposite sides of the connecting bars, respectively. Cutting of the base is performed by cutting the first and second cutting paths with a cutting tool, whereby the connecting bars are separated from the inner leads.
본 발명의 다른 특징과 장점은 첨부 도면을 참조로 바람직한 실시예의 상세한 기술에서 명백해질 것이다.Other features and advantages of the present invention will become apparent from the detailed description of the preferred embodiments with reference to the accompanying drawings.
도 5 내지 도 7을 참조로면, 본 발명의 바림직한 실시예를 구현는 각각의 집적 회로 패키지 유닛을 제조하는 방법은 제 1 및 제 2 단계를 포함한다.5-7, a method of manufacturing each integrated circuit package unit implementing a preferred embodiment of the present invention includes first and second steps.
제 1 단계는 매트릭스 베이스(100)를 제공하는 것인데, 매트릭스 베이스(100)는 미리 형성된 다수의 집적 회로 패키지 전구체들을 포함한다. 본 실시예에서, 매트릭스 베이스(100)는 리드 프레임(30)을 포함하는데, 리드 프레임(30) 상에 형성된 격자 배열의 다수의 QFN 패키지 전구체(20)와 함께 미리 형성된다. 패키지 전구체(20)들 각각은 인너 리드(21)들과, 인너 리드(21)들과 전기적으로 연결된 반도체 칩(22)을 갖는다. 패키지 전구체(20)들 중 인접한 2개의 중심간 거리(L2)는 도 1에 도시된 종래 기판(1)의 인접한 중심간 거리(L1)보다 길다. 구리 또는 이와 유사한 재질로 제조된 리드 프레임(30)은 패키지 전구체(20)의 경계선을 따라 연장된 다수의 교차형 금속 연결바(31)와, 연결바(31)의 양측면으로부터 분기된 연장부(32)를 갖는다. 연장부(32)는 연결바(32)와 함께 일체로 형성되어, 패키지 전구체(20)의 인너 리드(21)에 각각 직접적으로 연결된다. 연장부(32)는 연결바(31)의 양측면으로부터 인너 리드(21)를 향해 연장된다. 연장부(32)들은 그들 사이에 갭(33)이 형성되도록 이격 배치된다. 더욱이, 패키지 전구체(20)의 인너 리드(21) 길이는 QFN 패키지 유닛의 표준 길이인 종래 패키지 전구체의 인너 길이(122)와 동일하다. 또한, 매트릭스 베이스(100)는 패키지 전구체(20)의 반도체 칩(22)을 둘러싸서 리드 프레임(30)과 일체로 결합되는 연속적인 봉지 에폭시층(23)을 갖는다. 봉지 에폭시층(23)은 에폭시 레진으로 만들어지고, 에폭시 레진은 연장부(32) 사이의 갭(33)을 매립한다.The first step is to provide a matrix base 100, which includes a plurality of pre-formed integrated circuit package precursors. In this embodiment, the matrix base 100 includes a lead frame 30, which is preformed with a plurality of QFN package precursors 20 in a lattice arrangement formed on the lead frame 30. Each of the package precursors 20 has inner leads 21 and a semiconductor chip 22 electrically connected to the inner leads 21. The distance between two adjacent centers L2 of the package precursors 20 is longer than the distance between adjacent centers L1 of the conventional substrate 1 shown in FIG. 1. The lead frame 30 made of copper or a similar material includes a plurality of cross metal connecting bars 31 extending along the boundary of the package precursor 20, and extensions extending from both sides of the connecting bar 31. 32). The extension part 32 is integrally formed with the connection bar 32 and directly connected to the inner lead 21 of the package precursor 20, respectively. The extension part 32 extends from both sides of the connecting bar 31 toward the inner lead 21. The extensions 32 are spaced apart so that a gap 33 is formed between them. Moreover, the inner lead 21 length of the package precursor 20 is equal to the inner length 122 of the conventional package precursor, which is the standard length of the QFN package unit. In addition, the matrix base 100 has a continuous encapsulating epoxy layer 23 that is integrally bonded to the lead frame 30 by surrounding the semiconductor chip 22 of the package precursor 20. The encapsulating epoxy layer 23 is made of epoxy resin and the epoxy resin fills the gap 33 between the extensions 32.
제 2 단계에서, 패키지 전구체(20)들은 연결바(31)의 대향하는 양측면을 따라 연장부(32)를 통해 연장된 제 1 및 제 2 절단로(41,42)를 따라 리드 프레임(30)과 봉지 에폭시층(23)을 절단하는 것에 의해 단일화된다.In a second step, the package precursors 20 are led along the lead frame 30 along the first and second cutting paths 41, 42 extending through the extension 32 along opposite opposing sides of the connecting bar 31. And by sealing the sealing epoxy layer 23 is unified.
베이스(100)는 2개의 회전형 절단 공구(210)를 이용해서 도 7의 우측에 실선으로 도시된 제 1 및 제 2 절단로(41,42)를 따라 각각 절단되어, 연장부(32)가 분리되고 또한 연결바(31)가 인너 리드(21)로부터 분리되므로써, 다수의 단일화된 패키지 전구체(20:미도시)가 얻어진다.The base 100 is cut along the first and second cutting paths 41 and 42 respectively shown by solid lines on the right side of FIG. 7 using two rotary cutting tools 210, so that the extension part 32 is By being separated and also by the connecting bar 31 from the inner lead 21, a number of unified package precursors 20 (not shown) are obtained.
제 1 및 제 2 절단로(41,42)를 따른 리드 프레임(3)의 절단은 이중날 절단 공구(210)에 의해 동시에 이루어지거나 또는 제 1 및 제 2 절단로(41,42)를 통해 연속적으로 절단하는 단일날 절단 공구(미도시)를 사용해서 이루어질 수도 있음을 유의해야 할 것이다.The cutting of the lead frame 3 along the first and second cutting paths 41, 42 is effected simultaneously by the double blade cutting tool 210 or continuously through the first and second cutting paths 41, 42. It should be noted that it may also be made using a single blade cutting tool (not shown) for cutting.
그러므로, 본 발명은 다음과 같은 이점을 제공한다.Therefore, the present invention provides the following advantages.
1. 본 발명에서, 제 1 및 제 2 절단로(41,42)는 연결바(31)와 떨어져 있으면서 연장부(32) 내에서 빠지도록 배치되어, 연결바(31)와 비교해서 연장부(32)가 절단 공구(210)에 의해 절단되는 것이 보다 용이하다. 도 9에 도시된 바와 같이, 연장부(32) 사이의 갭(33)은 봉지 에폭시층(23)으로 매립되어 있기 때문에, 제 1 및 제 2 절단로(41,42)를 따라 있는 금속 리드 프레임(30)은 에폭시층(23)에 의해 차단되어 불연속이 된다. 절단 동작 중에, 절단 공구(210)는 금속 리드 프레임(30)과 에폭시층(23)을 동시에 절단한다. 절단 공구(210)는 연결바(32)를 연속적으로 절단하기 보다는 간헐적으로 절단하고 또한 연장부(32)의 절단된 금속칩(미도시)이 절단 공구(210)에 고착될 수 있기 전에 경화된 에폭시층(23)에 도달하여 절단하기 때문에, 절단된 금속칩은 에폭시층(23)의 절단에 의해 발생된 칩이나 미립자에 의해 절단 공구(210)로부터 연속적으로 밀려나가게 된다. 따라서, 절단된 금속칩은 제 1 및 제 2 절단로(41,42)로부터 물분사에 의해 용이하게 제거될 수 있다. 결과적으로, 절단 공구(210)의 날카로움이 우수한 상태로 유지될 수 있으면서 마모도 줄어들게 된다. 비록 본 발명에서 사용된 절단로의 수는 종래 공정에서 사용된 절단로의 수의 2배이지만, 본 발명에서의 절단 속도는 QFN 패키지 유닛 제조를 위한 종래 공정에서 수행된 절단 속도보다 매우 빠른 80㎜/초로서, 제조 수율이 본 발명에서 상대적으로 증가한다는 것이 실험 결과가 나타내고 있다.1. In the present invention, the first and second cutting paths 41 and 42 are arranged to be pulled out of the extension part 32 while being separated from the connecting bar 31, so that the extension part ( It is easier for the 32 to be cut by the cutting tool 210. As shown in FIG. 9, since the gap 33 between the extensions 32 is filled with the encapsulating epoxy layer 23, the metal lead frames along the first and second cutting paths 41 and 42. 30 is interrupted by the epoxy layer 23 and becomes discontinuous. During the cutting operation, the cutting tool 210 simultaneously cuts the metal lead frame 30 and the epoxy layer 23. The cutting tool 210 cuts intermittently rather than continuously cutting the connecting bar 32 and also hardens before the cut metal chip (not shown) of the extension 32 can adhere to the cutting tool 210. Since the epoxy layer 23 reaches and is cut, the cut metal chip is continuously pushed out of the cutting tool 210 by chips or fine particles generated by the cutting of the epoxy layer 23. Therefore, the cut metal chip can be easily removed from the first and second cutting paths 41 and 42 by water spraying. As a result, while the sharpness of the cutting tool 210 can be maintained in an excellent state, wear is also reduced. Although the number of cutting furnaces used in the present invention is twice the number of cutting furnaces used in the conventional process, the cutting speed in the present invention is 80 mm which is much faster than the cutting speed performed in the conventional process for manufacturing the QFN package unit. As per second, the experimental results show that the production yield is relatively increased in the present invention.
2. 절단날의 날카로움이 우수한 상태에서 유지되므로, 본 발명에 의해 제조된 패키지 유닛의 품질은 우수하다. 결과적으로, 도 8에 도시된 바와 같이, 패키지 유닛의 인너 리드(21)에서의 버(burr) 발생율이 줄어든다.2. Since the sharpness of the cutting blade is maintained in an excellent state, the quality of the package unit produced by the present invention is excellent. As a result, as shown in FIG. 8, the burr occurrence rate in the inner lead 21 of the package unit is reduced.
3. 연결바(31)가 절단 공구(20)에 의해 직접 절단되지 않으므로, 절단 공구의 폭은 연결바(31)에 의해 제한되지 않는다. 그러므로, 종래의 절단날(2)과 비교해서, 본 발명에서 사용되는 절단 공구(210)는 더욱 얇아질 수 있고 따라서 그속과 접촉하는 면적이 줄어들게 된다. 더욱이, 본 발명은 종래 공정에서 종종 발생되는 불완전한 절단 문제를 해소한다.3. Since the connecting bar 31 is not cut directly by the cutting tool 20, the width of the cutting tool is not limited by the connecting bar 31. Therefore, compared with the conventional cutting blade 2, the cutting tool 210 used in the present invention can be thinner and therefore the area in contact with the inside thereof is reduced. Moreover, the present invention solves the incomplete cutting problem often encountered in conventional processes.
4. 패키지 전구체(20)의 중심간 거리가 길어지고 또한 리드 프레임(30)에 연장부(32)와 인너 리드(21)가 제공된다는 점을 제외하고는, 본 발명에서 사용되는 매트릭스 베이스(100)는 종래 공정에서 사용된 동일한 방법으로 제작될 수 있다.4. The matrix base 100 used in the present invention, except that the distance between the centers of the package precursors 20 is longer and the lead frame 30 is provided with an extension 32 and an inner lead 21. ) May be manufactured in the same manner used in the conventional process.
비록, 본 발명의 바람직한 실시예는 QFN 패키지 유닛의 제조를 가리키지만, 본 발명은 그에 국한되지 않는다. 본 발명은 QFN 패키지 유닛 외에 다른 집적 회로 패키지 유닛 제조에도 적용될 수 있다.Although the preferred embodiment of the present invention refers to the manufacture of a QFN package unit, the present invention is not limited thereto. The invention can be applied to the manufacture of other integrated circuit package units in addition to the QFN package units.
본 발명은 가장 실용적이고 바람직하다고 고려되는 실시예와 연관되어 기술되었지만, 본 발명은 개시된 실시예에 국한되지 않고 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the invention has been described in connection with the embodiments considered to be the most practical and desirable, the invention is not limited to the disclosed embodiments and various modifications and variations can be made without departing from the spirit and scope of the invention. I can understand that.
도 1은 종래 매트릭스 형태 기판의 부분 개략도이다.1 is a partial schematic view of a conventional matrix substrate.
도 2는 도 1의 종래 기판의 부분 단면도이다.2 is a partial cross-sectional view of the conventional substrate of FIG.
도 3은 종래 기판의 단일화 후 단일 패키지 유닛을 도시한 것이다.3 illustrates a single package unit after unification of a conventional substrate.
도 4는 단일화 후 종래 기판의 복수의 인너 리드의 가장자리에 발생된 버를 도시한 것이다.4 shows burrs generated at the edges of a plurality of inner leads of a conventional substrate after singulation.
도 5는 본 발명에 따라 집적 회로 패키지 제조 방법의 바람직한 실시예에서 사용된 매트릭스 베이스의 부분 개략도이다.5 is a partial schematic diagram of a matrix base used in a preferred embodiment of an integrated circuit package manufacturing method in accordance with the present invention.
도 6는 도 5의 원 부분의 확대 개략도이다.6 is an enlarged schematic view of the circled portion of FIG. 5.
도 7는 도 5의 매트릭스 베이스의 부분 단면도이다.7 is a partial cross-sectional view of the matrix base of FIG. 5.
도 8은 절단된 인너 리드를 갖는 단일화된 집적 회로 패키지의 부분 단면도이다.8 is a partial cross-sectional view of a unified integrated circuit package with cut inner leads.
도 9는 절단 공구에 의해 절단된 매트릭스 베이스의 리드 프레임의 연장부를 나타낸 부분 개략도이다.9 is a partial schematic view showing an extension of a lead frame of a matrix base cut by a cutting tool.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
20 : 패키지 전구체 21 : 인너 리드20: package precursor 21: inner lead
22 : 반도체 칩 23 : 에폭시층 22 semiconductor chip 23 epoxy layer
31 : 연결바 32 : 연장부 31: connecting bar 32: extension
41,42 : 절단로 100 : 베이스 41,42: Cutting furnace 100: Base
210 : 절단 공구 210: cutting tool
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030059618A KR20050023159A (en) | 2003-08-27 | 2003-08-27 | Method of producing integrated circuit package units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030059618A KR20050023159A (en) | 2003-08-27 | 2003-08-27 | Method of producing integrated circuit package units |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050023159A true KR20050023159A (en) | 2005-03-09 |
Family
ID=37230895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030059618A KR20050023159A (en) | 2003-08-27 | 2003-08-27 | Method of producing integrated circuit package units |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050023159A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116313940A (en) * | 2023-05-18 | 2023-06-23 | 上海聚跃检测技术有限公司 | Cutting method and auxiliary cutting device for wire bonding structure |
-
2003
- 2003-08-27 KR KR1020030059618A patent/KR20050023159A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116313940A (en) * | 2023-05-18 | 2023-06-23 | 上海聚跃检测技术有限公司 | Cutting method and auxiliary cutting device for wire bonding structure |
| CN116313940B (en) * | 2023-05-18 | 2023-08-11 | 上海聚跃检测技术有限公司 | Cutting method and auxiliary cutting device for wire bonding structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008825B1 (en) | Leadframe strip having enhanced testability | |
| JP3547704B2 (en) | Lead frame and semiconductor device | |
| US6835600B2 (en) | Lead frame and method for fabricating resin-encapsulated semiconductor device using the same | |
| US7232957B2 (en) | Hybrid integrated circuit device and method of manufacturing the same | |
| KR20050023159A (en) | Method of producing integrated circuit package units | |
| US20050032271A1 (en) | Lead frame, semiconductor device using the same and method of producing the semiconductor device | |
| JP2003249616A (en) | Lead cutting method for electronic component | |
| JP2011077092A (en) | Lead frame, and method of manufacturing semiconductor device using the same | |
| JP5215980B2 (en) | Manufacturing method of semiconductor device | |
| US20040043536A1 (en) | Method of producing integrated circuit package units | |
| US11817375B2 (en) | High I/O density flip-chip QFN | |
| US20040053447A1 (en) | Leadframe having fine pitch bond fingers formed using laser cutting method | |
| JP2003068962A (en) | Frame and method for manufacturing semiconductor device | |
| JP2003133262A (en) | Manufacturing method of semiconductor package | |
| US20220270957A1 (en) | Quad flat no-lead (qfn) manufacturing process | |
| JP2005191158A (en) | Semiconductor device and its manufacturing method | |
| CN218385210U (en) | Semiconductor packaging structure | |
| JPH10154784A (en) | Manufacture of lead frame | |
| JP3077505B2 (en) | Lead frame manufacturing method | |
| JP2019114618A (en) | Semiconductor device | |
| TWI826277B (en) | Packaging method | |
| JP7223347B2 (en) | Manufacturing method of lead frame and semiconductor device | |
| JP7476991B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2019207984A (en) | Semiconductor device and the manufacturing method | |
| US20230117260A1 (en) | Methods of forming packaged semiconductor devices and leadframes for semiconductor device packages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |