KR20050014074A - slurry for chemical mechanical polishing and polishing method using the same - Google Patents
slurry for chemical mechanical polishing and polishing method using the sameInfo
- Publication number
- KR20050014074A KR20050014074A KR1020030052517A KR20030052517A KR20050014074A KR 20050014074 A KR20050014074 A KR 20050014074A KR 1020030052517 A KR1020030052517 A KR 1020030052517A KR 20030052517 A KR20030052517 A KR 20030052517A KR 20050014074 A KR20050014074 A KR 20050014074A
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- layer
- slurry
- hardness
- chemical mechanical
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 139
- 239000002002 slurry Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000126 substance Substances 0.000 title claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052802 copper Inorganic materials 0.000 claims abstract description 9
- 239000010949 copper Substances 0.000 claims abstract description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000004744 fabric Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K3/00—Materials not provided for elsewhere
- C09K3/14—Anti-slip materials; Abrasives
- C09K3/1454—Abrasive powders, suspensions and pastes for polishing
- C09K3/1463—Aqueous liquid suspensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 화학적 기계적 연마(chemical mechanical polishing : 이하 CMP라 한다.)방법에 있어서 연마용 슬러리 및 이를 이용한 연마방법에 관한 것 이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a polishing slurry and a polishing method using the same in a chemical mechanical polishing (CMP) method.
반도체 소자가 고집적화됨에 따라 다중연결배선 및 적층공정들이 수반되고 있는바 그 과정에서 웨이퍼 표면상에 요철이 초래된다. 이러한 요철은 이후의 리소그래피 공정에 있어 장애요인으로 작용하므로 웨이퍼 표면에 대한 광역평탄화 기술이 여러 공정단계에서 요구되어 진다.As semiconductor devices are highly integrated, multiple interconnection and stacking processes are involved, which in turn causes unevenness on the wafer surface. Since these irregularities act as obstacles in the subsequent lithography process, wide-area leveling techniques for the wafer surface are required in various process steps.
CMP방법은 반도체 웨이퍼 표면상에 형성된 요철을 제거하는 광역평탄화 기술로서 반도체 소자의 제조공정에 널리 사용된다.The CMP method is a wide-area flattening technique for removing irregularities formed on the surface of semiconductor wafers and is widely used in the manufacturing process of semiconductor devices.
도 1은 CMP 장치의 개략적인 단면도이다. CMP장치는 회전 및 좌우이동이 가능한 연마정반(10)과 반도체기판이 고정되는 웨이퍼캐리어(11)로 대별할 수 있다. 상기 연마정반의 상부면에는 연마포(12)가 고정되어 있으며 연마포 상으로 슬러리가 공급될 수 있도록 슬러리 공급라인(13)이 설치되어 있다. 상기의 CMP장치를 통한 연마방법을 개괄해 보면, 반도체기판은 캐리어(11) 하부에 고정되고 상기 캐리어(11)를 하강시키면 회전하는 연마정반(10)위에 고정된 연마포(12)와 접촉하게 된다. 슬러리는 연마과정동안 계속적으로 슬러리 공급라인을 통하여 연마포상으로 공급된다. 이때 웨이퍼와 연마포에 가하여진 수직적인 힘과 슬러리의 화학적 작용의 조합에 의하여 웨이퍼 표면의 평탄화가 달성된다.1 is a schematic cross-sectional view of a CMP apparatus. The CMP apparatus may be roughly divided into a polishing table 10 capable of rotating and horizontally moving and a wafer carrier 11 on which a semiconductor substrate is fixed. The polishing cloth 12 is fixed to the upper surface of the polishing plate, and the slurry supply line 13 is installed to supply the slurry onto the polishing cloth. In general, the polishing method through the CMP apparatus, the semiconductor substrate is fixed to the lower portion of the carrier 11, and when the carrier 11 is lowered to come into contact with the polishing cloth 12 fixed on the rotating polishing plate 10. do. The slurry is continuously supplied to the abrasive cloth through the slurry supply line during the polishing process. At this time, the planarization of the wafer surface is achieved by a combination of the vertical force applied to the wafer and the polishing cloth and the chemical action of the slurry.
상기 CMP방법은 반도체 소자 제조공정의 여러단계에서 채용되고 있다. 그중 STI(shallow trench isolation) 공정이나 금속 다마신(metal damascene) 공정은 공정특성상 두가지 이상의 막질을 동시에 연마하게 된다. 즉, 연마층을 연마하고 연마 종료층(stopping layer)을 이용하여 평탄화 진행을 멈추게 된다. 연마할 막질을 모두 연마하고 연마 종료층에 도달한 경우 두가지 이상의 막질을 동시에 연마하게 된다. 예로써 STI 공정에서는 절연산화물 매립면과 연마 종료층인 질화 규소막을 동시에 연마하게 되며 금속 다마신공정의 경우에는 금속과 장벽물질층을 동시에 연마하게 된다.The CMP method is employed at various stages of the semiconductor device manufacturing process. Among them, the shallow trench isolation (STI) process or the metal damascene process may simultaneously polish two or more films. That is, the polishing layer is polished and the planarization progress is stopped by using a polishing stop layer. When all of the films to be polished are polished and the polishing finish layer is reached, two or more films are polished simultaneously. For example, in the STI process, the insulating oxide buried surface and the silicon nitride film, which is the polishing termination layer, are simultaneously polished. In the metal damascene process, the metal and barrier material layers are simultaneously polished.
서로 다른 두가지 이상의 물질막을 동시에 연마하는 경우 막질에 따라 서로 다른 연마속도를 가지며 이는 선택비로써 나타난다. 연마 종료층에서 연마가 정상적으로 종료되기 위하여는 연마층에 대한 연마 종료층의 선택비(연마층 연마 속도/연마 종료층 연마속도)가 높아야 하며 이상적으로는 무한대이어야 한다.When two or more different material films are polished at the same time, they have different polishing rates depending on the film quality, which is represented by a selectivity ratio. In order to finish the polishing normally in the polishing finish layer, the selection ratio of the polishing finish layer (polishing layer polishing rate / polishing finish layer polishing rate) to the polishing layer should be high and ideally infinite.
슬러리내에 포함되어 있는 연마제는 CMP할 막질에 미세 스크래치(micro- scratch)를 발생시켜 기계적으로 막질을 제거하는 용도로 사용되고 있다. 종래의 CMP 슬러리에 사용되어지는 연마제는 연마 종료층에 도달한 경우에도 슬러리내에 지속적으로 존재하면서 막질을 제거하게 된다. 즉, 연마제가 연마 종료층에 대하여서도 일정정도의 연마비를 가지게 됨으로써 연마 종료층에 대하여 낮은 연마 선택비를 가지게 되는 것이다. 따라서 연마층을 모두 연마하고 연마 종료층에 도달한 경우에도 연마가 종료되지 않으며 과연마된다.(over CMP)The abrasive contained in the slurry is used for mechanically removing the film by generating micro scratches on the film to be CMP. Abrasives used in conventional CMP slurries continue to exist in the slurry to remove film quality even when the polishing finish layer is reached. In other words, the abrasive has a certain polishing ratio even with respect to the polishing finish layer, thereby having a low polishing selectivity with respect to the polishing finish layer. Therefore, even when all the polishing layers are polished and the polishing finish layer is reached, the polishing is not finished but is overpolishing (over CMP).
도 2는 종래의 화학적 기계적 연마방법에 의한 평탄화시 발생하는 디싱현상을 나타내는 단면도이다. 도 2를 참조하면, 슬러리(22)가 회전하는 연마포(24)상으로 공급된다. 상기 슬러리(22)내에 함유되어 있는 연마제(23)에 의해 연마 종료층(21) 상부에 형성되어 있던 연마층(20)이 모두 연마된후 연마 종료층(21)과 상기 연마 종료층(21) 내부로 매립된 연마층(20)이 연마된다. 이때 연마제(23)가 연마 종료층(21)에 대하여도 일정정도의 연마비를 가지게 됨으로써 상기 연마 종료층(21)에서 연마가 정상적으로 종료되지 않게 된다. 그 결과로 상기 연마 종료층 내부로 매립된 연마층(20) 이 연마 종료층보다 과도하게 연마되는 디싱현상이 발생된다. 이러한 디싱현상은 심한 경우에는 반도체 소자의 구동불량 까지도 유발시킨다. 이에 대한 대안으로써 연마층 연마단계와 연마 종료층 연마단계에 따라 각각의 단계에 알맞은 선택비를 가지는 슬러리를 적용하고 있으나 이는 슬러리를 교체하는 공정이 추가됨에 따른 번거로움이 있다.2 is a cross-sectional view illustrating a dishing phenomenon generated during planarization by a conventional chemical mechanical polishing method. Referring to FIG. 2, slurry 22 is supplied onto a rotating polishing cloth 24. After the polishing layer 20 formed on the polishing termination layer 21 is polished by the abrasive 23 contained in the slurry 22, the polishing termination layer 21 and the polishing termination layer 21 are polished. The polishing layer 20 embedded therein is polished. At this time, the abrasive 23 has a certain polishing ratio with respect to the polishing finish layer 21, so that polishing is not normally completed in the polishing finish layer 21. As a result, dishing phenomenon occurs in which the polishing layer 20 embedded in the polishing termination layer is excessively polished than the polishing termination layer. This dishing phenomenon may even cause a driving failure of a semiconductor device in severe cases. As an alternative to this, a slurry having a suitable ratio for each step is applied according to the polishing layer polishing step and the polishing finish layer polishing step, which is cumbersome as the process of replacing the slurry is added.
본 발명이 이루고자 하는 기술적 과제는 슬러리내에 함유되어 있는 연마제의 경도를 이용하여 상기 슬러리가 종료층에 대해 높은 선택비를 갖도록 함으로써 과연마로 인한 상기 문제점을 억제 할 수 있는 슬러리 및 이를 사용하는 CMP 방법을 제공하는데 있다.The technical problem to be achieved by the present invention is to use a hardness of the abrasive contained in the slurry to make the slurry having a high selectivity with respect to the termination layer by the slurry that can suppress the problems caused by over-polishing and CMP method using the same To provide.
도 1은 일반적인 화학적 기계적 연마장치의 개략적인 단면도이다.1 is a schematic cross-sectional view of a general chemical mechanical polishing apparatus.
도 2는 종래의 화학적 기계적 연마방법에 의한 평탄화시 발생하는 디싱현상을 나타내는 단면도이다.2 is a cross-sectional view illustrating a dishing phenomenon generated during planarization by a conventional chemical mechanical polishing method.
도 3a는 본 발명에 따른 화학적 기계적 연마방법을 설명하기 위한 단면도이다.3A is a cross-sectional view for explaining a chemical mechanical polishing method according to the present invention.
도 3b는 본 발명에 따른 화학적 기계적 연마방법을 사용하여 평탄화된 반도체 기판을 보여주는 단면도이다.3B is a cross-sectional view showing a semiconductor substrate planarized using the chemical mechanical polishing method according to the present invention.
*도면의 주요부분에 대한 설명** Description of the main parts of the drawings *
10 : 연마정반 11 : 웨이퍼캐리어10: polishing table 11: wafer carrier
12,24,34 : 연마포 13 : 슬러리 공급라인12,24,34: abrasive cloth 13: slurry supply line
20,30 : 연마층 21,31 : 연마 종료층20,30: polishing layer 21,31: polishing finish layer
22,.32 : 슬러리 23,33 : 연마제22, .32 slurry 23,33 abrasive
상기 기술적 과제들을 이루기 위하여, 본 발명은 적절한 경도를 갖는 연마제를 함유한 슬러리 및 이를 이용한 CMP방법을 제공한다.In order to achieve the above technical problem, the present invention provides a slurry containing an abrasive having a suitable hardness and a CMP method using the same.
상기 슬러리는 연마층 보다 높은 경도를 갖고 연마 종료층보다 낮은 경도를 갖는 연마제를 함유한다. 상기 CMP방법은 반도체기판 상에 연마 종료층 및 연마층을 차례로 형성하는 것을 포함한다. 상기 연마층은 상기 연마 종료층이 노출될 때까지 상기 연마제를 함유하는 상기 슬러리를 사용하여 평탄화된다.The slurry contains an abrasive having a higher hardness than the polishing layer and a lower hardness than the polishing finish layer. The CMP method includes sequentially forming a polishing termination layer and a polishing layer on a semiconductor substrate. The polishing layer is planarized using the slurry containing the abrasive until the polishing finish layer is exposed.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예에 따른 화학적 기계적 연마방법을 상세히 설명하기로 한다.Hereinafter, a chemical mechanical polishing method according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3a는 본 발명의 일 실시예에 따른 화학적 기계적 연마방법을 설명하기 위한 단면도이다.3A is a cross-sectional view for describing a chemical mechanical polishing method according to an embodiment of the present invention.
도 3a를 참조하면, 표면 요철을 갖는 반도체 기판의 전면 상에 콘포말한 연마종료층(31) 및 상기 연마 종료층(31) 상에 연마층(30)을 차례로 형성한다. 상기 연마층(30)을 갖는 반도체기판을 연마 캐리어(도시하지 않음)의 하부면에 홀딩시키고 상기 반도체기판이 홀딩된 상기 연마 캐리어를 연마포(34)상에 위치시킨다. 상기 반도체기판은 상기 연마층(30)이 상기 연마포(34)를 향하도록 홀딩된다. 또한, 상기 연마포(34)상에 연마제(33)를 함유하는 슬러리(32)를 공급한다. 상기 연마제(33)는 상기 연마 종료층(31)보다 낮은 경도를 갖고 상기 연마층(30)보다 높은 경도를 갖는다. 이어서, 상기 연마 캐리어 및 상기 연마포(34)를 회전시키면서 상기 연마캐리어를 하강시킨다. 그 결과, 상기 회전하는 연마층(30)은 상기 회전하는 연마포(34)와 접촉한다. 이에 더하여, 상기 연마층(30)은 상기 슬러리(32)와 화학적으로 반응한다. 결과적으로, 상기 연마층(30)은 화학적 그리고 기계적으로 연마되어 상기 연마 종료층(31)의 소정영역을 노출시킨다.Referring to FIG. 3A, the polishing finish layer 31 conformally formed on the entire surface of the semiconductor substrate having surface irregularities and the polishing layer 30 are sequentially formed on the polishing finish layer 31. A semiconductor substrate having the polishing layer 30 is held on a lower surface of a polishing carrier (not shown), and the polishing carrier on which the semiconductor substrate is held is placed on the polishing cloth 34. The semiconductor substrate is held so that the polishing layer 30 faces the polishing cloth 34. Further, the slurry 32 containing the abrasive 33 is supplied onto the polishing cloth 34. The abrasive 33 has a lower hardness than the polishing finish layer 31 and a higher hardness than the polishing layer 30. Subsequently, the polishing carrier is lowered while rotating the polishing carrier and the polishing cloth 34. As a result, the rotating polishing layer 30 is in contact with the rotating polishing cloth 34. In addition, the polishing layer 30 chemically reacts with the slurry 32. As a result, the polishing layer 30 is chemically and mechanically polished to expose a predetermined region of the polishing finish layer 31.
상기 연마 종료층(31)이 노출되면, 상기 연마제(33)는 상기 연마 종료층(31)과 접촉하고 상기 연마제(33)의 크기가 급격히 감소한다. 이는 상술한 바와 같이 상기 연마제(33)의 경도가 상기 연마 종료층(31)의 경도에 비하여 낮기 때문이다.결과적으로, 상기 연마층(30)의 연마율이 현저히 감소하여 상기 반도체기판 상에 잔존하는 연마층(30)의 과도한 연마를 방지한다.When the polishing finish layer 31 is exposed, the abrasive 33 is in contact with the polishing finish layer 31 and the size of the abrasive 33 is drastically reduced. This is because the hardness of the abrasive 33 is lower than the hardness of the polishing finish layer 31 as described above. As a result, the polishing rate of the polishing layer 30 is significantly reduced to remain on the semiconductor substrate. Excessive polishing of the polishing layer 30 is prevented.
도 3b는 도 3a에서 설명된 연마방법에 의해 평탄화된 반도체기판을 도시한 단면도이다.FIG. 3B is a cross-sectional view showing a semiconductor substrate planarized by the polishing method described in FIG. 3A.
도 3b를 참조하면, 상기 연마 종료층(31)에 의해 둘러싸여진 영역에 잔존하는 상기 연마층(30)의 표면은 상기 노출된 연마 종료층(31)의 표면과 동일한 레벨에 위치함을 알 수 있다. 다시 말해서, 본 실시예에 따르면, 디싱 현상을 현저히 억제시킬 수 있다.Referring to FIG. 3B, it can be seen that the surface of the polishing layer 30 remaining in the region surrounded by the polishing finish layer 31 is located at the same level as the surface of the exposed polishing finish layer 31. have. In other words, according to the present embodiment, the dishing phenomenon can be significantly suppressed.
상기 연마층(30)이 구리막이고 상기 연마 종료층(31)이 타이타늄 질화막인 경우에, 상기 연마제(33)로서 Cr3C2를 사용하는 것이 바람직하다. 구체적으로, 상기 구리막은 약 200kg/mm2의 경도를 갖고, 상기 타이타늄 질화막은 약 2000kg/mm2의 경도를 갖는다. 또한, 상기 Cr3C2는 1300kg/mm2의 경도를 갖는다. 따라서, 상기 Cr3C2를 함유하는 슬러리를 사용하여 상기 구리막을 화학적 기계적으로 연마하는 경우에, 디싱 현상을 현저히 억제시킬 수 있다. Cr3C2는 본 발명에 따른 화학적 기계적 연마방법에 사용되는 연마제의 일 예에 지나지 않는다. 즉, 본 발명에 사용되는 연마제는 구리막보다 높은 경도를 갖고 타이타늄 질화막보다 낮은 경도를 갖는 어떠한 물질도 가능하다. 예를 들면, 탄화텅스텐(WC) 역시 상기 구리막을 평탄화시키기 위한 슬러리의 연마제로 사용할 수 있다.When the polishing layer 30 is a copper film and the polishing finish layer 31 is a titanium nitride film, it is preferable to use Cr 3 C 2 as the polishing agent 33. Specifically, the copper film has a hardness of about 200 kg / mm 2 , and the titanium nitride film has a hardness of about 2000 kg / mm 2 . In addition, the Cr 3 C 2 has a hardness of 1300kg / mm 2 . Therefore, when the copper film is chemically and mechanically polished using the slurry containing Cr 3 C 2 , dishing phenomenon can be significantly suppressed. Cr 3 C 2 is only one example of an abrasive used in the chemical mechanical polishing method according to the present invention. That is, the abrasive used in the present invention may be any material having a higher hardness than the copper film and a lower hardness than the titanium nitride film. For example, tungsten carbide (WC) may also be used as an abrasive of the slurry for planarizing the copper film.
한편, 종래의 화학기계적 연마공정에 있어서, 상기 구리막을 평탄화시키는 공정에 알루미나(Al2O3)가 연마제로서 널리 사용되어 왔다. 그러나, 상기 알루미나는 약 3000kg/mm2의 경도를 갖는다. 따라서, 상기 타이타늄 질화막은 상기 알루미나를 함유하는 슬러리에 대하여 연마 종료층의 역할을 하지 못한다.On the other hand, in the conventional chemical mechanical polishing process, alumina (Al 2 O 3 ) has been widely used as an abrasive in the process of planarizing the copper film. However, the alumina has a hardness of about 3000 kg / mm 2 . Therefore, the titanium nitride film does not serve as a polishing termination layer for the slurry containing the alumina.
상술한 바와 같이 본 발명에 따르면, 슬러리의 교체 없이 CMP를 수행할 수 있게 된다. 또 종료층에 대한 높은 선택비를 구현함으로써 연마 종료층의 두께감소를 방지하고 연마층의 과도한 디싱현상을 억제할 수 있는 CMP가 가능해진다.As described above, according to the present invention, it is possible to perform CMP without replacing the slurry. In addition, by implementing a high selectivity for the finish layer, CMP can be prevented from reducing the thickness of the finish layer and suppressing excessive dishing of the polishing layer.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030052517A KR20050014074A (en) | 2003-07-30 | 2003-07-30 | slurry for chemical mechanical polishing and polishing method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030052517A KR20050014074A (en) | 2003-07-30 | 2003-07-30 | slurry for chemical mechanical polishing and polishing method using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050014074A true KR20050014074A (en) | 2005-02-07 |
Family
ID=37225254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030052517A KR20050014074A (en) | 2003-07-30 | 2003-07-30 | slurry for chemical mechanical polishing and polishing method using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050014074A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170030663A (en) | 2015-08-26 | 2017-03-20 | 주식회사 리텍 | Apparatus mixing a plurality of wavelength bands in exposure optical system based on dmd using led |
-
2003
- 2003-07-30 KR KR1020030052517A patent/KR20050014074A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170030663A (en) | 2015-08-26 | 2017-03-20 | 주식회사 리텍 | Apparatus mixing a plurality of wavelength bands in exposure optical system based on dmd using led |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6435942B1 (en) | Chemical mechanical polishing processes and components | |
| US6423640B1 (en) | Headless CMP process for oxide planarization | |
| US6960521B2 (en) | Method and apparatus for polishing metal and dielectric substrates | |
| US7104869B2 (en) | Barrier removal at low polish pressure | |
| US6593240B1 (en) | Two step chemical mechanical polishing process | |
| US6811470B2 (en) | Methods and compositions for chemical mechanical polishing shallow trench isolation substrates | |
| US7201636B2 (en) | Chemical mechanical polishing a substrate having a filler layer and a stop layer | |
| US7063597B2 (en) | Polishing processes for shallow trench isolation substrates | |
| US20060057945A1 (en) | Chemical mechanical polishing process | |
| JP2000301454A5 (en) | ||
| US20060166487A1 (en) | Method and apparatus for chemical mechanical polishing of semiconductor substrates | |
| KR20010052820A (en) | A technique for chemical mechanical polishing silicon | |
| US20010000497A1 (en) | Method and apparatus for removing a material layer from a substrate | |
| US20070082833A1 (en) | Low cost and low dishing slurry for polysilicon cmp | |
| US8759218B2 (en) | Chemical mechanical polishing process | |
| US6734103B2 (en) | Method of polishing a semiconductor device | |
| WO2008022277A2 (en) | Selective chemistry for fixed abrasive cmp | |
| US7125321B2 (en) | Multi-platen multi-slurry chemical mechanical polishing process | |
| US6248002B1 (en) | Obtaining the better defect performance of the fuse CMP process by adding slurry polish on more soft pad after slurry polish | |
| KR20050014074A (en) | slurry for chemical mechanical polishing and polishing method using the same | |
| US20080242198A1 (en) | Multi-step planarizing and polishing method | |
| JP2005347455A (en) | Method and apparatus for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |