KR20050009580A - Transient cross-talk preventing method of big matrix display - Google Patents
Transient cross-talk preventing method of big matrix display Download PDFInfo
- Publication number
- KR20050009580A KR20050009580A KR1020030049338A KR20030049338A KR20050009580A KR 20050009580 A KR20050009580 A KR 20050009580A KR 1020030049338 A KR1020030049338 A KR 1020030049338A KR 20030049338 A KR20030049338 A KR 20030049338A KR 20050009580 A KR20050009580 A KR 20050009580A
- Authority
- KR
- South Korea
- Prior art keywords
- scan
- data
- pulse
- supplied
- pulses
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Abstract
Description
본 발명은 커패시터 성분이 큰 매트릭스 디스플레이의 구동시 데이터와 스캔간의 크로스토크를 방지하기 위해 스캔 전극 또는 데이터 전극에 복수개의 톱니파 리셋펄스를 가해 데이터전극의 전류가 스캔전극 쪽으로 흐르는 것을 방지하도록 해서 전극간 혹은 셀간의 크로스 토크를 방지하는 방법에 관한 것이다.The present invention applies a plurality of sawtooth reset pulses to a scan electrode or a data electrode to prevent crosstalk between data and scan when driving a matrix display having a large capacitor component to prevent current from flowing in the data electrode toward the scan electrode. Or a method for preventing cross talk between cells.
일반적인 매트릭스 구조에서는 셀에 충전된 전하를 제거하여야만 동일한 구동조건을 가지고 디스플레이를 구동할 수 있다. 이는 단순 매트릭스형 디스플레이에서는 피할 수 없는 상황이다. 따라서 대부분 구동에서는 셀에 가해지는 누설 전류를 제거하기 위한 리셋펄스가 가해진다.In the general matrix structure, the display can be driven with the same driving conditions only when the charge charged in the cell is removed. This is inevitable in simple matrix displays. Therefore, in most driving, a reset pulse is applied to remove the leakage current applied to the cell.
매트릭스형 디스플레이에서는 커패시턴스 성분이 매우 크고 다이오드 성질을 가지기 때문에 기본적으로 셀에 일반적인 리셋펄스를 가하기 보다는 스캔펄스 이전에 셀에 영향을 주지 않는 정도의 에너지를 가지는 톱니파의 리셋펄스를 스캔펄스 직전에 가해서 방전시킨다. 그럼으로써 데이터 전극의 파형과 스캔펄스의 위상 차이로 인해 역 바이어스가 생기더라도 역 전류가 흐르지 않게 된다.In the matrix type display, since the capacitance component is very large and has diode characteristics, it is basically discharged by applying a reset pulse of a sawtooth wave immediately before the scan pulse, which has an energy that does not affect the cell before the scan pulse, rather than applying a normal reset pulse to the cell. Let's do it. As a result, the reverse current does not flow even if a reverse bias occurs due to the phase difference between the waveform of the data electrode and the scan pulse.
셀에 가해진 이전의 전압과 현재 가해지는 전압에 따라 셀에 전체적으로 가해지는 전압은 달라진다. 이것에 의해서 셀이 받는 손상은 클 수도 혹은 작을 수도 있다. 이런 현상은 매트릭스에서는 피할 수 없는 상황이지만 이것을 적절한 에너지로 제어하면 셀에 손상을 주지 않고 셀에 흐르는 역전류를 막을 수 있고 결국 이것이 크로스 토크를 방지하게 된다.The voltage applied to the cell as a whole depends on the previous and current voltages applied to the cell. The damage to a cell by this can be either large or small. This is inevitable in the matrix, but controlling it with the right energy can prevent reverse currents flowing into the cell without damaging the cell, which in turn prevents crosstalk.
최근, 음극선관의 단점인 무게와 부피를 줄일 수 있는 각종 평면 표시장치들이 개발되고 있다. 이러한 평면 표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 표시장치(Plasma Display Panel : PDP) 및 일렉트로루미니센스(Electro-Luminescence : EL) 등이 있다. 이와 같은 평면표시장치에서는 표시품질을 개선하기 위하여 평면표시장치의 휘도, 콘트라스트 및 색순도를 높이기 위한 연구개발이 활발히 진행되고 있다.Recently, various flat display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes, have been developed. Such flat panel displays include Liquid Crystal Display (LCD), Field Emission Display (FED), Plasma Display Panel (PDP) and Electro-Luminescence (EL). Etc. In such flat display devices, research and development are being actively conducted to increase the brightness, contrast, and color purity of flat display devices in order to improve display quality.
이중 FED는 전계방출 어레이로부터 방출된 전자를 형광체에 충돌시켜 발생하는 빛을 이용하여 화상을 표시한다. 이 FED에는 팁형(FE형), 평면형(MIM 또는 MIS형) 또는 표면전도형(SCE형) 등이 있다.The double FED displays an image using light generated by colliding electrons emitted from the field emission array with the phosphor. The FED may be a tip type (FE type), a flat type (MIM or MIS type), or a surface conduction type (SCE type).
FED형의 전계방출 표시장치에서는 게이트 전극에 전압을 걸어 전자방출 부분에 전계를 인가함으로써 실리콘이나 몰리브덴으로 제작된 콘 형태의 돌기부분으로부터 전자를 방출시킨다. MIM형 또는 MIS형 전계방출 표시장치에서는 금속, 절연체층, 반도체층 등을 포함하는 적층 구조를 형성하며, 금속층 측으로부터 터널 효과를 이용하여 전자를 절연체층에 주입·통과시켜 전자방출부로부터 외부로 인출한다. 또한, SCE형 전계방형 표시장치에서는 기판상에 형성된 박막의 면내방향으로 전류를 흐르게 하여, 미리 형성된 전자방출부(일반적으로는 박막의 통전 영역 내에 존재하는 미세한 균열부분)로부터 전자를 방출시킨다.In the FED type field emission display device, a voltage is applied to a gate electrode to apply an electric field to an electron emission portion to emit electrons from a cone-shaped protrusion made of silicon or molybdenum. In the MIM type or MIS type field emission display device, a stacked structure including a metal, an insulator layer, a semiconductor layer, and the like is formed, and electrons are injected into and passed through the insulator layer from the metal layer side by using a tunnel effect. Withdraw. In addition, in the SCE type field display device, current flows in the in-plane direction of a thin film formed on a substrate, thereby emitting electrons from a pre-formed electron emitting portion (generally, a minute crack portion present in the conduction region of the thin film).
이중에서도 평면형 FED는 금속, 절연층 및 반도체층이 적층된 구조를 가지며, 터널효과를 이용하여 전자를 방출한다. 이러한 평면형 FED는 팁형 FED보다 낮은 수 V에서 10V 정도의 저전압으로 구동할 수 있고, 또한 전자가 직진성으로 방출되어 방출효율이 높다는 이점을 갖는다. 따라서, 최근에는 평면형 FED에 대한 연구가 활발히 진행되고 있다.Among them, the planar FED has a structure in which a metal, an insulating layer, and a semiconductor layer are stacked, and emits electrons using a tunnel effect. The planar FED can be driven at a lower voltage of about 10V to about 10V lower than the tip type FED, and also has an advantage that the electrons are emitted in a straight line and the emission efficiency is high. Therefore, research on planar FED has been actively conducted in recent years.
도 1은 종래 기술의 일 실시예에 따른 일반적인 평면형 전계방출 표시장치의 화소셀을 나타내는 단면도이다.1 is a cross-sectional view illustrating a pixel cell of a general planar field emission display device according to an exemplary embodiment of the prior art.
상기 실시예에서 평면형 전계방출 표시장치의 화소셀은 애노드전극(104)과 형광체(106)가 적층된 상부기판(100), 하부기판(102) 및 상기 하부기판(102) 상에 형성된 전계방출 어레이(108)를 포함한다.In the above embodiment, the pixel cell of the planar field emission display device includes an upper substrate 100, a lower substrate 102, and a field emission array formed on the lower substrate 102 on which the anode electrode 104 and the phosphor 106 are stacked. 108.
도 1을 참조하면, 전계방출 어레이(108)는 하부기판(102) 상에 형성되는 스캔전극(114), 스캔전극(114) 상에 형성되는 절연체층(112) 및 절연체층(112) 상에 형성되는 데이터전극(110)을 구비한다. 스캔전극(114)은 도시되지 않은 스캔 구동부로부터 스캔펄스를 공급받는다. 데이터전극(110)은 도시되지 않은 데이터 구동부로부터 데이터펄스를 공급받는다. 절연체층(112)은 스캔전극(114)과 데이터전극(110)을 절연시킨다.Referring to FIG. 1, the field emission array 108 is formed on the scan electrode 114 formed on the lower substrate 102, the insulator layer 112 formed on the scan electrode 114, and the insulator layer 112. The data electrode 110 is formed. The scan electrode 114 receives a scan pulse from a scan driver not shown. The data electrode 110 receives a data pulse from a data driver not shown. The insulator layer 112 insulates the scan electrode 114 and the data electrode 110.
화상을 표시하기 위하여, 상부기판(100) 상의 애노드전극(104)에는 정극성(+)의 전압이 인가된다. 그리고, 하부기판(102) 상의 스캔전극(114)에는 부극성(-)의 스캔펄스가 인가되고, 데이터전극(110)에는 정극성(+)의 데이터펄스가 인가된다. 이와 같이 하면, 스캔전극(114)의 일부 전자가 절연체층(14)을 터널링(tunneling)하여 형광체(106)쪽으로 가속된다. 이와 같이 가속된 전자는 적색(R), 녹색(G) 및 청색(B)의 형광체(106)와 충돌하여 형광체(106)를 여기시킨다. 이 때, 형광체(106)에 따라 적색(R), 녹색(G) 및 청색(B) 중 어느 한색의 가시광이 발생되어 화상을 표시한다.In order to display an image, a positive voltage is applied to the anode electrode 104 on the upper substrate 100. In addition, a scan pulse of negative polarity (−) is applied to the scan electrode 114 on the lower substrate 102, and a data pulse of positive polarity (+) is applied to the data electrode 110. In this way, some electrons of the scan electrode 114 are tunneled to the insulator layer 14 and accelerated toward the phosphor 106. The electrons thus accelerated collide with the phosphor 106 of red (R), green (G), and blue (B) to excite the phosphor 106. At this time, visible light of any one of red (R), green (G), and blue (B) is generated in accordance with the phosphor 106 to display an image.
통상, 이와 같은 평면형 FED 셀 들은 데이터라인과 스캔라인의 교차부에 위치한다. 그리고, 이 평면형 FED 셀을 구동하기 위한 구동부는 데이터라인들에 데이터펄스를 공급하기 위한 데이터 구동부와, 스캔라인들에 스캔펄스를 공급하기 위한 스캔 구동부로 구성된다.Typically, such planar FED cells are located at the intersection of the data line and the scan line. The driving unit for driving the planar FED cell includes a data driver for supplying data pulses to the data lines, and a scan driver for supplying scan pulses to the scan lines.
도 2는 도 1에 도시된 전계 방출 표시장치에 공급되는 구동파형을 나타내는 파형도이다.FIG. 2 is a waveform diagram illustrating a driving waveform supplied to the field emission display shown in FIG. 1.
도 2를 참조하면, 종래의 FED의 스캔전극들(S)에는 부극성의 스캔펄스(SP)가 순차적으로 공급되고 데이터전극들(D)에는 부극성의 스캔펄스(SP)에 동기되는 정극성의 데이터펄스(DP)가 공급된다. 스캔펄스(SP) 및 데이터펄스(DP)가 공급된 화소셀에서는 스캔펄스(SP) 및 데이터펄스(DP)의 전압 차에 의해 전자가 방출된다.2, negative scan pulses SP are sequentially supplied to scan electrodes S of a conventional FED, and positive polarities are synchronized to negative scan pulses SP to data electrodes D. FIG. The data pulse DP is supplied. In the pixel cells supplied with the scan pulse SP and the data pulse DP, electrons are emitted by the voltage difference between the scan pulse SP and the data pulse DP.
예를 들어, 도 3과 같이 제1 스캔전극(S1)에 -5V의 스캔펄스(SP)가 인가되고, 데이터전극(D)에 5V의 데이터펄스(DP)가 인가되면 제1 스캔전극(S1)에 형성되어 있는 제1 화소셀들(P1)에서 10V의 전압차가 발생된다. 따라서, 데이터펄스(DP)가 공급된 제 1 화소셀들(P1)에서 전자가 방출된다.For example, as shown in FIG. 3, when -5V scan pulse SP is applied to the first scan electrode S1 and 5V data pulse DP is applied to the data electrode D, the first scan electrode S1 is applied. ), A voltage difference of 10V is generated in the first pixel cells P1 formed in FIG. Therefore, electrons are emitted from the first pixel cells P1 supplied with the data pulse DP.
이때, 데이터펄스(DP)의 폭 및/또는 진폭은 계조에 따라 상이하게 설정된다. 예를 들어, 높은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 넓거나 높게 설정되고, 낮은 계조를 표현할 때 데이터펄스(DP)의 폭 및/또는 진폭은 좁거나 낮게 설정된다.At this time, the width and / or amplitude of the data pulse DP is set differently according to the gradation. For example, the width and / or amplitude of the data pulse DP is set to be wide or high when expressing a high gray level, and the width and / or amplitude of the data pulse DP is set to be narrow or low when expressing a low gray level.
한편, 제2 내지 제m 스캔전극(S2 내지 Sm)에 형성되어 있는 제2 내지 제m 화소셀들(P2 내지 Pm)에서는 5V, 즉 데이터펄스(DP)만이 인가되기 때문에 전자가 방출되지 않는다.Meanwhile, electrons are not emitted because only 5V, that is, data pulses DP, is applied to the second to mth pixel cells P2 to Pm formed on the second to mth scan electrodes S2 to Sm.
이후, 이와 같은 과정을 반복하여 제m 스캔전극(Sm)까지 순차적으로 스캔펄스(SP) 및 데이터펄스(DP)를 인가하여 제1 내지 제m 화소셀(P1 내지 Pm)을 구동하여 화상을 표시한다. 화상이 표시된 후 제1 내지 제m 스캔전극(S1 내지 Sm)에는 정극성의 리셋펄스(RP)가 인가된다. 제1 내지 제m 스캔전극(S1 내지 Sm)에 리셋펄스(RP)가 인가되면 제1 내지 제m 화소셀(P1 내지 Pm)에 충전된 전하들이 제거된다.Thereafter, the above process is repeated to sequentially apply the scan pulse SP and the data pulse DP to the m th scan electrode Sm to drive the first to m th pixel cells P1 to Pm to display an image. do. After the image is displayed, a positive reset pulse RP is applied to the first to m th scan electrodes S1 to Sm. When the reset pulse RP is applied to the first to mth scan electrodes S1 to Sm, the charges charged in the first to mth pixel cells P1 to Pm are removed.
하지만, 이와 같은 종래의 FED에서는 제 1 스캔전극이 구동될 때 제2 내지 제m 스캔전극에도 데이터펄스가 인가된다. 데이터펄스를 공급받은 제2 내지 제m 스캔전극에는 소정의 전압이 인가되고, 이 소정의 전압에 의해 화소셀들의 커패시턴스 값은 커진다. 한편, 이와 같은 현상은 제2 내지 제m 스캔전극에 형성된 화소셀들이 구동될 때에도 동일하게 발생된다.However, in the conventional FED, the data pulse is also applied to the second to m th scan electrodes when the first scan electrodes are driven. A predetermined voltage is applied to the second to m-th scan electrodes supplied with the data pulses, and the capacitance of the pixel cells is increased by the predetermined voltage. On the other hand, the same phenomenon occurs when the pixel cells formed on the second to m th scan electrodes are driven.
다시 말하여, 종래의 FED에서는 하나의 스캔전극이 구동될 때 모든 스캔전극에 데이터펄스가 인가되기 때문에 화소셀들의 균일성(Uniformity)이 상이하게 된다. 이와 같이, 화소셀들이 균일하지 못한 상태에서 동작하게 되면 FED의 화질이 저하된다. 또한, 동작하지 않은 화소셀들에 충전된 커패시턴스 값에 의해 구동속도가 저하됨과 아울러 효율이 저하된다.In other words, in the conventional FED, uniformity of pixel cells is different because data pulses are applied to all scan electrodes when one scan electrode is driven. As such, when the pixel cells operate in a non-uniform state, the image quality of the FED is degraded. In addition, the driving speed is lowered and the efficiency is lowered by the capacitance value charged in the non-operated pixel cells.
이와 같이, 하나의 리셋펄스가 인가되면 화소셀들에 충전된 전하들이 모두 제거되지 못한다. 즉, 종래의 FED에서는 하나의 리셋펄스가 인가되기 때문에 셀의 균일성이 저하된다.As such, when one reset pulse is applied, all of the charges charged in the pixel cells are not removed. That is, in the conventional FED, since one reset pulse is applied, the uniformity of the cell is lowered.
MIM(metal Insulator metal)은 구조상으로 박막으로 형성된 전극 구조로서저항성분과 커패시터 성분이 매우 크기 때문에 리셋펄스(reset pulse)의 역할이 매우 중요하다. 화면이 점차 대화면으로 갈 경우 패널의 커패시턴스가 커지게 되고 이는 셀에 충전하는 시간이 길어짐을 의미하며, 이로 인해 인접한 스캔라인간의 시간중복(겹침 현상)으로 인해 크로스토크가 발생하는 문제가 있다. 또한 큰 커패시터로 인해 한번 충전된 셀이 금방 방전이 되지 않아 인접 셀간 혹은 프레임간의 화면이 겹치는 현상이 야기되는 등의 화면 전체의 균질성(uniformity)에 문제가 있어 왔다.MIM (metal insulator metal) is an electrode structure formed of a thin film in the structure, the role of the reset pulse (reset pulse) is very important because the resistance component and the capacitor component is very large. If the screen gradually goes to a large screen, the capacitance of the panel becomes large, which means that the charging time of the cell becomes longer, which causes crosstalk due to time overlap (overlap) between adjacent scan lines. In addition, there has been a problem in the uniformity of the entire screen, such as the phenomenon that the cells once charged due to the large capacitors do not discharge quickly, causing screen overlap between adjacent cells or frames.
본 발명은 상기 종래기술이 지니는 문제를 해결하기 위해 안출된 것으로, 그 목적은 매트릭스형(type) 화면을 구동할 경우 생기게 되는 크로스토크 발생을 줄이기 위해 스캔전극에 스캔라인을 주사하기 전에 복수개의 톱니파 리셋펄스를 전체에 공급해서 데이터전극으로 누설 전류가 흐르지 못하도록 하거나 또한 데이터 전극에 스캔펄스와 동일한 음의 펄스를 가진 톱니파 리셋펄스를 가해 데이터전극으로 누설 전류가 흐르지 못하도록 하는 대화면 디스플레이의 크로스토크를 방지하는 방법을 제공함에 있다.The present invention has been made to solve the problems of the prior art, the object of which is a plurality of sawtooth waves before scanning the scan line on the scan electrode to reduce the crosstalk generated when driving the matrix type (type) screen Supply a reset pulse to the whole to prevent leakage current from flowing to the data electrode, or apply a sawtooth reset pulse with the same negative pulse as the scan pulse to prevent crosstalk of the large display. To provide a way to.
도 1은 종래 기술의 일 실시예에 따른 전계 방출 표시소자의 일반적인 셀 구조의 단면도이다.1 is a cross-sectional view of a general cell structure of a field emission display device according to an embodiment of the prior art.
도 2는 종래 기술의 일 실시예에 따른 도 1에 도시된 전계 방출 표시소자의 구동방법을 나타내는 파형도이다.FIG. 2 is a waveform diagram illustrating a method of driving the field emission display device illustrated in FIG. 1, according to an exemplary embodiment.
도 3은 종래 기술의 일 실시예에 따른 도 1에 도시된 전계 방출 표시소자의 화소셀의 배치를 나타내는 도면이다.3 is a diagram illustrating an arrangement of pixel cells of the field emission display device illustrated in FIG. 1, according to an exemplary embodiment.
도 4는 본 발명의 일 실시예에 따른 스캔구동 전체 블록도이다.4 is a block diagram illustrating a scan drive according to an embodiment of the present invention.
도 5는 본 발명의 일 실시예에 따른 스캔전극에 리셋펄스가 가해진 스캔구동 전체 파형도이다.5 is a scan waveform diagram of a scan driving in which a reset pulse is applied to a scan electrode according to an exemplary embodiment of the present invention.
도 6은 본 발명의 일 실시예에 따른 데이터 전극에 리셋펄스가 가해진 데이터구동 전체 파형도이다.FIG. 6 is a waveform diagram illustrating the entire data driving in which a reset pulse is applied to a data electrode according to an exemplary embodiment of the present invention.
도 7은 본 발명의 일 실시예에 따른 도 4의 스캔펄스를 발생시키는 스캔펄스 구동부의 상세 블록도이다.7 is a detailed block diagram of a scan pulse driver for generating the scan pulse of FIG. 4 according to an exemplary embodiment of the present invention.
도 8은 본 발명의 일 실시예에 따른 도 5의 데이터펄스를 발생시키는 데이터펄스 구동부의 상세 블록도이다.FIG. 8 is a detailed block diagram of a data pulse driver generating the data pulse of FIG. 5 according to an embodiment of the present invention.
<도면의 주요부호에 대한 설명><Description of Major Symbols in Drawing>
100 : 상부기판 102 : 하부기판100: upper substrate 102: lower substrate
104 : 애노드 전극 106 : 형광체104: anode electrode 106: phosphor
108 : 전계방출 어레이 110 : 데이터 전극108: field emission array 110: data electrode
112 : 절연층 114 : 스캔전극112: insulating layer 114: scan electrode
401 : 스캔펄스 구동부 402 : 타이밍 콘트롤러401: scan pulse driver 402: timing controller
403 : 제1 버퍼 404 : 포토 커플러403: First buffer 404: Photo coupler
405 : 제2 버퍼 406 : 드라이브 직접회로405: second buffer 406: drive integrated circuit
407 : 접지 501 : 데이터 펄스407: ground 501: data pulse
502 : 정극성 리셋펄스 503 : 스캔펄스502: positive reset pulse 503: scan pulse
602 : 부극성 리셋펄스602: negative reset pulse
701 : 톱니파형의 리셋펄스 발생부(스캔펄스 내)701: sawtooth waveform reset pulse generator (in scan pulse)
801 : 톱니파형의 리셋펄스 발생부(데이터펄스 내)801: sawtooth waveform reset pulse generator (in data pulse)
상기 목적을 달성하기 위하여 본 발명은 대화면 매트릭스 디스플레이의 크로스토크 방지방법으로서, 다수의 데이터전극에 데이터펄스가 공급되는 단계와, 다수의 스캔전극에 상기 데이터펄스와 동기 되어 순차적으로 스캔펄스가 공급되는 단계와, 상기 스캔펄스 및 상기 데이터펄스가 공급된 셀에 충전된 전하를 제거하기 위하여 상기 다수의 스캔전극에 다수의 톱니 파형의 정극성 리셋펄스가 공급되는 단계를 포함한다.In order to achieve the above object, the present invention provides a crosstalk prevention method for a large screen matrix display, the method comprising: supplying data pulses to a plurality of data electrodes, and sequentially scanning the scan pulses to the plurality of scan electrodes in synchronization with the data pulses; And supplying a plurality of sawtooth-shaped positive reset pulses to the plurality of scan electrodes to remove charges charged in the cells supplied with the scan pulses and the data pulses.
본 발명에서 스캔전극은 바람직하게는 상기 하나의 스캔전극에 스캔펄스가 공급된 후에 상기 다수의 스캔전극 각각에 하나의 정극성 톱니파형의 리셋펄스가 공급되는 것으로 한다.In the present invention, the scan electrodes are preferably supplied with one positive sawtooth waveform reset pulse to each of the plurality of scan electrodes after the scan pulses are supplied to the one scan electrode.
본 발명에서 톱니파형 리셋펄스는 바람직하게는 i(i는 0 이상의 정수)번째 스캔전극 및 i+1 번째 스캔전극에 공급되는 스캔펄스들의 사이에 공급되는 것으로 한다.In the present invention, the sawtooth-type reset pulse is preferably supplied between the scan pulses supplied to the i (i is an integer greater than or equal to 0) th scan electrode and the i + 1 th scan electrode.
본 발명에서 톱니파형 리셋펄스는 바람직하게는 i(i는 0 이상의 정수)번째 톱니파형 리셋펄스의 하강이 끝나는 위상과 i+1 번째 스캔펄스가 상승을 시작하는 위상이 동일하게 설정되는 것으로 한다.In the present invention, the sawtooth reset pulse is preferably set in the same phase as the phase at which the i (i is an integer greater than or equal to zero) the falling end of the sawtooth reset pulse and the phase at which the i + 1 th scan pulse starts rising.
본 발명에서 바람직하게는 상기 다수의 스캔전극에 다수의 톱니파형의 리셋펄스가 공급되는 단계 대신에 상기 다수의 데이터 전극에 다수의 톱니파형의 부극성 리셋펄스가 공급되는 단계를 포함한다.In the present invention, preferably, the plurality of sawtooth waveform negative reset pulses are supplied to the plurality of data electrodes instead of the plurality of sawtooth reset pulses supplied to the plurality of scan electrodes.
본 발명에서 바람직하게는 상기 다수의 데이터 전극에 데이터 펄스가 공급된 후에 상기 다수의 데이터전극 각각에 하나의 부극성 톱니파형의 리셋펄스가 공급되는 단계를 포함한다.In the present invention, after the data pulses are supplied to the plurality of data electrodes, a step of supplying one negative sawtooth waveform reset pulse to each of the plurality of data electrodes is provided.
본 발명에서 톱니파형 리셋펄스는 바람직하게는 i(i는 0 이상의 정수)번째데이터전극 및 i+1 번째 데이터전극에 공급되는 데이터펄스들 사이에 공급되는 것으로 한다.In the present invention, the sawtooth reset pulse is preferably supplied between the data pulses supplied to the i (i is an integer greater than or equal to 0) and the i + 1 th data electrode.
본 발명에서 톱니파형 리셋펄스는 바람직하게는 i 번째 톱니파형 리셋펄스의 하강이 끝나는 위상과 i+1 번째 데이터펄스가 상승을 시작하는 위상이 동일하게 설정되는 것으로 한다.In the present invention, the sawtooth reset pulse is preferably set in the same phase as the phase at which the i-th sawtooth reset pulse starts to fall and the i + 1th data pulse starts to rise.
이하 첨부한 도면을 참조로 하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 4는 본 발명의 일 실시예에 따른 스캔구동부의 전체 블록도이다.4 is an overall block diagram of a scan driver according to an embodiment of the present invention.
상기 실시예에서, 스캔구동부는 스캔펄스 구동부(401), 타이밍 콘트롤러(402), 제1 버퍼(403), 포토 커플러(404), 제2 버퍼(405), 드라이브 집적회로(406), 접지(407)를 포함한다.In the above embodiment, the scan driver includes a scan pulse driver 401, a timing controller 402, a first buffer 403, a photo coupler 404, a second buffer 405, a drive integrated circuit 406, and a ground ( 407).
점선으로 표시된 부분이 본 발명의 핵심 내용으로 구동직접소자(이하 '구동IC' 라 한다)(406)를 중심으로 구동 IC(406)의 Vdd 단자에는 입력되는 전압이 리셋펄스 전압과 0V가 공급될 수 있도록 스위치 소자를 이용해서 제어하고 또한 구동IC의 Vss 단자에는 입력되는 전압을 -Vd 와 0V가 가해지도록 스위치 소자를 이용해서 제어하고 있다. 구동IC(406)에 가해지는 전압(Vdd와 Vss사이에 가해지는 전압)이 일정한 레벨에 고정되어 있는 것이 아니라 양으로 혹은 음으로 가변될 수 있도록 하는 것이 가능하다.The part indicated by the dotted line is the core of the present invention. The input voltage is supplied to the Vdd terminal of the driving IC 406 around the driving direct element (hereinafter referred to as the driving IC) 406 so that the reset pulse voltage and 0V are supplied. The switch element is used to control the voltage, and the input voltage is controlled to the Vss terminal of the driver IC by using the switch element to apply -Vd and 0V. It is possible to allow the voltage applied to the driving IC 406 (the voltage applied between Vdd and Vss) not to be fixed at a constant level but to be positive or negative.
예를 들어, 도 5와 같은 파형을 만들기 위해서 타이밍 컨트롤러(402)는 구동 IC의 Vss 단자가 도 7과 같이 0V 또는 -Vd로 선택되어지도록 스위치를 작동하며, 스캔펄스는 -Vd 전압의 스위치 소자가 단락 되어지는 경우에 출력된다. 스캔이 아닌 시간은 접지단자에 스위치 Q3가 접지된다.For example, in order to produce a waveform as shown in FIG. 5, the timing controller 402 operates a switch such that the Vss terminal of the driving IC is selected as 0V or -Vd as shown in FIG. 7, and the scan pulse is a switch element of -Vd voltage. Outputs when is shorted. At non-scanning time, switch Q3 is grounded to the ground terminal.
점선을 제외한 나머지 부분은 종래기술의 구성과 동일하기 때문에 이에 대한 설명은 생략한다(공개번호 특2002-0087692 참조). 점선을 제외한 나머지 회로는 타이밍 컨트롤러(402)와 상기 타이밍 컨트롤러에서 출력되는 제어신호를 구동 IC(405)에 전달하기 위한 제1 버퍼(403), 포토커플러(404), 제2 버퍼(405)로 구성된다.Since the remaining portions except for the dotted line are the same as the configuration of the prior art, the description thereof is omitted (see Publication No. 2002-0087692). The remaining circuits excluding the dotted lines are provided to the first buffer 403, the photocoupler 404, and the second buffer 405 to transfer the control signal output from the timing controller 402 and the timing controller to the driving IC 405. It is composed.
도 5는 본 발명의 일 실시예에 따른 스캔구동부에서 발생하는 스캔펄스파의 전체 파형도이다.5 is an overall waveform diagram of a scan pulse wave generated in the scan driver according to an embodiment of the present invention.
상기 실시예에서 스캔펄스는 다수의 리셋펄스를 포함하고, 상기 리셋펄스는 데이터 펄스 상승부분에 겹친다.In this embodiment, the scan pulse includes a plurality of reset pulses, and the reset pulses overlap the data pulse rising portions.
도 7을 참조하면, 리셋펄스는 스캔펄스가 시작하기 바로 전에 정극성의 톱니파형의 형태로 스캔전극에 인가된다. 그 이유는 부극성의 스캔펄스에 의해 음전하가 스캔전극에 축적되므로 이를 정극성인 리셋펄스로 방전시키게 하기 위함이다.Referring to FIG. 7, the reset pulse is applied to the scan electrode in the form of a positive sawtooth wave just before the start of the scan pulse. The reason is that negative charge is accumulated in the scan electrode by the negative scan pulse, so that it is discharged by the positive reset pulse.
만약에 데이터펄스와 스캔펄스의 위상이 다를 경우 즉, 데이터펄스가 스캔펄스보다 앞서 있을 경우 셀에는 전하가 충전된다. 이것이 계속해서 진행되면 셀간에 누설전류가 흐르기 때문에 실제의 전압이 아닌 다른 전압이 가해지는 경우가 생긴다.If the phase of the data pulse and the scan pulse are different, that is, the data pulse is ahead of the scan pulse, the cell is charged with charge. If this continues, leakage current flows between cells, so that a voltage other than the actual voltage may be applied.
그러나, 상기 스캔펄스와 데이터펄스가 위상이 동일해지는 시간에 톱니파형의 리셋펄스를 스캔전극에 가함으로써 데이터 펄스가 상승하기 전에 이미 톱니파형의 리셋펄스가 상기 스캔전극에 가해진다. 이에 의해, 데이타 전극에 충전된 전하가 방전되고 다음 데이터펄스가 상기 데이터 전극에 입력되더라도 톱니파형의 리셋펄스에 의해 셀에 충전되는 전하가 존재할 수 없게 되어 데이터전극과 스캔전극간의 누설전류를 줄일 수 있다.However, by applying the sawtooth waveform reset pulse to the scan electrode at the time when the scan pulse and the data pulse are in phase, the sawtooth waveform reset pulse is already applied to the scan electrode before the data pulse rises. Accordingly, even when the charge charged in the data electrode is discharged and the next data pulse is input to the data electrode, the charge charged in the cell cannot exist due to the sawtooth waveform reset pulse, thereby reducing the leakage current between the data electrode and the scan electrode. have.
상기와 같이, 톱니파형의 리셋펄스를 스캔전극에 가하는 이유는 기존의 리셋펄스는 펄스폭과 전압에 따라 에너지가 달라지기 때문에 이 경우에도 많은 전류가 흐르고(소비전력증대) 또한, 리셋펄스가 데이터 전극에 역 바이어스가 가해질 경우 셀에 손상을 주기 때문이다.As described above, the reason why the reset pulse of the sawtooth waveform is applied to the scan electrode is that the current of the reset pulse is different depending on the pulse width and the voltage. This is because a reverse bias on the electrode damages the cell.
이러한 기능은 셀의 수명을 연장시킬 수 있는 수단이 되기 때문에 셀의 신뢰성, 수명에 매우 효과적이다.This function is very effective for the cell's reliability and lifespan because it is a means to extend the life of the cell.
도 6은 본 발명의 일 실시예에 따른 데이터 전극에 가해진 톱니파형 리셋펄스의 파형도이다.6 is a waveform diagram of a sawtooth waveform reset pulse applied to a data electrode according to an exemplary embodiment of the present invention.
상기 실시예에서, 데이터 펄스는 다수의 리셋펄스를 포함한다.In this embodiment, the data pulse comprises a plurality of reset pulses.
도 6을 참조하면, 스캔전극에는 기존의 스캔펄스가 가해지도록 하고 다만 데이터전극에서 발생하는 데이터펄스는 스캔펄스와 동기 되어 출력되지만 이것이 완료되면(혹은 이전에) 데이터 전극에 음의 톱니파 펄스를 가함으로써 셀을 리셋 시켜 누설전류를 줄일 수 있다. 음의 톱니파 펄스가 가해지는 이유는 정극성의 데이터 펄스에 의해 데이터 전극에 충전된 양전하가 부극성의 톱니파에 의해 방전되도록 하기 위함이다.Referring to FIG. 6, a conventional scan pulse is applied to the scan electrode, but the data pulse generated from the data electrode is output in synchronization with the scan pulse, but when this is completed (or before), a negative sawtooth pulse is applied to the data electrode. By resetting the cell, leakage current can be reduced. The reason why the negative sawtooth pulse is applied is to cause the positive charge charged in the data electrode by the positive data pulse to be discharged by the negative sawtooth wave.
도 7은 본 발명의 일 실시예에 따른 스캔펄스 구동부의 상세 블록도이다.7 is a detailed block diagram of a scan pulse driver according to an embodiment of the present invention.
상기 실시예에서, 스캔펄스 구동부는 리셋펄스 발생부(701), 스캔펄스 발생부, 푸쉬풀형 스위치, 출력단을 포함한다.In the above embodiment, the scan pulse driver includes a reset pulse generator 701, a scan pulse generator, a push-pull switch, and an output terminal.
도 7을 참조하면, 스캔펄스를 발생할 때에는 Q4가 단락 되고 Q3이 단락 또는 개방되면서 -Vd의 스캔펄스파형을 발생시키고, 리셋펄스는 Q3이 단락 되고 Q2가 단락 또는 개방되면서 Vr의 톱니파형의 리셋파형을 발생시킨다. 상기 Vr과 -Vd의 값은 레벨 쉬프트에 의해서 변경이 가능하고 상기 발생된 스캔펄스와 리셋펄스는 스캔출력단에서 출력된다.Referring to FIG. 7, when a scan pulse is generated, a scan pulse waveform of -Vd is generated while Q4 is shorted and Q3 is shorted or opened, and a reset pulse resets the sawtooth waveform of Vr with Q3 shorted and Q2 shorted or opened. Generate a waveform. The values of Vr and -Vd can be changed by level shift, and the generated scan pulse and reset pulse are output from the scan output terminal.
도 8은 본 발명의 일 실시예에 따른 데이터펄스 구동부의 상세 블록도이다.8 is a detailed block diagram of a data pulse driver according to an exemplary embodiment of the present invention.
상기 실시예에서, 톱니파형의 리셋펄스를 발생시키는 데이터 구동부는 데이터펄스 발생부, 리셋펄스 발생부(801), 푸쉬풀형 스위치, 데이터 펄스 출력단을 포함한다.In the above embodiment, the data driver for generating a sawtooth waveform reset pulse includes a data pulse generator, a reset pulse generator 801, a push-pull switch, and a data pulse output stage.
도 8을 참조하면, 데이터펄스를 발생시키기 위해서는 Q2가 단락 되고 Q3이 단락 또는 개방되며 상기 동작에 의해 5V의 데이터펄스파형이 발생하고, Q4가 단락 되고 Q3이 단락 또는 개방되면서 -Vd의 톱니파형의 리셋펄스가 발생한다. 상기 발생된 데이터펄스와 리셋펄스는 데이터출력단에서 출력된다.Referring to FIG. 8, in order to generate a data pulse, Q2 is shorted and Q3 is shorted or opened, and a 5V data pulse waveform is generated by the above operation. Q4 is shorted and Q3 is shorted or opened, and the sawtooth waveform of -Vd is generated. A reset pulse is generated. The generated data pulse and reset pulse are output at the data output terminal.
상술한 바와 같이 본 발명에 의하면, 데이터 전극 또는 스캔전극에 양의 혹은 음의 톱니파형 리셋펄스를 공급함으로써 셀에 축척 되는 하전 입자들을 제거하여 셀간 혹은 라인간 전극에 누설전류가 데이터 전극으로 흐르는 것을 방지한다.As described above, according to the present invention, by supplying a positive or negative sawtooth reset pulse to the data electrode or the scan electrode, it is possible to remove the charged particles accumulated in the cell and to allow the leakage current to flow to the data electrode. prevent.
그리고, 상기와 같이 누설전류를 제거함으로써 크로스토크 발생을 방지하는효과가 있다.And, by removing the leakage current as described above has the effect of preventing the crosstalk.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and modified within the scope of the present invention without departing from the spirit and scope of the present invention described in the claims below. It will be appreciated that it can be changed.
Claims (8)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0049338A KR100527421B1 (en) | 2003-07-18 | 2003-07-18 | Transient cross-talk preventing method of big matrix display |
US10/765,308 US20040155839A1 (en) | 2003-01-27 | 2004-01-26 | Scan driving apparatus and method of field emission display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0049338A KR100527421B1 (en) | 2003-07-18 | 2003-07-18 | Transient cross-talk preventing method of big matrix display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050009580A true KR20050009580A (en) | 2005-01-25 |
KR100527421B1 KR100527421B1 (en) | 2005-11-09 |
Family
ID=37222293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0049338A KR100527421B1 (en) | 2003-01-27 | 2003-07-18 | Transient cross-talk preventing method of big matrix display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100527421B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100689798B1 (en) * | 2005-03-18 | 2007-03-09 | 엘지전자 주식회사 | Organic electroluminescent device |
-
2003
- 2003-07-18 KR KR10-2003-0049338A patent/KR100527421B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100689798B1 (en) * | 2005-03-18 | 2007-03-09 | 엘지전자 주식회사 | Organic electroluminescent device |
Also Published As
Publication number | Publication date |
---|---|
KR100527421B1 (en) | 2005-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7119770B2 (en) | Driving apparatus of electroluminescent display device and driving method thereof | |
JP2005338842A (en) | Plasma display apparatus | |
US6882330B2 (en) | Field emission displaying device and driving method thereof | |
KR100447117B1 (en) | Flat Display Panel | |
KR100527421B1 (en) | Transient cross-talk preventing method of big matrix display | |
KR100470207B1 (en) | Apparatus and Method for Driving of Metal Insulator Metal Field Emission Display | |
KR100404838B1 (en) | Driving Method of Plasma Display Panel and Driving Apparatus of Data Electrode in the Same | |
KR100531476B1 (en) | Driving Method of Field Emission Display | |
KR20030008692A (en) | Apparatus and Method for Driving of Metal Insulator Metal Field Emission Display | |
KR100385883B1 (en) | Data Driving Method of Plasma Display Panel and Driving Apparatus thereof | |
KR100430085B1 (en) | Flat Display Panel and Driving Method Thereof | |
KR20030015784A (en) | Apparatus and method for driving electro-luminance display device | |
KR100293509B1 (en) | Driving method of field emission display device | |
KR100542759B1 (en) | Field Emission Display and Driving Method thereof | |
US20060267875A1 (en) | Plasma display panel having less impedance in the sink discharge current path | |
KR100415614B1 (en) | Active type Metal Insulator Metal Field Emission Display and Driving Method Thereof | |
KR100487802B1 (en) | Apparatus and Method for Driving Metal Insulator Metal Field Emission Display | |
KR100415602B1 (en) | Active type Metal Insulator Metal Field Emission Display and Driving Method Thereof | |
KR100456138B1 (en) | Apparatus and Method for Driving of Metal Insulator Metal Field Emission Display | |
KR100381267B1 (en) | Driving Apparatus of Plasma Display Panel and Driving Method Thereof | |
KR100469975B1 (en) | Apparatus for driving metal-insulator-metal field emission display using constant-current circuit | |
KR100577992B1 (en) | Apparatus and Method for Driving of Metal Insulator Metal Field Emission Display | |
KR100415601B1 (en) | Active type Metal Insulator Metal Field Emission Display and Driving Method Thereof | |
KR100448478B1 (en) | Metal-Insulator-Metal Field Emission Display and Driving Method Thereof | |
KR100747358B1 (en) | Flat Display Panel and Driving Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080926 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |