KR20050006033A - Recording/reproducing apparatus, disk manufacturing apparatus, recording/reproducing method, disk manufacturing method and information recording medium thereof - Google Patents

Recording/reproducing apparatus, disk manufacturing apparatus, recording/reproducing method, disk manufacturing method and information recording medium thereof Download PDF

Info

Publication number
KR20050006033A
KR20050006033A KR1020040042208A KR20040042208A KR20050006033A KR 20050006033 A KR20050006033 A KR 20050006033A KR 1020040042208 A KR1020040042208 A KR 1020040042208A KR 20040042208 A KR20040042208 A KR 20040042208A KR 20050006033 A KR20050006033 A KR 20050006033A
Authority
KR
South Korea
Prior art keywords
address
area
wobble
data
unit
Prior art date
Application number
KR1020040042208A
Other languages
Korean (ko)
Other versions
KR100619029B1 (en
Inventor
김진한
황성희
심재성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US10/883,976 priority Critical patent/US7355950B2/en
Priority to JP2006518550A priority patent/JP2007527590A/en
Priority to MYPI20042712A priority patent/MY136274A/en
Priority to TW093120301A priority patent/TWI281153B/en
Priority to EP04774091A priority patent/EP1642273A4/en
Priority to PCT/KR2004/001671 priority patent/WO2005004125A1/en
Publication of KR20050006033A publication Critical patent/KR20050006033A/en
Application granted granted Critical
Publication of KR100619029B1 publication Critical patent/KR100619029B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/007—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track
    • G11B7/013—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track for discrete information, i.e. where each information unit is stored in a distinct discrete location, e.g. digital information formats within a data block or sector
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/24—Record carriers characterised by shape, structure or physical properties, or by the selection of the material
    • G11B7/24094—Indication parts or information parts for identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/24—Record carriers characterised by shape, structure or physical properties, or by the selection of the material
    • G11B7/26—Apparatus or processes specially adapted for the manufacture of record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
    • G11B2020/1267—Address data

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE: A recording/reproducing device, a disk modeling device, a recording/reproducing method, a disk modeling method and an information storage medium are provided to dispose an area, where different recording/reproducing unit blocks are used, on a recordable area of an information storage medium, and to use an address appropriate for the disposed area, thereby preventing one recording or reproducing unit block from being overlapped. CONSTITUTION: A system controller(140) detects an address by demodulating the address if the address is related to the first area of a disk, and detects the address by demodulating the address if the address is related to the second area of the disk. The system controller(140) activates the first demodulator(241) if the address is related to the first area, while activating the second demodulator(242) if the address is related to the second area. If the first demodulator(241) is activated, a signal associated with a wobbling groove received from a matrix circuit is demodulated according to the first demodulation method, while demodulating the signal according to the second demodulation method if the second demodulator(242) is activated. Demodulated data is transmitted to an address detector(250).

Description

기록/재생 장치, 디스크 성형 장치, 기록/재생 방법, 디스크 성형 방법 및 정보 저장 매체{Recording/reproducing apparatus, disk manufacturing apparatus, recording/reproducing method, disk manufacturing method and information recording medium thereof}Recording / reproducing apparatus, disk forming apparatus, recording / reproducing method, disk forming method and information storage medium {Recording / reproducing apparatus, disk manufacturing apparatus, recording / reproducing method, disk manufacturing method and information recording medium}

본 발명은 정보 저장 매체에 관한 것으로, 좀더 구체적으로는 기록/재생 장치/방법, 디스크 성형 장치/방법 및 정보 저장 매체에 관한 것이다.The present invention relates to an information storage medium, and more particularly to a recording / reproducing apparatus / method, a disc shaping apparatus / method, and an information storage medium.

현재 DVD의 Channel Bit Length(CBL)은 0.133um이다. DVD에 저장되는 데이터가 점점 고밀도화되어 가는 추세에 따라서 DVD 트랙의 넓이와 CBL(Channel Bit Length)은 줄어들고 있다. 그러나 CBL이 감소하면 에러 정정 능력이 저하되므로, 기록 또는 재생 단위 블록(Block)의 크기를 예를 들어, 32Kbytes에서 64Kbytes 등으로 증가시켜서 CBL의 감소에 의한 에러 정정 능력의 저하를 보완할 수 있다. 이렇게 기록 또는 재생 단위 블록의 크기를 증가시켜 에러 정정 능력의 저하를 보완하는 것은 80mm, 120mm 디스크에서는 바람직한 방법이다. 그러나, 저장매체가 점점 소형화 되어감에 따라서, 데이터가 기록되는 시작점인 시작 반경이 작아지고, 이에 따라 데이터가 기록되는 지점의 원주가 기록 또는 재생 단위 블록의 길이보다 짧은 영역이 존재하게 된다.Currently, the Channel Bit Length (CBL) of DVD is 0.133um. As the data stored on DVDs are getting denser, the width of DVD tracks and the channel bit length (CBL) are decreasing. However, if the CBL decreases, the error correction capability is lowered. Therefore, the size of the recording or reproduction unit block can be increased, for example, from 32 Kbytes to 64 Kbytes to compensate for the decrease in the error correction capability due to the reduction of the CBL. This increase in the size of the recording or reproducing unit block to compensate for the lowering of the error correction capability is a preferable method for 80mm and 120mm discs. However, as the storage medium becomes smaller and smaller, the starting radius, which is the starting point at which data is recorded, becomes smaller, so that there is an area where the circumference of the point where the data is recorded is shorter than the length of the recording or reproducing unit block.

도 1은 종래 기술에 따라 기록/재생 단위 블록 또는 ECC 블록의 길이가 하나의 원주를 넘을 때 겹치는 영역에서 발생한 스크래치를 도시한다.1 shows scratches occurring in an overlapping area when the length of a recording / reproducing unit block or an ECC block exceeds one circumference according to the prior art.

도 1에 도시된 바와 같이 기록되는 영역의 원주가 기록 또는 재생 단위 블록의 길이보다 짧은 경우에는, 하나의 블록이 하나의 원주보다 커지므로 겹치는 영역이 생기고, 만약 이러한 겹치는 영역에 스크래치가 발생되는 경우에는 에러 정정 능력을 많이 저하시켜 데이터의 신뢰성에 문제를 야기시킬 수 있다.As shown in Fig. 1, when the circumference of the area to be recorded is shorter than the length of the recording or reproducing unit block, an overlapping area is generated because one block is larger than one circumference, and if a scratch occurs in such overlapping area In this case, the error correction capability is greatly degraded, which may cause problems in the reliability of data.

좀더 상세하게 설명한다.It is explained in more detail.

디스크형 기록 가능한 정보 저장 매체에 있어서 데이터는, 정보 저장 매체의 트랙을 따라 내주에서 외주로 또는 외주에서 내주로 기록된다. 만일 하나의 기록또는 재생 단위 블록 또는 하나의 에러 정정 코드 블록(Error Correction Code Block: ECC block)의 길이가 정보 저장 매체의 반경(또는 직경)에 따른 원주를 초과하는 경우에는 하나의 기록 또는 재생 단위 블록 또는 하나의 ECC 블록 내에서 반경 방향으로 겹치는 부분이 존재한다. 그리고, 먼지나 스크래치 또는 지문에 의한 에러는 일반적으로 인접한 여러 트랙에 걸쳐서 영향을 미친다. 이에 따라 겹치는 부분에서 먼지나 스크래치 또는 지문 등에 의한 에러의 영향은 하나의 ECC 블록 내에서 배가되어 데이터의 신뢰성을 현저하게 저하시킨다.In a disc recordable information storage medium, data is recorded from the inner circumference to the outer circumference or from the outer circumference to the inner circumference along the track of the information storage medium. If the length of one recording or reproduction unit block or one error correction code block (ECC block) exceeds the circumference according to the radius (or diameter) of the information storage medium, one recording or reproduction unit There is a radial overlap within the block or one ECC block. And errors due to dust, scratches or fingerprints generally affect several adjacent tracks. As a result, the effects of errors caused by dust, scratches, or fingerprints at the overlapped parts are doubled in one ECC block, thereby significantly reducing data reliability.

도 1은 겹치는 영역에서 발생한 스크래치를 도시한 도면이다.1 is a diagram illustrating scratches occurring in an overlapping area.

예로 들어 도 1을 참조하여 알 수 있듯이, 겹치는 영역에서 트랙 방향으로 1mm 길이의 스크래치가 발생되었을 때 실질적으로 하나의 ECC 블록에 미치는 영향은 2mm 길이의 스크래치가 발생한 것과 동일하게 되어 데이터의 신뢰성을 현저하게 저하시킨다.For example, as can be seen with reference to FIG. 1, when 1 mm long scratches occur in the track direction in the overlapping area, the effect on one ECC block is substantially the same as that of 2 mm long scratches. Lowers.

DVD의 Reed-Solomon Product Code(RSPC)의 경우에 416 싱크 프레임(Sync Frame)으로 구성되어 사용자 데이터 32Kbytes를 포함하고 있는데 하나의 싱크 프레임은 1488 채널 비트(channel bits)를 가진다. 이는 DVD Specification 참조하면 상세히 알 수 있다. 하나의 채널 비트의 길이가 0.133um이므로 하나의 기록 또는 재생 블록이 차지하는 트랙 방향의 길이는 416*1488*0.133um = 82,328.064um 이다. 82,328.064 % 3.14 = 약 26,219.129um 이므로, 반경 약 13.1mm 이전에는 원주가 기록 또는 재생 단위 블록의 길이보다 짧다. 하나의 싱크 프레임이 차지하는 길이 = 1488*0.133um = 197.904um, 그래서 1.6mm의 스크래치는 약 8 싱크 프레임에 연속해서 영향을 미친다. 이 경우 세로 방향의 Reed-Solomon(RS) (208,192,17)code에 대해서는 4 Byte의 에러를 유발시킨다(케이스 1). 그리고, 겹치는 부분에 스크래치가 발생한 경우는 세로 방향의 RS (208,192,17)code에 두 배인 8 Byte의 에러를 유발시킨다(케이스 2).In the case of the DVD Reed-Solomon Product Code (RSPC), it is composed of 416 sync frames and contains 32Kbytes of user data. One sync frame has 1488 channel bits. This can be seen in detail with reference to the DVD Specification. Since the length of one channel bit is 0.133um, the length of the track direction occupied by one recording or reproducing block is 416 * 1488 * 0.133um = 82,328.064um. Since 82,328.064% 3.14 = 26,219.129um, the circumference is shorter than the length of the recording or reproducing unit block before the radius of about 13.1mm. The length occupied by one sync frame = 1488 * 0.133um = 197.904um, so a 1.6mm scratch affects approximately 8 sync frames in a row. In this case, an error of 4 bytes is caused for Reed-Solomon (RS) (208, 192, 17) codes in the vertical direction (case 1). If a scratch occurs in the overlapping part, an error of 8 bytes is doubled to the RS (208, 192, 17) code in the vertical direction (case 2).

스크래치가 발생한 부분에 대해서 Erase Correction을 한다고 가정하고 Byte Error Rate가 10-3일 때 세로 방향의 RS (208,192,17)code의 에러 정정 능력은 다음 수학식 1에 의해서 계산된다.Assuming that the scratch occurs, Erase Correction is performed, and when the Byte Error Rate is 10 -3 , the error correction capability of the RS (208,192,17) code in the vertical direction is calculated by Equation 1 below.

여기서, CER은 Codeword Error Rate를 의미하고, e는 Erase number를, p는 Byte Error Rate를 의미한다.Here, CER means Codeword Error Rate, e means Erase number, and p means Byte Error Rate.

수학식 1을 사용하여 상기 케이스 1에 대해서 CER을 계산하면, p=0.001이고, e=4이므로 CER ≒ 2.2 x 10-9가 된다. 그리고, 케이스 2에 대해서 CER을 계산하면, p=0.001이고, e=8이므로 CER ≒ 2.2 x 10-6가 된다.When CER is calculated for Case 1 using Equation 1, p = 0.011 and e = 4, and thus CER ≒ 2.2 x 10 -9 . When CER is calculated for Case 2, p = 0.011 and e = 8, and CER ≒ 2.2 x 10 -6 .

상기 케이스 2에서 작은 먼지와 같은 Random error에 의해 겹치는 부분에서 에러가 중복으로 발생하는 경우는 고려하지 않았다. 물론 그러한 경우까지 고려하면 결과는 더 나빠질 것이다. 이와 같이 겹치는 영역에서의 스크래치에 대한 영향은 데이터의 신뢰성에 치명적이다. 물론 RSPC는 복수 정정이 가능한 구조이다.그러나, 코드의 에러 정정 능력의 저하를 무시할 수는 없다. DVD 환경에서 RSPC의 최대 에러 정정 길이는 약 6mm정도이다. 하지만, 원주보다 긴 영역에 기록 또는 재생 단위 데이터를 저장할 경우, 예를 들어 반경 7mm에 데이터를 기록한 경우 거의 두 트랙에 걸쳐 하나의 RSPC 블록이 존재하기 때문에 최대 에러 정정 길이는 3mm로 감소하게 된다.In the case 2, the case where an error occurs in an overlapping part due to a random error such as a small dust is not considered. Of course, even considering such cases, the result will be worse. This impact on scratches in the overlapping areas is fatal to the reliability of the data. Of course, RSPC is a structure capable of multiple corrections. However, the degradation of the error correction capability of the code cannot be ignored. The maximum error correction length of RSPC in DVD environment is about 6mm. However, when recording or reproducing unit data is stored in an area longer than the circumference, for example, when data is recorded at a radius of 7 mm, the maximum error correction length is reduced to 3 mm because one RSPC block exists over almost two tracks.

이와 같이 기록 또는 재생 단위 블록이 기록되는 영역의 원주가 기록 또는 재생 단위 블록의 길이보다 짧은 경우에는 겹치는 영역이 생겨 에러 정정 능력을 상당부분 저하시켜 데이터의 신뢰성에 문제를 야기시킬 수 있다.If the circumference of the area where the recording or reproducing unit block is recorded is shorter than the length of the recording or reproducing unit block, an overlapping area may be generated, which may significantly reduce the error correction capability and cause problems in the reliability of data.

한편, 이제 정보 저장 매체에 생성되는 어드레스 데이터의 일 예를 설명한다.On the other hand, an example of address data generated in the information storage medium will now be described.

도 2a 내지 도 2d는 종래 기술에 따라 워블링 그루브로서 기록되는 ADIP 어드레스의 구조를 설명한다.2A to 2D illustrate the structure of an ADIP address recorded as a wobbling groove according to the prior art.

도 2a는 워블링 그루브로서 기록되는 ADIP 어드레스의 사용에 대한 일실시예로서 ADIP-RUB 데이터 프레임을 도시한 도면이다.FIG. 2A shows an ADIP-RUB data frame as an embodiment for the use of an ADIP address recorded as a wobbling groove.

하나의 기록 단위 블록(RUB(Recording Unit Block)) 즉, 기록 클러스터는 498 프레임이며, 데이터의 ECC 블록으로서 496 프레임에 링킹을 위한 런인, 런아웃을 부가한 498 프레임이 기록단위로 된다. 도 2a에 도시된 바와 같이 하나의 RUB에 상당하는 구간에서 ADIP로서는 3개의 어드레스 블록이 포함되게 된다. 하나의 어드레스 블록은 83 비트로 형성된다. 83 비트의 어드레스 블록은 8비트의 싱크 파트(동기 신호 파트)와 75비트의 데이터 파트로 이루어진다.One recording unit block (RUB), i.e., a recording cluster, is 498 frames, and 498 frames with run out for linking to 496 frames as ECC blocks of data are used as recording units. As shown in FIG. 2A, three address blocks are included as an ADIP in a section corresponding to one RUB. One address block is formed of 83 bits. The 83-bit address block consists of an 8-bit sync part (synchronous signal part) and a 75-bit data part.

싱크 파트의 8비트에서는 모노톤 비트(1 비트)와 싱크 비트(1 비트)에 의한 싱크 블록이 4단위 형성된다. 데이터 파트의 75비트에서는 모노톤 비트 (1 비트)와 ADIP 비트(4 비트)에 의한 ADIP 블록이 15단위 형성된다.In 8 bits of the sync part, 4 blocks are formed of monotone bits (1 bit) and sync bits (1 bit). In 75 bits of the data part, 15 units of ADIP blocks are formed by monotone bits (1 bit) and ADIP bits (4 bits).

도 2b는 도 2a의 어드레스 블록(ADIP)의 싱크 파트의 상세 프레임 구조를 도시한 도면이다.FIG. 2B is a diagram illustrating a detailed frame structure of the sync part of the address block ADIP of FIG. 2A.

8비트의 싱크 파트는 4개의 싱크 블록으로 형성된다. 각 싱크 블록은 2 비트이다.The 8-bit sync part is formed of four sync blocks. Each sync block is 2 bits.

싱크 블록 "0"은 모노톤 비트와 싱크"0" 비트로 형성된다. 싱크 블록 "1"은 모노톤 비트와 싱크 "1"로 구성된다. 싱크 블록 "2"는 모노톤 비트와 싱크"2"로 구성된다. 싱크 블록 "3"은 모노톤 비트와 싱크 "3"으로 구성된다.The sync block "0" is formed of a monotone bit and a sync "0" bit. Sync block " 1 " is composed of monotone bits and sync " 1. " Sync block " 2 " is composed of monotone bits and sink " 2 ". Sync block " 3 " is composed of monotone bits and sync " 3 ".

도 2c는 도 2a의 어드레스 블록(ADIP)의 데이터 파트의 상세 프레임 구조를 도시한 도면이다.FIG. 2C is a diagram showing a detailed frame structure of the data part of the address block ADIP of FIG. 2A.

데이터 파트는 15개의 ADIP 블록으로 형성된다. 각 ADIP 블록은 5 비트이다. 5 비트의 각 ADIP 블록은 모노톤 비트 1 비트와 ADIP 비트 4 비트로 구성된다.The data part is formed of 15 ADIP blocks. Each ADIP block is 5 bits. Each 5-bit ADIP block consists of a monotone bit and a 4-bit ADIP bit.

도 2c를 참조하면, 75비트의 데이터 파트중 모노톤 비트 15 비트를 제외하면 어드레스 정보는 60 비트가 된다. 이러한 60 비트의 어드레스 정보의 구성이 도 2d에 도시되어 있다.Referring to FIG. 2C, the address information becomes 60 bits except for the monotone bit 15 bits of the 75-bit data part. The configuration of such 60 bits of address information is shown in FIG. 2D.

도 2d를 참조하면, 60 비트의 어드레스 정보는 어드레스 파트와, 예약 파트와 패리티 파트로 구성된다.Referring to FIG. 2D, the 60-bit address information includes an address part, a reservation part, and a parity part.

이와 같이 기록 또는 재생 단위 블록이 기록되는 영역의 원주가 기록 또는 재생 단위 블록의 길이보다 짧은 경우에는 겹치는 영역이 생겨 에러 정정 능력을 상당부분 저하시켜 데이터의 신뢰성에 문제를 야기시킬 수 있다.If the circumference of the area where the recording or reproducing unit block is recorded is shorter than the length of the recording or reproducing unit block, an overlapping area may be generated, which may significantly reduce the error correction capability and cause problems in the reliability of data.

본 발명은 상기와 같은 문제점을 해결하여 정보 저장 매체의 기록 가능 영역에 서로 다른 기록/재생 단위 블록을 사용하는 영역을 마련하고 그 영역에 적합한 드레스를 사용할 수 있도록 하는 기록/재생 장치, 디스크 성형 장치, 기록/재생 방법, 디스크 성형 방법 및 그 정보 저장 매체를 제공하는 것을 목적으로 한다.The present invention solves the above problems and provides a recording / reproducing apparatus and a disk forming apparatus for providing a region using different recording / reproducing unit blocks in a recordable region of an information storage medium and using a dress suitable for the region. And a recording / reproducing method, a disk shaping method, and an information storage medium thereof.

도 1은 종래 기술에 따라 기록/재생 단위 블록 또는 ECC 블록의 길이가 하나의 원주를 넘을 때 겹치는 영역에서 발생한 스크래치를 도시한 도면,1 is a diagram showing scratches occurring in an overlapping area when a length of a recording / reproducing unit block or an ECC block exceeds one circumference according to the prior art;

도 2a 내지 도 2d는 종래 기술에 따라 워블링 그루브로서 기록되는 ADIP 어드레스의 구조를 설명하기 위한 도면,2A to 2D are diagrams for explaining the structure of an ADIP address recorded as a wobbling groove according to the prior art;

도 3은 본 발명이 적용되는 소형 저장 매체의 구조도,3 is a structural diagram of a small storage medium to which the present invention is applied;

도 4a 및 도 4b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예,4A and 4B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention;

도 5a 및 도 5b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예,5A and 5B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention;

도 6a 및 도 6b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예,6A and 6B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention;

도 7a 및 도 7b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예,7A and 7B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention;

도 8a 및 도 8b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예,8A and 8B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention;

도 9a 및 도 9b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예,9A and 9B illustrate examples of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention;

도 10a 및 도 10b는 본 발명의 제3실시예에 따라 두 개의 다른 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예,10A and 10B illustrate an example of an address structure of a first region and a second region represented by two different addresses, according to a third embodiment of the present invention;

도 11은 본 발명에 따른 디스크를 제조하는 성형 장치의 개략적인 블록도,11 is a schematic block diagram of a forming apparatus for manufacturing a disc according to the present invention;

도 12는 본 발명의 제2실시예에 따라 도 11에 도시된 신호처리부 및 변조부의 구체적인 블록도,12 is a detailed block diagram of a signal processor and a modulator shown in FIG. 11 according to a second embodiment of the present invention;

도 13은 본 발명의 제1실시예 및 제3실시예에 따라 도 11에 도시된 신호처리부 및 변조부의 구체적인 블록도,FIG. 13 is a detailed block diagram of a signal processor and a modulator shown in FIG. 11 according to the first and third embodiments of the present invention; FIG.

도 14는 본 발명에 따른 디스크 드라이브 장치의 개략적인 블록도,14 is a schematic block diagram of a disk drive apparatus according to the present invention;

도 15는 본 발명의 제2실시예에 따라 도 14에 도시된 워블신호처리부의 구체적인 블록도,15 is a detailed block diagram of a wobble signal processor shown in FIG. 14 according to a second embodiment of the present invention;

도 16은 본 발명의 제1실시예 및 제3실시예에 따라 도 14에 도시된 워블신호처리부의 구체적인 블록도.16 is a detailed block diagram of a wobble signal processor shown in FIG. 14 according to the first and third embodiments of the present invention.

상기와 같은 과제를 해결하기 위한 본 발명의 하나의 특징은, 기록/재생 장치에 있어서, 정보 저장 매체의 데이터 기록 가능 영역에 마련된 제1영역 및 상기 데이터 기록 가능 영역에 마련되며 상기 제1영역에 사용되는 기록/재생 단위 블록의 크기와 다른 크기의 기록/재생 단위 블록을 사용하는 제2영역을 구별할 수 있도록 하기 위한 제1어드레스 및 제2어드레스의 신호 처리를 수행하여 상기 정보 저장 매체에 데이터를 기록하거나 상기 정보 저장 매체로부터 데이터를 독출하는 신호처리부와, 상기 정보 저장 매체의 제1영역에는 제1어드레스를 사용하고 제2영역에는 제2어드레스를 사용하여 데이터를 기록/재생할 수 있도록 상기 신호처리부를 제어하는 제어부를 포함하는 것이다.One feature of the present invention for solving the above problems is a recording / reproducing apparatus, comprising: a first area provided in a data recordable area of an information storage medium and a data recordable area; Data processing is performed on the information storage medium by performing signal processing of the first address and the second address to distinguish between the size of the recording / reproducing unit block to be used and the second area using a recording / reproducing unit block of a different size. A signal processor to record or read data from the information storage medium, and to record / reproduce data using a first address in a first area and a second address in a second area. It includes a control unit for controlling the signal processing unit.

상기 신호처리부는 상기 제1어드레스를 제1워블처리 방법에 의해 처리하는제1워블처리부와 상기 제2어드레스를 제2워블 처리 방법에 의해 처리하는 제2워블처리부를 가지는 워블신호 처리부를 포함하고, 상기 제어부는, 데이터를 상기 제1영역에 기록/재생하는 경우에는 상기 데이터에 관한 제1어드레스를 상기 제1워블처리부에 의해 처리되도록 제어하고, 데이터를 상기 제2영역에 기록/재생하는 경우에는 상기 데이터에 관한 제2어드레스를 상기 제2워블처리부에 의해 처리되도록 제어하는 것이 바람직하다.The signal processor comprises a wobble signal processor having a first wobble processor for processing the first address by a first wobble processing method and a second wobble processor for processing the second address by a second wobble processing method, The controller controls the first address related to the data to be processed by the first wobble processing unit when recording / reproducing data in the first area, and when recording / reproducing data in the second area. Preferably, the second address related to the data is controlled to be processed by the second wobble processing unit.

상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 워블 변조 방식을 이용하며, 상기 제1워블처리 방법은 BPSK를 이용하고, 상기 제2워블처리방법은 FSK를 이용할 수 있다.The first wobble processing method and the second wobble processing method may use different wobble modulation methods, the first wobble processing method may use BPSK, and the second wobble processing method may use FSK.

상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 기본 주파수를 이용하거나, 서로 다른 채널 클럭의 워블 주기를 이용할 수 있다.The first wobble processing method and the second wobble processing method may use different fundamental frequencies or different wobble periods of different channel clocks.

또한, 상기 신호처리부는 상기 제1어드레스를 검출하는 제1어드레스 검출부와 상기 제2어드레스를 검출하는 제2어드레스 검출부를 가지는 어드레스 검출부를 포함하고, 상기 제어부는, 상기 데이터를 상기 제1영역에 기록/재생하는 경우에는 상기 데이터에 관한 제1어드레스가 상기 제1어드레스 검출부에 의해 검출되도록 제어하고, 데이터를 상기 제2영역에 기록/재생하는 경우에는 상기 데이터에 관한 제2어드레스가 상기 제2어드레스 검출부에 의해 검출되도록 제어하는 것이 바람직하다.The signal processing unit may further include an address detection unit having a first address detection unit that detects the first address and a second address detection unit that detects the second address, and the controller records the data in the first area. In the case of reproducing, the first address regarding the data is controlled to be detected by the first address detecting unit, and when the data is recorded / reproduced in the second area, the second address regarding the data is the second address. It is preferable to control so that it may be detected by a detection part.

상기 제2어드레스는 상기 제1어드레스에는 존재하지 않는 식별자를 포함할 수 있다.The second address may include an identifier that does not exist in the first address.

상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며, 상기 제2어드레스에 포함되는 상기 식별자는, 상기 제1어드레스의 싱크의 반복 회수 변경, 상기 제1어드레스의 싱크의 순서 변화, 상기 제1어드레스의 싱크 조합의 변화, 특정 패턴의 사용, 특정 조합의 사용 중 적어도 하나를 이용하여 만들어지는 것이 바람직하다.The first address and the second address are composed of sink and address data, respectively, and the identifier included in the second address includes a change in the number of repetitions of the sink of the first address and a change in the order of the sink of the first address. It is preferable that the first address is made using at least one of the change of the sync combination, the use of a specific pattern, and the use of a specific combination.

상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며, 상기 제2어드레스에 포함되는 식별자는 상기 제2어드레스의 어드레스 데이터에 상기 제1어드레스에서 사용되지 않는 식별자를 삽입함으로써 나타내질 수 있다.The first address and the second address are composed of sink and address data, respectively, and an identifier included in the second address may be represented by inserting an identifier not used in the first address into address data of the second address. Can be.

상기 제2어드레스를 구성하는 비트 수는 상기 제1어드레스를 구성하는 비트 수와 다르게 할 수도 있다.The number of bits constituting the second address may be different from the number of bits constituting the first address.

상기 신호처리부는, 상기 제1어드레스를 제1워블처리 방법에 의해 처리하는 제1워블처리부와 상기 제2어드레스를 제2워블 처리 방법에 의해 처리하는 제2워블처리부를 가지는 워블신호 처리부와, 상기 제1워블처리부에 의해 처리된 제1어드레스를 검출하는 제1어드레스 검출부와 상기 제2워블처리부에 의해 처리된 제2어드레스를 검출하는 제2어드레스 검출부를 가지는 어드레스 검출부를 포함하고, 상기 제어부는, 데이터를 상기 제1영역에 기록/재생하는 경우에는 상기 데이터에 관한 제1어드레스를 상기 제1워블처리부에 의해 처리되고 상기 제1어드레스 검출부에 의해 검출되도록 제어하고, 데이터를 상기 제2영역에 기록/재생하는 경우에는 상기 데이터에 관한 제2어드레스를 상기 제2워블처리부에 의해 처리되고 상기 제2어드레스검출부에 의해 검출되도록 제어하는 것이 바람직하다.The signal processing unit includes a wobble signal processing unit having a first wobble processing unit for processing the first address by a first wobble processing method and a second wobble processing unit for processing the second address by a second wobble processing method; And an address detecting unit having a first address detecting unit detecting a first address processed by the first wobble processing unit and a second address detecting unit detecting a second address processed by the second wobble processing unit, wherein the control unit includes: When data is recorded / reproduced in the first area, the first address related to the data is processed by the first wobble processing unit and controlled to be detected by the first address detection unit, and the data is recorded in the second area. / In the case of reproduction, the second address relating to the data is processed by the second wobble processing unit and detected by the second address detection unit. It is controlled so that it is preferable.

본 발명의 다른 특징은, 디스크 성형 장치에 있어서, 정보 저장 매체의 데이터 기록 가능 영역에 마련된 제1영역 및 상기 데이터 기록 가능 영역에 마련되며 상기 제1영역에 사용되는 기록/재생 단위 블록과 다른 크기의 기록/재생 단위 블록을 사용하는 제2영역을 구별할 수 있도록 상기 정보 저장 매체에 상기 제1어드레스 및 제2어드레스가 생성되도록 제어하는 제어부와, 상기 제어부의 제어에 따라 상기 정보 저장 매체에 상기 제1어드레스 및 제2어드레스를 생성하는 커팅부를 포함하는 것이다.According to another aspect of the present invention, there is provided a disc forming apparatus comprising: a first area provided in a data recordable area of an information storage medium and a size different from a recording / reproducing unit block provided in the data recordable area and used in the first area. A control unit configured to generate the first address and the second address on the information storage medium so as to distinguish the second area using the recording / reproducing unit block of the data storage unit; It includes a cutting unit for generating a first address and a second address.

상기 커팅부는 상기 제1어드레스를 제1워블처리 방법에 의해 처리하는 제1워블처리부와 상기 제2어드레스를 제2워블 처리 방법에 의해 처리하는 제2워블처리부를 가지는 변조부를 포함하고, 상기 제어부는, 어드레스 정보를 상기 제1영역에 생성하는 경우에는 상기 제1어드레스를 상기 제1워블처리부에 의해 처리되도록 제어하고, 어드레스 정보를 상기 제2영역에 생성하는 경우에는 상기 제2어드레스를 상기 제2워블처리부에 의해 처리되도록 제어하는 것이 바람직하다.The cutting unit includes a modulation unit having a first wobble processing unit for processing the first address by a first wobble processing method and a second wobble processing unit for processing the second address by a second wobble processing method, and the control unit includes: When the address information is generated in the first area, the first address is controlled to be processed by the first wobble processing unit, and when the address information is generated in the second area, the second address is generated by the second area. It is preferable to control to be processed by the wobble processing unit.

또한, 상기 커팅부는, 상기 제1어드레스를 생성하는 제1어드레스 생성부와 상기 제2어드레스를 생성하는 제2어드레스 생성부를 가지는 신호처리부를 포함하고, 상기 제어부는, 상기 어드레스 정보를 상기 제1영역에 생성하는 경우에는 상기 제1어드레스가 상기 제1어드레스 생성부에 의해 검출되도록 제어하고, 어드레스 정보를 상기 제2영역에 생성하는 경우에는 상기 제2어드레스가 상기 제2어드레스 생성부에 의해 생성되도록 제어하는 것이 바람직하다.The cutting unit may include a signal processing unit having a first address generation unit for generating the first address and a second address generation unit for generating the second address, and the control unit may include the address information in the first area. If the first address is generated by the first address generation unit, the first address is detected by the first address generation unit. When the address information is generated in the second area, the second address is generated by the second address generation unit. It is desirable to control.

또한, 상기 커팅부는, 상기 제1어드레스를 제1워블처리 방법에 의해 처리하는 제1워블처리부와 상기 제2어드레스를 제2워블 처리 방법에 의해 처리하는 제2워블처리부를 가지는 변조부 및 상기 제1워블처리된 정보를 제1어드레스 포맷에 맞도록 생성하는 제1어드레스 생성부와 상기 제2워블처리된 정보를 제2어드레스 포맷에 맞도록 생성하는 제2어드레스 생성부를 가지는 신호처리부를 포함하고, 상기 제어부는, 어드레스 정보를 상기 제1영역에 생성하는 경우에는 상기 제1어드레스를 상기 제1워블처리부에 의해 처리되고, 제1어드레스 생성부에 의해 생성되도록 제어하고, 어드레스 정보를 상기 제2영역에 생성하는 경우에는 상기 제2어드레스를 상기 제2워블처리부에 의해 처리되고, 제2어드레스 생성부에 의해 생성되도록 제어하는 것이 바람직하다.The cutting unit may further include a modulating unit having a first wobble processing unit for processing the first address by a first wobble processing method and a second wobble processing unit for processing the second address by a second wobble processing method; A signal processing unit having a first address generation unit for generating wobbled information in accordance with a first address format and a second address generation unit for generating the second wobbled information in accordance with a second address format; The control unit controls the first address to be processed by the first wobble processing unit and generated by the first address generation unit when generating address information in the first area, and generates address information in the second area. In the case of generating in the second address, it is preferable that the second address is processed by the second wobble processing unit and controlled to be generated by the second address generating unit.

본 발명의 또 다른 특징은, 기록/재생 방법에 있어서, 정보 저장 매체의 데이터 기록 가능 영역에 마련된 제1영역 및 상기 데이터 기록 가능 영역에 마련되며 상기 제1영역에 사용되는 기록/재생 단위 블록과 다른 크기의 기록/재생 단위 블록을 사용하는 제2영역을 구별할 수 있도록 하기 위한 제1어드레스 및 제2어드레스의 신호 처리를 수행하여 상기 제1영역 및 제2영역에 각각 데이터를 기록하거나 데이터를 독출하는 단계를 포함하는 것이다.According to still another aspect of the present invention, there is provided a recording / reproducing method comprising: a first area provided in a data recordable area of an information storage medium and a recording / reproducing unit block provided in the data recordable area and used in the first area; By performing signal processing of the first address and the second address to distinguish the second area using different recording / reproducing unit blocks of different sizes, data is recorded or data is recorded in the first area and the second area, respectively. To read.

본 발명의 또 다른 특징은, 디스크 성형 방법에 있어서, 정보 저장 매체의 데이터 기록 가능 영역에 마련된 제1영역 및 상기 데이터 기록 가능 영역에 마련되며 상기 제1영역에 사용되는 기록/재생 단위 블록과 다른 크기의 기록/재생 단위 블록을 사용하는 제2영역을 구별할 수 있도록 상기 정보 저장 매체에 상기 제1어드레스 및 제2어드레스를 생성하는 단계를 포함하는 것이다.A further aspect of the present invention is a disc shaping method, comprising: a first area provided in a data recordable area of an information storage medium and a recording / reproducing unit block provided in the data recordable area and used in the first area. And generating the first address and the second address in the information storage medium so as to distinguish the second area using the recording / reproducing unit block of the size.

본 발명의 또 다른 특징은, 정보 저장 매체에 있어서, 상기 정보 저장 매체의 데이터 기록 가능 영역에 마련되며, 제1어드레스가 사용되는 제1영역, 및 상기 데이터 기록 가능 영역에 마련되며, 상기 제1영역에 사용되는 기록/재생 단위 블록과 다른 크기의 기록/재생 단위 블록이 사용되며, 상기 제1영역의 기록/재생 단위 블록과 구별될 수 있도록 하기 위한 제2어드레스가 사용되는 제2영역을 포함하는 것이다.According to still another aspect of the present invention, an information storage medium is provided in a data recordable area of the information storage medium, and is provided in a first area in which a first address is used, and in the data recordable area. A recording / reproducing unit block having a different size from that of the recording / reproducing unit block used in the area is used, and includes a second area in which a second address is used to be distinguished from the recording / reproducing unit block of the first area. It is.

상기 제1어드레스와 상기 제2어드레스는 서로 다른 워블 변조 방식을 이용하거나, 서로 다른 기본 주파수를 이용하거나, 서로 다른 채널 클럭의 워블 주기를 이용하는 것이 바람직하다.The first address and the second address may use different wobble modulation schemes, different fundamental frequencies, or different wobble periods of different channel clocks.

상기 제2어드레스는 상기 제1어드레스에는 존재하지 않는 식별자를 포함하거나, 상기 제2어드레스를 구성하는 비트 수는 상기 제1어드레스를 구성하는 비트 수와 다를 수 있다.The second address may include an identifier that does not exist in the first address, or the number of bits constituting the second address may be different from the number of bits constituting the first address.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명이 적용되는 소형 저장 매체의 디스크 구조이다.3 is a disk structure of a small storage medium to which the present invention is applied.

도 3을 참조하면, 디스크는 기록재생 가능 영역에 두 개의 영역을 포함한다. 제1영역은 디스크의 내주 부분에 위치되고, 제2영역은 제1영역이 끝나는 부분에서 시작하여 디스크의 외주 부분까지 위치된다.Referring to Fig. 3, the disc includes two areas in the recordable / reproducible area. The first region is located in the inner circumferential portion of the disk, and the second region is located at the end of the first region and up to the outer circumferential portion of the disk.

디스크의 내주 부분에 위치된 제1영역에서는 기록/재생 단위 블록이 원주의 길이보가 더 길어서 하나의 기록/재생 단위 블록이 겹치는 것을 막기 위해, 겹치는 영역에서는 겹치지 않는 영역과 다른 기록 또는 재생 단위 블록을 사용한다. 다시 말하면, 원주보다 짧은 길이를 가지는 기록 또는 재생 단위 블록을 사용한다. 이로 인하여 정보 저장 매체의 기록 가능한 영역에 두 개의 다른 기록 또는 재생 단위 블록을 사용하며, 이러한 두 개의 다른 기록 또는 재생 단위 블록을 사용할 수 있도록 하기 위해 각 영역에 적용되는 어드레스를 사용한다. 이하에서는 워블과 어드레스의 형태에 따른 여러가지 경우에 대해서 어드레스 변조를 하는 방법을 상세히 설명한다.In the first area located in the inner circumference of the disc, the recording / playback unit block has a longer circumferential length to prevent one recording / playback unit block from overlapping. use. In other words, a recording or reproducing unit block having a length shorter than the circumference is used. For this reason, two different recording or reproducing unit blocks are used in the recordable area of the information storage medium, and an address applied to each area is used to enable the use of these two different recording or reproducing unit blocks. Hereinafter, a method of performing address modulation in various cases depending on the shape of the wobble and the address will be described in detail.

본 발명의 제1실시예First embodiment of the present invention

본 발명의 제1실시예는 제1영역과 제2영역의 어드레스를 동일한 워블 형태와 동일한 어드레스 크기로 표현하는 방법이다.The first embodiment of the present invention is a method of expressing the addresses of the first region and the second region in the same wobble form and the same address size.

기존의 기록 또는 재생 단위 블록을 사용할 수 있는 제1영역과 제1영역에 사용되는 기록 또는 재생 단위 블록의 크기보다 작은 기록 또는 재생 단위의 블록을 가지는 제2영역을 구별하기 위해 동일한 워블과 매체상에 미리 기록되어지는 동일한 어드레스를 가지지만 두 개의 기록 또는 재생 단위 블록의 물리적인 길이를 다르게 하기 위해 식별자를 포함시켜서 어드레스를 생성함으로써 두 개의 다른 기록 또는 재생 단위 블록을 구별할 수 있다.On the same wobble and medium to distinguish between a first area in which an existing recording or reproducing unit block can be used and a second area having a block of recording or reproducing unit smaller than the size of the recording or reproducing unit block used in the first area. Two different recording or reproducing unit blocks can be distinguished by generating an address by including an identifier to have the same address which is pre-recorded in the second recording or reproducing unit block in order to change the physical length of the two recording or reproducing unit blocks.

즉, 기존의 어드레스 방식을 사용하는 제1영역과 구별되는 제2영역은 식별자를 사용하여 기록 또는 재생 단위 블록의 물리적인 길이를 변화시켜서 어드레스를 표현한다. 제2영역에서 사용되는 식별자는 싱크의 반복 횟수, 싱크의 순서 변화, 싱크 조합의 변화, 특정 패턴의 사용, 특정 조합의 사용 등을 통해 서로 다른 두 개의 영역을 구별한다.That is, the second area, which is distinguished from the first area using the conventional addressing method, expresses the address by changing the physical length of the recording or reproducing unit block by using the identifier. The identifier used in the second area distinguishes two different areas through the number of repetitions of the sink, the change in the order of the sinks, the change of the sink combination, the use of a specific pattern, the use of a specific combination, and the like.

크게, 싱크 파트에 제2영역임을 나타내는 식별자를 포함시켜 구분하거나, 데이터 파트에 제2영역임을 나타내는 식별자를 포함시켜 구분할 수 있다.For example, the sink part may include an identifier indicating that the second area is included or the data part may include an identifier indicating the second area.

싱크 파트에 제2영역임을 나타내는 식별자를 포함시켜 구분하는 방법으로는, ① 제2영역의 어드레스로 제1영역에서 사용되는 싱크 파트를 복수개 사용하거나, ② 제2영역의 어드레스로 제1영역에서 사용되는 싱크 비트(sync bit)의 순서를 변화시키거나, ③ 제1영역에서 사용되는 싱크 비트의 조합을 변화시켜서 표현하거나, ④ 제2영역의 어드레스로 제1영역에서 사용되지 않는 특정 패턴을 삽입하여서 표현될 수 있으며, 또는 ⑤ 제2영역의 어드레스의 특정 위치에 특정한 값을 나타내는 데이터 비트를 삽입하거나, 제1영역에서 사용하는 어떤 패턴과 데이터 비트로 제1영역에서 사용되지 않는 특정 조합을 생성하여서 표현할 수 있다.A method of distinguishing a sink part by including an identifier indicating that it is a second area includes: ① using a plurality of sink parts used in the first area as an address of the second area, or ② using the first area as an address of the second area. By changing the order of the sync bits, ③ changing the combination of sync bits used in the first area, or ④ inserting a specific pattern not used in the first area into the address of the second area. Or ⑤ insert a data bit representing a specific value at a specific position of an address of the second area, or create a specific combination not used in the first area with any pattern and data bit used in the first area. Can be.

데이터 파트에 제2영역임을 나타내는 식별자를 포함시켜 구분하는 방법으로는 ⑥ 제2영역의 어드레스로 데이터 파트에 제1영역에서 사용하지 않는 식별자를 사용함으로써 제1영역과 제2영역을 구별할 수 있다.In order to distinguish the data part by including an identifier indicating that it is a second area, the first area and the second area can be distinguished by using an identifier not used in the first area for the data part as an address of the second area. .

이하에서는, 도 4a 내지 도 9b를 참조하여 상기 설명한 ① 내지 ⑥의 각 경우의 예를 설명하기로 한다.Hereinafter, with reference to FIGS. 4A to 9B, examples of the respective cases 1 to 6 described above will be described.

① 제2영역의 어드레스로 제1영역에서 사용되는 싱크 파트를 복수개 사용하는 경우① When using a plurality of sink parts used in the first area as the address of the second area

도 4a 및 도 4b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예를 나타낸다.4A and 4B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention.

도 4a를 참조하면, 제1영역의 ADIP 어드레스는 싱크 파트와 어드레스 파트로 이루어져 있고, 도 4b를 참조하면, 제2영역의 ADIP 어드레스는 제1영역에서 사용하는 싱크 파트를 복수개 반복하여 사용함으로써 제1영역과 제2영역을 구분한다.Referring to FIG. 4A, the ADIP address of the first region includes a sink part and an address part. Referring to FIG. 4B, the ADIP address of the second region may be formed by repeatedly using a plurality of sink parts used in the first region. The first area and the second area are distinguished.

② 제2영역의 어드레스로 제1영역에서 사용되는 싱크 비트(sync bit)의 순서를 변화시키는 경우② When the order of sync bits used in the first area is changed by the address of the second area

도 5a 및 도 5b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예를 나타낸다.5A and 5B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention.

도 5a를 참조하면, 제1영역의 ADIP 어드레스의 싱크 파트에서 각 싱크 블록은 모노토 비트와 싱크 비트로 이루어져 있다. 즉, 싱크 블록 "0"은 모노톤 비트와 싱크 비트 "0"으로 구성되고, 싱크 블록 "1"은 모노톤 비트와 싱크 비트 "1"로 구성되고, 싱크 블록 "2"는 모노톤 비트와 싱크 비트 "2"로 구성되고, 싱크 블록 "3"은 모노톤 비트와 싱크 비트 "3"으로 구성된다. 제1영역에서는 이와 같은 싱크 블록의 순서가 싱크 블록 "0", 싱크 블록 "1", 싱크 블록 "2", 싱크 블록 "3"의 순서로 되어 있다.Referring to FIG. 5A, in the sync part of the ADIP address of the first region, each sync block includes a monoto bit and a sync bit. That is, the sync block "0" is composed of monotone bits and sync bits "0", the sync block "1" is composed of monotone bits and sync bits "1", and the sync block "2" is monotone bits and sync bits " 2 ", and the sync block" 3 "consists of a monotone bit and a sync bit" 3 ". In the first area, such a sync block is in the order of a sink block "0", a sink block "1", a sink block "2", and a sink block "3".

도 5b를 참조하면, 제2영역의 ADIP 어드레스의 싱크 파트에서는 모노톤 비트와 싱크 비트로 이루어진 싱크 블록의 순서가 싱크 블록 "3", 싱크 블록 "2", 싱크 블록 "3", 싱크 블록 "0"의 순서로 되어 있다. 이와 같이 싱크 블록의 순서를 변화시킴으로써 제1영역과 제2영역의 어드레스를 구분할 수 있다.Referring to FIG. 5B, in the sync part of the ADIP address in the second region, the sync block including monotone bits and sync bits is in sync block “3”, sync block “2”, sync block “3”, and sync block “0”. Is in the order of. In this way, the address of the first area and the second area can be distinguished by changing the order of the sync blocks.

③ 제1영역에서 사용되는 싱크 비트의 조합을 변화시켜서 표현하는 경우③ When changing the combination of sync bits used in the first area

도 6a 및 도 6b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예를 나타낸다.6A and 6B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention.

도 6a를 참조하면, 제1영역의 ADIP 어드레스의 싱크 파트는 싱크 블록 "0", 싱크 블록 "1", 싱크 블록 "2", 싱크 블록 "3"의 4개의 싱크 블록으로 구성된다. 싱크 블록 "0"은 모노톤 비트와 싱크 비트 "0"으로 구성되고, 싱크 블록 "1"은 모노톤 비트와 싱크 비트 "1"로 구성되고, 싱크 블록 "2"는 모노톤 비트와 싱크 비트 "2"로 구성되고, 싱크 블록 "3"은 모노톤 비트와 싱크 비트 "3"으로 구성된다.Referring to FIG. 6A, the sink part of the ADIP address of the first region includes four sink blocks of sink block “0”, sink block “1”, sink block “2”, and sink block “3”. The sync block "0" is composed of monotone bits and sync bits "0", the sync block "1" is composed of monotone bits and sync bits "1", and the sync block "2" is monotone bits and sync bits "2". The sync block " 3 " consists of a monotone bit and a sync bit " 3 ".

도 6b를 참조하면, 제2영역의 ADIP 어드레스의 싱크 파트는 제1영역에서 사용되는 4개의 싱크 블록과 싱크 블록 "5"를 포함하는 5개의 싱크 블록으로 구성된다. 이와 같이 제2영역에서 모노톤 비트와 싱크 비트의 조합인 싱크 블록을 제1영역에서 사용하는 싱크 블록이 수보다 더 많이 사용함으로써 제1영역과 제2영역을 구별할 수 있다.Referring to FIG. 6B, the sink part of the ADIP address of the second region is composed of four sink blocks used in the first region and five sink blocks including the sink block “5”. In this way, the first block and the second area may be distinguished by using more than the number of sink blocks using the sync block, which is a combination of monotone bits and sync bits, in the first area.

④ 제2영역의 어드레스로 제1영역에서 사용되지 않는 특정 패턴을 삽입하여서 표현하는 경우④ When expressing by inserting a specific pattern not used in the first area to the address of the second area

도 7a 및 도 7b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예를 나타낸다.7A and 7B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention.

도 7a를 참조하면, 제1영역의 ADIP 어드레스는 싱크 파트와 데이터 파트로 이루어져 있다.Referring to FIG. 7A, an ADIP address of the first area includes a sync part and a data part.

도 7b를 참조하면, 제2영역의 ADIP 어드레스는 제1영역의 어드레스와 구별되게 하기 위해 싱크 파트의 앞에 특정 패턴이 삽입되어 있음을 알 수 있다. 이러한 특정 패턴으로 제1영역에서 사용되는 모노톤 비트, 싱크 비트 또는 ADIP 비트와 구별되는 패턴을 사용함으로써 제1영역과 제2영역을 구별하는 식별자로 사용할 수 있다. 이러한 식별자는 싱크 파트의 앞이나 뒤에 삽입될 수 있을 것이다.Referring to FIG. 7B, it can be seen that a specific pattern is inserted in front of the sink part so that the ADIP address of the second region is distinguished from the address of the first region. In this particular pattern, a pattern distinguishing from a monotone bit, a sync bit, or an ADIP bit used in the first area may be used as an identifier for distinguishing the first area from the second area. This identifier may be inserted before or after the sync part.

⑤ 제2영역의 어드레스의 특정 위치에 특정한 값을 나타내는 데이터 비트를 삽입하거나, 제1영역에서 사용하는 어떤 패턴과 데이터 비트로 제1영역에서 사용되지 않는 특정 조합을 생성하여서 표현하는 경우⑤ When a data bit representing a specific value is inserted at a specific position of an address in the second area, or a certain combination and data bit used in the first area are generated and represented by a specific combination not used in the first area.

도 8a 및 도 8b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예를 나타낸다.8A and 8B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention.

또 다른 방법으로, 제1영역에서 사용하는 모노톤 비트와 싱크 비트 및 데이터를 표현하는 ADIP 비트를 이용하여 제1영역에서 사용되는 않는 새로운 파트 예를 들어 식별자 파트를 형성하여 제2영역의 어드레스임을 식별할 수 있다. 예를 들어, 식별자 파트는 싱크 파트와 데이터 파트사이에 모노톤 비트와 데이터를 표현하는 ADIP 비트를 조합하고 생성하여 삽입함으로써 제1영역과 구별되는 제2영역의 식별자로 사용할 수 있다. 식별자 파트의 구체적인 예로, 싱크 파트와 유사하거나 데이터 파트와는 구별되도록 모노톤 비트 1과 ADIP 비트 1를 4번 사용하여 식별자로 이용한다.Alternatively, a new part not used in the first area, for example, an identifier part is formed by using the monotone bit used in the first area, the sync bit, and the ADIP bit representing the data, thereby identifying the address of the second area. can do. For example, the identifier part may be used as an identifier of a second area that is distinguished from the first area by combining, generating, and inserting a monotone bit and an ADIP bit representing data between the sync part and the data part. As a specific example of the identifier part, the monotone bit 1 and the ADIP bit 1 are used four times to be similar to the sync part or to be distinguished from the data part, and used as the identifier.

도 8a를 참조하면, 제1영역의 ADIP 어드레스는 싱크 파트와 데이터 파트로 이루어져 있고, 도 8b를 참조하면 제2영역의 ADIP 어드레스는 싱크 파트와 데이터 파트 사이에 식별자 파트가 삽입되어 있다. 이와 같이 모노톤 비트 1과 ADIP 비트 4로 이루어진 식별자 파트가 제1영역과 제2영역의 어드레스를 구분할 수 있다.Referring to FIG. 8A, the ADIP address of the first region includes a sink part and a data part. Referring to FIG. 8B, an identifier part is inserted between the sink part and the data part of the ADIP address of the second region. In this way, the identifier part composed of the monotone bit 1 and the ADIP bit 4 can distinguish addresses of the first area and the second area.

⑥ 제2영역의 어드레스로 데이터 파트에 제1영역에서 사용하지 않는 식별자를 사용함으로써 제1영역과 제2영역을 구별하는 경우⑥ When distinguishing the first area from the second area by using an identifier not used in the first area for the data part as the address of the second area.

도 9a 및 도 9b는 본 발명의 제1실시예에 따라 동일한 워블 형태와 동일한 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예를 나타낸다.9A and 9B illustrate an example of an address structure of a first region and a second region represented by the same wobble shape and the same address according to the first embodiment of the present invention.

도 9a를 참조하면, 제1영역의 ADIP 어드레스는 싱크 파트와 데이터 파트로 이루어져 있고, 데이터파트는 어드레스 파트와 예약 파트와 패리티 파트로 이루어져 있다.Referring to FIG. 9A, the ADIP address of the first region includes a sink part and a data part, and the data part includes an address part, a reservation part, and a parity part.

도 9b를 참조하면, 제2영역의 ADIP 어드레스는 싱크 파트와 데이터 파트로 이루어져 있고, 데이터 파트는 어드레스 파트와 패리티 파트로 이루어져 있다. 이와 같이, 제1영역에서 ADIP 어드레스를 표현하는 비트에 예약 비트(reserve bit)가 포함된 경우에 제2영역에서는 이 예약 비트를 제거하여 ADIP를 표현함으로써 싱크의 검출 간격을 변화시켜 제2영역의 식별자로 사용할 수 있다.Referring to FIG. 9B, the ADIP address of the second area includes a sink part and a data part, and the data part includes an address part and a parity part. As described above, when a reserved bit is included in the bit representing the ADIP address in the first area, the second area is removed to represent the ADIP by changing the detection interval of the sink to change the detection interval of the second area. Can be used as an identifier.

본 발명의 제2실시예Second embodiment of the present invention

본 발명의 제2실시예는 제1영역과 제2영역의 어드레스를 각각 두 개의 다른 워블로 표현하는 방법이다.The second embodiment of the present invention is a method of representing the addresses of the first region and the second region in two different wobbles.

기존의 기록 또는 재생 단위 블록을 사용할 수 있는 제1영역과 제1영역에 사용되는 기록 또는 재생 단위 블록의 크기보다 작은 기록 또는 재생 단위의 블록이 사용되는 제2영역을 구별하기 위해 제1영역과 제2영역을 두 개의 다른 워블로 표현함으로써 두 개의 다른 기록 또는 재생 단위 블록을 구분할 수 있다. 즉, 제1영역과 제2영역에서 사용되는 두 개의 다른 워블은 워블의 변조 방식이나 기본 주파수 등을 달리 사용하거나 또는 워블의 변조 방식과 기본 주파수를 모두 달리 사용하여 구분될 수 있다. 구체적인 예는 다음과 같다.The first area and the second area to distinguish between the first area that can use the existing recording or reproducing unit block and the second area that uses a block of the recording or reproducing unit smaller than the size of the recording or reproducing unit block used for the first area. By expressing the second area with two different wobbles, two different recording or reproduction unit blocks can be distinguished. That is, two different wobbles used in the first region and the second region may be distinguished using different wobble modulation schemes or fundamental frequencies, or different wobble modulation schemes and fundamental frequencies. Specific examples are as follows.

첫 번째는 제1영역과 제2영역에서 서로 다른 워블 변조 방식을 사용하는데 제1영역에서는 FSK (Frequency Shift Keying)를 사용하고, 제2영역에서는 BPSK (Binary Shift Keying)을 사용하여 두 개의 기록 또는 재생 단위 블록을 구분할 수 있다.The first uses different wobble modulation schemes in the first region and the second region, using FSK (Frequency Shift Keying) in the first region, and BPSK (Binary Shift Keying) in the second region. The reproduction unit block can be distinguished.

두 번째는, 제1영역과 제2영역의 워블 변조 방식으로 FSK 또는 BPSK를 동일하게 사용하고, 제1영역과 제2영역의 워블 기본 주파수를 다르게 사용하여 두 개의 기록 또는 재생 단위 블록을 구분할 수 있다. 예를 들어, 제1영역의 단위 블록 크기가 64KBytes 이고 제2영역의 단위 블록 크기가 32KBytes인 경우에, 제2영역의 워블 기본 주파수를 제1영역의 워블 기본 주파수의 2배를 사용하여 즉, 제1영역의 기본 주파수가 1MHz이면 제2영역의 기본 주파수는 2MHz를 사용하여 두 개의 기록 또는 재생 블록을 구분할 수 있다. 또는, 제1영역의 워블 주기가 n 크기의 채널 클럭 주기이면, 제2영역은 m 크기의 채널 클럭 주기를 사용하여 구분할 수 있다. 여기서, n, m은 임의의 정수를 나타낸다.Second, two recording or reproduction unit blocks can be distinguished by using the same FSK or BPSK as the wobble modulation scheme of the first region and the second region, and using different wobble fundamental frequencies of the first region and the second region. have. For example, when the unit block size of the first region is 64 KBytes and the unit block size of the second region is 32 KBytes, the wobble fundamental frequency of the second region is used by using twice the wobble fundamental frequency of the first region. When the fundamental frequency of the first region is 1 MHz, the fundamental frequency of the second region may be divided into two recording or reproduction blocks by using 2 MHz. Alternatively, if the wobble period of the first region is n channel clock periods, the second region may be divided using m channel clock periods. Here, n and m represent arbitrary integers.

세 번째는, 첫 번째 방법과 두 번째 방법을 조합하여 사용하는 방법으로, 제1영역과 제2영역의 워블 변조 방식으로 제1영역에서는 FSK를 사용하고 제2영역에서는 BPSK방식을 사용하면서 제1영역과 제2영역의 기본 워블 주파수를 각각 f0와 f1으로 달리 사용하여 두 개의 다른 영역을 구분할 수 있다.The third method is a combination of the first method and the second method. The first and second areas are wobble modulation methods using FSK in the first area and BPSK method in the second area. Two different regions may be distinguished by differently using the basic wobble frequencies of the region and the second region as f0 and f1, respectively.

본 발명의 제3실시예Third embodiment of the present invention

본 발명의 제3실시예는 제1영역과 제2영역의 어드레스를 각각 두 개의 다른 어드레스로 표현하는 방법이다.The third embodiment of the present invention is a method of expressing addresses of the first area and the second area by two different addresses.

기존의 기록 또는 재생 단위 블록을 사용할 수 있는 제1영역과 제1영역에 사용되는 기록 또는 재생 단위 블록의 크기보다 작은 기록 또는 재생 단위의 블록이 사용되는 제2영역을 구별하기 위해, 제1영역과 제2영역을 두 개의 다른 어드레스로 표현함으로써 두 개의 다른 기록 또는 재생 단위 블록을 구분할 수 있다. 즉, 제1영역과 제2영역에서 사용되는 두 개의 다른 어드레스는 비트의 수가 다른 어드레스를 사용하여 두 개의 다른 영역을 구분할 수 있다.In order to distinguish the first area in which the existing recording or reproducing unit block can be used from the second area in which a block of recording or reproducing unit smaller than the size of the recording or reproducing unit block used in the first area is used, the first area can be used. By expressing the and second areas by two different addresses, two different recording or reproduction unit blocks can be distinguished. In other words, two different addresses used in the first region and the second region may be divided into two different regions by using addresses having different numbers of bits.

도 10a 및 도 10b는 본 발명의 제3실시예에 따라 두 개의 다른 어드레스로 표현되는 제1영역과 제2영역의 어드레스 구조의 일 예이다.10A and 10B are examples of address structures of a first region and a second region represented by two different addresses according to the third embodiment of the present invention.

도 10a를 참조하면, 제1영역에서는 데이터 파트에 들어있는 어드레스 파트의 크기를 a 비트로 하고, 도 10b를 참조하면, 제2영역에서는 데이터 파트에 들어있는 어드레스 파트의 크기를 b 비트로 함으로써 제1영역과 제2영역을 간단히 구별할 수 있다.Referring to FIG. 10A, in the first area, the size of the address part included in the data part is a bit, and in FIG. 10B, in the second area, the size of the address part included in the data part is b bit, so that the first area is the first area. And the second region can be easily distinguished.

본 발명의 제4실시예Fourth embodiment of the present invention

본 발명의 제4실시예는 제1영역과 제2영역의 어드레스를 각각 두 개의 다른 워블과 두 개가 다른 어드레스로 표현하는 방법이다.A fourth embodiment of the present invention is a method of expressing addresses of a first region and a second region by two different wobbles and two different addresses.

기존의 기록 또는 재생 단위 블록을 사용할 수 있는 제1영역과 제1영역에 사용되는 기록 또는 재생 단위 블록의 크기보다 작은 기록 또는 재생 단위의 블록을 가지는 제2영역을 구별하기 위해 제1영역과 제2영역을 두 개의 다른 워블과 두 개의 다른 어드레스로 표현함으로써 두 개의 다른 기록 또는 재생 단위 블록을 구분할 수 있다.The first area and the first area to distinguish between a first area capable of using existing recording or reproduction unit blocks and a second area having blocks of recording or reproduction units smaller than the size of the recording or reproduction unit block used in the first area. Two different recording or reproduction unit blocks can be distinguished by representing two regions with two different wobbles and two different addresses.

즉, 제1영역과 제2영역에 다른 워블 변조 방식과 비트의 수가 다른 어드레스를 사용하거나, 또는 제1영역과 제2영역에 다른 워블 변조 방식과 비트의 수는 동일하지만 어드레스의 하나 또는 복수 개의 특정 비트에 영역을 구별하는 식별자를 포함하는 어드레스를 사용하거나, 또는 제1영역과 제2영역에 기본 주파수가 다른 워블 방식과 비트의 수가 다른 어드레스를 사용하거나 또는 제1영역과 제2영역에 기본 주파수가 다른 워블 방식과 비트의 수는 동일하지만 어드레스의 하나 또는 복수 개의 특정 비트에 영역을 구별하는 식별자를 포함하는 어드레스를 사용하거나,또는 제1영역과 제2영역에 기본 주파수가 다르고 변조 방식이 다른 워블과 비트 수가 다른 어드레스를 사용하거나, 또는 제1영역과 제2영역에 기본 주파수가 다르고 변조 방식이 다른 워블과 비트의 수는 동일하지만 어드레스의 하나 또는 복수 개의 특정 비트에 영역을 구별하는 식별자를 포함하는 어드레스를 사용하여 구분될 수 있다. 구체적인 사용 예는 다음과 같다.That is, different wobble modulation methods and different numbers of bits are used in the first area and the second area, or different wobble modulation methods and the same number of bits are used in the first area and the second area, but one or more addresses are used. Use an address that includes an identifier that distinguishes a region from a specific bit, or use an address with a different number of bits and a wobble method having a different fundamental frequency in the first region and the second region, or use the address in the first region and the second region. Wobble methods with different frequencies are the same, but use an address including an identifier for distinguishing areas in one or more specific bits of the address, or different fundamental frequencies and different modulation methods in the first area and the second area. Use an address with a different number of bits from the wobble or a wobble having a different fundamental frequency and a different modulation method in the first region and the second region. And the number of bits are the same, but may be distinguished using an address including an identifier identifying a region in one or a plurality of specific bits of the address. Specific examples of use are as follows.

(1) 제1영역에서는 FSK 방식과 a비트 크기의 어드레스를 사용하고 제2영역에서는 BPSK 방식과 b 비트 크기의 어드레스를 사용하여 두 개의 기록 또는 재생 단위 블록을 구분할 수 있다.(1) Two recording or reproducing unit blocks can be distinguished by using an FSK method and an address of a bit size in the first area, and an address of a bit size of BPSK in the second area.

(2) 제1영역에서는 워블 변조 방식으로 FSK를 제2영역에서는 BPSK를 사용하고 제1영역과 제2영역 모두 a비트 크기의 어드레스를 사용하고 최상위 비트의 값을 '0'과 '1'로 구분하여 영역을 판별하는 식별자로 사용하여 두 개의 기록 또는 재생 단위 블록을 구분할 수 있다.(2) In the first region, FSK is used as the wobble modulation method, in the second region, BPSK is used, and in the first region and the second region, an address of a bit size is used, and the value of the most significant bit is set to '0' and '1'. Two recording or reproduction unit blocks can be distinguished by using the identifier as an identifier for discriminating an area.

(3) 다른 방법으로 제1영역과 제2영역의 워블 변조 방식으로 FSK 또는 BPSK를 동일하게 사용하고 제1영역에서는 f0의 기본 워블 주파수와 a비트 크기의 어드레스를 사용하고 제2영역에서는 f1의 기본 워블 주파수와 b 비트 크기의 어드레스를 사용하여 두 개의 기록 또는 재생 단위 블록을 구분할 수 있다.(3) Alternatively, use the same FSK or BPSK as the wobble modulation scheme of the first region and the second region, use a basic wobble frequency of f0 and an address of a bit size in the first region, and use f1 in the second region. The basic wobble frequency and the address of the b bit size can be used to distinguish two recording or reproduction unit blocks.

(4) 또 다른 방법으로, 제1영역과 제2영역의 워블 변조 방식으로 FSK 또는 BPSK를 동일하게 사용하고 제1영역에서는 f0의 기본 워블 주파수를 사용하고 제2영역에서는 f1의 기본 워블 주파수를 사용하고 제1영역과 제2영역 모두 a비트 크기의 어드레스를 사용하면서 최상위 비트의 값을 '0'과 '1'로 구분하여 영역을 판별하는식별자로 사용하여 두 개의 기록 또는 재생 단위 블록을 구분할 수 있다.(4) Alternatively, use the same FSK or BPSK as the wobble modulation scheme of the first region and the second region, use the basic wobble frequency of f0 in the first region, and use the basic wobble frequency of f1 in the second region. The first and second regions can be distinguished between two recording or playback unit blocks by using the address of a bit size and identifying the region by dividing the value of the most significant bit into '0' and '1'. Can be.

(5) 또 다른 방법으로, 제1영역은 기본 워블 주파수가 f0인 FSK방식과 a비트 크기의 어드레스를 사용하고 제2영역은 기본 워블 주파수가 f1인 BPSK방식과 b비트 크기의 어드레스를 사용하여 두 개의 기록 또는 재생 단위 블록을 구분할 수 있다.(5) Alternatively, the first region uses the FSK scheme with a basic wobble frequency of f0 and an address of a bit size, and the second region uses the BPSK scheme with a basic wobble frequency of f1 and an address of a b bit size. Two recording or reproduction unit blocks can be distinguished.

(6) 또 다른 방법으로, 제1영역은 기본 워블 주파수가 f0인 FSK방식을 사용하고 제2영역은 기본 워블 주파수가 f1인 BPSK방식을 사용하면서 제1영역과 제2영역 모두 a비트 크기의 어드레스를 사용하면서 최상위 비트의 값을 '0'과 '1'로 구분하여 영역을 판별하는 식별자로 사용하여 두 개의 기록 또는 재생 단위 블록을 구분할 수 있다.(6) Alternatively, the first region uses the FSK scheme with a basic wobble frequency of f0 and the second region uses a BPSK scheme with a basic wobble frequency of f1, while both the first region and the second region have a bit size. Two recording or reproduction unit blocks can be distinguished by using an address as an identifier for identifying a region by dividing the value of the most significant bit into '0' and '1'.

도 11은 본 발명에 따른 디스크를 제조하는 성형 장치의 개략적인 블록도이다.11 is a schematic block diagram of a forming apparatus for producing a disc according to the present invention.

도 11을 참조하면, 디스크 성형 장치는 제어부(10)와, 어드레스 발생부(20)와, 신호처리부(30)와, 레이저(40)와, 변조부(50)와, 커팅 헤드(60)와, 기판 회전/이송부(80)를 포함한다.Referring to FIG. 11, the disk forming apparatus includes a control unit 10, an address generator 20, a signal processor 30, a laser 40, a modulator 50, a cutting head 60, And a substrate rotation / transfer unit 80.

디스크 성형 과정은 연마한 유리 기판에 포토레지스트를 도포하고 이 감광막에 레이저 빔에 의한 노광에 의해 피트나 그루브를 형성하는 커팅을 행한다. 특히, 본 발명에 따른 성형 과정은 디스크의 기록 가능영역중에서 내주측에 위치한 제1영역에는 제1어드레스에 기초한 워블링에 의한 그루브의 커팅이 행해지고, 외주측에 위치하는 제2영역에는 제2어드레스에 기초한 워블링에 의한 그루브의 커팅이 행해진다.In the disk forming step, a photoresist is applied to the polished glass substrate, and the photosensitive film is cut to form pits or grooves by exposure with a laser beam. Particularly, in the forming process according to the present invention, the groove is cut by wobbling based on the first address in the first area located on the inner circumference side of the recordable area of the disc, and the second address is located in the second area located on the outer circumference side. The groove is cut by the wobbling based on.

어드레스 발생부(20)는 절대 어드레스로서의 값을 순차적으로 발생한다.The address generator 20 sequentially generates values as absolute addresses.

커팅부는 포토레지스트된 유리 기판(70)에 레이저 빔을 조사하여 커팅을 행하는 광학부(40,50,60)와, 유리 기판(70)을 회전 구동 및 슬라이드 이송하는 기판 회전/이송부(80)와, 입력 데이터를 기록 데이터로 변환하여 광학부에 공급하는 신호처리부(30)를 포함한다.The cutting unit is an optical unit (40, 50, 60) for cutting by irradiating a laser beam to the photoresist glass substrate 70, the substrate rotation / transfer unit 80 for rotationally driving and slide transfer the glass substrate 70 and And a signal processing unit 30 which converts the input data into recording data and supplies it to the optical unit.

변조부(50)는 레이저 광원(40)으로부터의 출사 광을 기록 데이터에 기초하여 변조하고, 커팅 헤드부(60)는 변조부(50)로부터의 변조 빔을 집광하여 유리 기판(70)의 포토레지스트면에 조사한다.The modulator 50 modulates the light emitted from the laser light source 40 based on the recording data, and the cutting head 60 condenses the modulated beam from the modulator 50 so as to condense the photo of the glass substrate 70. Irradiate to the resist surface.

기판 회전/이송부(80)는 유리 기판(70)을 회전 구동하고, 그 반경 방향으로 슬라이드시키고, 커팅 헤드부(60)의 트랙킹 등을 제어하는 서보 역할을 한다.The substrate rotation / transfer unit 80 rotates the glass substrate 70, slides in the radial direction thereof, and serves as a servo for controlling the tracking of the cutting head unit 60 and the like.

신호처리부(30)는 어드레스 발생부(20)로부터 공급되는 어드레스 정보에 기초하여 에러 정정 부호 등을 부가하여 입력 데이터를 포맷하거나 포맷된 데이터에 소정의 연산 처리를 하여 변조 신호를 형성한다.The signal processor 30 adds an error correction code or the like based on the address information supplied from the address generator 20 to format the input data or perform a predetermined calculation on the formatted data to form a modulated signal.

커팅시 기판 회전/이송부(80)가 유리 기판(70)을 일정 선속도로 회전 구동하여 유리 기판을 회전시킨 상태에서 소정의 트랙 피치로 나선 형상의 트랙이 형성되어 가도록 슬라이드시킨다. 그리고, 레이저 광원(40)으로부터의 출사광은 변조부(50)를 통해 신호처뤼부(30)로부터의 변조 신호에 기초하는 변조빔으로 되어 커팅 헤드부(60)로부터 유리 기판(70)의 포토레지스트면에 조사되고 그 결과 포토레지스트가 데이터나 그루브에 기초하여 감광된다.During cutting, the substrate rotation / transfer unit 80 drives the glass substrate 70 to rotate at a predetermined linear speed, thereby sliding the spiral track to be formed at a predetermined track pitch in a state in which the glass substrate is rotated. The light emitted from the laser light source 40 becomes a modulated beam based on the modulated signal from the signal processing section 30 through the modulating section 50, and thus the photo of the glass substrate 70 from the cutting head section 60. The resist surface is irradiated and, as a result, the photoresist is photosensitized based on data or grooves.

제어부(10)는 이러한 커팅부(90)의 커팅 시 동작을 제어하고, 기판 회전/이송부(80)의 커팅 위치에 따라 어드레스 발생부(20)를 제어한다. 특히, 제어부(10)는 본 발명에 따라 기판 회전/이송부(80)의 커팅 위치가 디스크의 내주에 위치한 제1영역이라고 판단된 경우에 제어부(10)는 제1어드레스에 기초하여 커팅이 되도록 어드레스 발생부(20)와 커팅부(90)를 제어한다. 그리고, 제어부(10)는 이러한 커팅 동작이 제1영역의 끝부분까지 진행되어, 커팅 위치가 제2영역이라고 판단된 경우에 제2어드레스에 기초하여 커팅이 되도록 어드레스 발생부(20)와 커팅부(90)를 제어한다.The controller 10 controls the cutting operation of the cutting unit 90, and controls the address generator 20 according to the cutting position of the substrate rotation / transfer unit 80. In particular, when the controller 10 determines that the cutting position of the substrate rotation / transfer unit 80 is the first area located on the inner circumference of the disk according to the present invention, the controller 10 addresses the cutting based on the first address. The generator 20 and the cutting unit 90 are controlled. In addition, the controller 10 performs the cutting operation to the end of the first region, and when the cutting position is determined to be the second region, the controller 10 cuts based on the second address. Control 90.

도 12는 본 발명의 제2실시예에 따라 도 11에 도시된 변조부의 구체적인 블록도이다.12 is a detailed block diagram of a modulator shown in FIG. 11 according to a second embodiment of the present invention.

도 12를 참조하면, 신호처리부(30)는 영역 판단부(31)를 포함하고, 변조부(50)는 제1변조부(51)와, 제2변조부(52)를 포함한다.Referring to FIG. 12, the signal processor 30 includes an area determiner 31, and the modulator 50 includes a first modulator 51 and a second modulator 52.

본 발명의 제2실시예에 따라 제어부(10)는 디스크의 제1영역에 관한 어드레스인 경우에는 제1변조 방식 등에 의해 변조하여 어드레스를 기록하도록 제어하고, 디스크의 제2영역에 관한 어드레스인 경우에는 제2변조 방식 등에 의해 변조하여 어드레스를 기록하도록 제어한다.According to the second embodiment of the present invention, the control unit 10 controls to record the address by modulating the first modulation method or the like in the case of the address of the first area of the disc, and in the case of the address of the second area of the disc. Is controlled to record an address by modulating by a second modulation method or the like.

제어부(10)는 현재 커팅하려는 어드레스가 제1영역에 관한 것인지 제2영역에 관한 것인지를 결정하고 제1영역에 관한 것이면 제1변조부(51)가 활성화되도록 제어하고, 제2영역에 관한 것이면 제2변조부(52)가 활성화되도록 제어한다.The controller 10 determines whether the address to be cut is related to the first region or the second region, and controls the first modulator 51 to be activated when the first region is related to the first region. The second modulator 52 is controlled to be activated.

제1변조부(51)가 활성화되면 신호처리부(30)로부터 어드레스 정보를 수신하여 제1 변조 방식에 따라 변조를 수행하고 제2변조부(52)가 활성화되면신호처리부(30)로부터 어드레스 정보를 수신하여 제2 변조 방식에 따라 변조를 수행하여 변조된 데이터를 커팅 헤드(60)로 전송한다. 여기서, 제1변조 방식과 제2변조 방식은 앞서 설명한 제2실시예에서 설명한 바와 같은 다양한 방법으로 구별할 수 있다.When the first modulator 51 is activated, it receives address information from the signal processor 30 to perform modulation according to the first modulation scheme. When the second modulator 52 is activated, the address information is received from the signal processor 30. Receives a modulation according to the second modulation scheme to transmit the modulated data to the cutting head (60). Here, the first modulation method and the second modulation method may be distinguished by various methods as described in the above-described second embodiment.

도 13은 본 발명의 제1실시예 및 제3실시예에 따라 도 11에 도시된 신호처리부의 구체적인 블록도이다.FIG. 13 is a detailed block diagram of the signal processor shown in FIG. 11 according to the first and third embodiments of the present invention.

본 발명의 제1실시예 또는 제3실시예에 따라 제어부(10)는 디스크의 제1영역에 관한 어드레스인 경우에는 제1어드레스를 생성하도록 제어하고, 디스크의 제2영역에 관한 어드레스인 경우에는 제2어드레스를 생성하도록 제어한다.According to the first or third embodiment of the present invention, the control unit 10 controls to generate a first address in the case of an address relating to the first area of the disc, and in the case of an address relating to the second area of the disc. Control to generate a second address.

제어부(10)는 현재 커팅하려는 어드레스가 제1영역에 관한 것인지 제2영역에 관한 것인지를 결정하고 제1영역에 관한 것이면 제1어드레스 생성부(31)가 활성화되도록 제어하고, 제2영역에 관한 것이면 제2어드레스 생성부(32)가 활성화되도록 제어한다.The controller 10 determines whether the address to be cut is related to the first area or the second area, and if the address is related to the first area, controls the first address generation unit 31 to be activated. If so, the second address generator 32 is controlled to be activated.

제1어드레스 생성부(31)가 활성화되면 어드레스 발생부(20)로부터 어드레스 데이터를 수신하여 제1어드레스를 생성하고, 제2어드레스 생성부(32)가 활성화되면 어드레스 발생부(20)로부터 어드레스 데이터를 수신하여 제2어드레스를 생성한 다음 생성된 어드레스 정보를 신호처리부(30)로 출력한다. 여기서, 제1어드레스와 제2어드레스는 앞서 설명한 제1실시예 또는 제3실시예에서 설명한 바와 같은 다양한 방법으로 구별할 수 있다.When the first address generator 31 is activated, the address data is received from the address generator 20 to generate a first address. When the second address generator 32 is activated, the address data from the address generator 20 is generated. After receiving the second address to generate a second address and outputs the generated address information to the signal processor (30). Here, the first address and the second address may be distinguished by various methods as described in the above-described first or third embodiment.

도 14는 본 발명에 따른 디스크 드라이브 장치의 개략적인 블록도이다.14 is a schematic block diagram of a disk drive apparatus according to the present invention.

도 14를 참조하면, 디스크 드라이브 장치는 픽업(100)과, 레이저 구동부(110)와, 매트릭스 회로(120)와, 서보(130)와, 시스템 제어부(140)와, 신호처리부(200)를 포함한다.Referring to FIG. 14, a disk drive apparatus includes a pickup 100, a laser driver 110, a matrix circuit 120, a servo 130, a system controller 140, and a signal processor 200. do.

픽업(100)은 디스크상의 기록 가능 영역에서의 그루브 트랙의 워블링으로서 매립된 ADIP 정보를 판독한다. 기록시에는 픽업에 의해 기록가능 영역에서의 트랙에 사용자 데이터가 페이즈 체인지 마크로서 기록되고, 재생시에는 픽업에 의해 기록된 페이즈 체인지 마크의 판독이 행해진다.The pickup 100 reads the embedded ADIP information as wobbling of the groove track in the recordable area on the disc. At the time of recording, the user data is recorded as a phase change mark on the track in the recordable area by pickup, and at the time of reproduction, the phase change mark recorded by the pickup is read out.

픽업의 레이저 다이오드는 레이저 구동부(110)로부터의 드라이브 신호에 의해 레이저 발광 구동된다.The laser diode of the pickup is driven by laser emission by a drive signal from the laser driver 110.

디스크로부터 반사광 정보는 광 검출기에 의해 검출되고 수광 광량에 따른 전기 신호로 되어 매트릭스 회로(120)에 공급된다.The reflected light information from the disk is detected by the photo detector and supplied to the matrix circuit 120 as an electric signal according to the received light amount.

매트릭스 회로는 광 검출기로부터의 출력 전류를 수신하여 재생 데이터에 상당하는 고주파 신호, 서보 제어를 위한 신호 및 그루브의 워블링에 관계되는 신호를 생성한다.The matrix circuit receives the output current from the photodetector and generates a high frequency signal corresponding to the reproduction data, a signal for servo control, and a signal related to the wobbling of the groove.

매트릭스 회로로부터 출력되는 재생 데이터 신호는 기록/독출부(210)로, 서보 제어 신호는 서보(130)로, 워블링에 관계되는 신호는 워블 신호 처리부(240)로 공급된다.The reproduction data signal output from the matrix circuit is supplied to the recording / reading unit 210, the servo control signal to the servo 130, and the signal related to the wobbling is supplied to the wobble signal processing unit 240.

기록/독출부(210)는 재생 데이터 신호를 이치화 처리하고 PLL에 의한 재생 클럭 생성 처리등을 행하여 페이지 체인지 마크로서 판독된 데이터를 재생하여 변복조부(220)로 공급한다.The recording / reading unit 210 binarizes the reproduced data signal, performs a reproduced clock generation process by the PLL, and the like, reproduces the data read as the page change mark, and supplies it to the demodulation unit 220.

변/복조부(220)는 재생시의 디코더 기능과 기록시의 인코더 기능을 한다.The modulator / demodulator 220 functions as a decoder during playback and an encoder during recording.

재생시에는 디코드 처리로서 재생 클럭에 기초하여 RLL 코드의 복조 처리를 행한다.During reproduction, demodulation processing of the RLL code is performed based on the reproduction clock as a decoding process.

ECC 인코더/디코더(230)는 기록시에 에러 정정 코드를 부가하는 ECC 인코드 처리와 재생시에 에러 정정을 행하는 ECC 디코드 처리를 행한다. ECC 인코더/디코더(230)에서 재생 데이터로 디코드된 데이터는 시스템 제어부(140)의 지시에 기초하여 판독되어 AV 시스템으로 전송된다.The ECC encoder / decoder 230 performs ECC encoding processing for adding an error correction code at the time of recording and ECC decoding processing for performing error correction at the time of reproduction. Data decoded as reproduction data by the ECC encoder / decoder 230 is read out based on an instruction of the system control unit 140 and transmitted to the AV system.

매트릭스 회로(120)로부터 출력되는 그루브의 워블링에 관계된 신호인 푸시풀 신호는 워블 신호 처리부(240)에서 처리된다. ADIP 정보로서의 푸시풀 신호는 워블 신호 처리부(240)에서 복조되고 ADIP 어드레스를 구성하는 데이터 스트림으로 복조되어 어드레스 검출부(250)에 공급된다.The push-pull signal, which is a signal related to the wobbling of the groove output from the matrix circuit 120, is processed by the wobble signal processor 240. The push-pull signal as the ADIP information is demodulated by the wobble signal processing unit 240 and demodulated into a data stream constituting an ADIP address and supplied to the address detection unit 250.

어드레스 검출부(250)는 공급되는 데이터에 대한 디코드를 행하여 어드레스값을 얻어 시스템 제어부(140) 및 기록/독출부(210)에 공급한다.The address detector 250 decodes the supplied data, obtains an address value, and supplies the address value to the system controller 140 and the write / read unit 210.

특히 본 발명에 따라 시스템 제어부(140)는 기록/재생할 데이터가 디스크의 제1영역에 관한 어드레스이면 제1어드레스로 처리되도록 워블신호 처리부(240) 또는 어드레스 검출부(250)를 제어하고, 기록/재생할 데이터가 디스크의 제2영역에 관한 어드레스이면 제2어드레스로 처리되도록 워블신호 처리부(240) 또는 어드레스 검출부(250)를 제어한다.In particular, according to the present invention, the system control unit 140 controls the wobble signal processing unit 240 or the address detection unit 250 to process the first address if the data to be recorded / reproduced is an address relating to the first area of the disc, If the data is an address relating to the second area of the disc, the wobble signal processing unit 240 or the address detecting unit 250 is controlled to process the second address.

도 15는 본 발명의 제2실시예에 따라 도 14에 도시된 워블신호처리부의 구체적인 블록도이다.FIG. 15 is a detailed block diagram of a wobble signal processor shown in FIG. 14 according to a second embodiment of the present invention.

도 12를 참조하면, 워블신호처리부(240)는 제1복조부(241)와, 제2복조부(242)를 포함한다.Referring to FIG. 12, the wobble signal processor 240 includes a first demodulator 241 and a second demodulator 242.

본 발명의 제2실시예에 따라 시스템 제어부(140)는 디스크의 제1영역에 관한 어드레스인 경우에는 제1복조 방식 등에 의해 복조하여 어드레스를 검출하도록 제어하고, 디스크의 제2영역에 관한 어드레스인 경우에는 제2복조 방식 등에 의해 복조하여 어드레스를 검출하도록 제어한다.According to the second embodiment of the present invention, the system control unit 140 controls to detect an address by demodulating by a first demodulation method or the like in the case of an address relating to a first area of the disc, and an address relating to the second area of the disc. In this case, control is performed to detect an address by demodulating by a second demodulation method or the like.

시스템 제어부(140)는 현재 기록/재생하려는 어드레스가 제1영역에 관한 것인지 제2영역에 관한 것인지를 결정하고 제1영역에 관한 것이면 제1복조부(241)가 활성화되도록 제어하고, 제2영역에 관한 것이면 제2복조부(242)가 활성화되도록 제어한다.The system controller 140 determines whether the address to be recorded / reproduced is related to the first area or the second area, and controls the first demodulator 241 to be activated if the address is related to the first area. If it is related to the second demodulator 242 is controlled to be activated.

제1복조부(241)가 활성화되면 매트릭스 회로(120)로부터 수신된 워블링 그루브에 관계된 신호를 제1 복조 방식에 따라 복조를 수행하고 제2복조부(242)가 활성화되면 매트릭스 회로(120)로부터 수신된 워블링 그루브에 관계된 신호를 제2 복조 방식에 따라 복조를 수행하여 복조된 데이터를 어드레스 검출부(250)로 전송한다.여기서, 제1복조 방식과 제2복조 방식은 앞서 설명한 제2실시예에서 설명한 바와 같은 다양한 방법으로 구별할 수 있다.When the first demodulator 241 is activated, the signal related to the wobbling groove received from the matrix circuit 120 is demodulated according to the first demodulation scheme. When the second demodulator 242 is activated, the matrix circuit 120 is activated. Demodulating the signal related to the wobbling groove received from the second demodulation scheme according to the second demodulation scheme, and transmitting the demodulated data to the address detection unit 250. Here, the first demodulation scheme and the second demodulation scheme are described in the second embodiment. This can be distinguished in various ways as described in the examples.

도 16은 본 발명의 제1실시예 및 제3실시예에 따라 도 14에 도시된 어드레스 검출부의 구체적인 블록도이다.16 is a detailed block diagram of the address detecting unit shown in FIG. 14 according to the first and third embodiments of the present invention.

본 발명의 제1실시예 또는 제3실시예에 따라 시스템 제어부(140)는 디스크의 제1영역에 관한 어드레스인 경우에는 제1어드레스를 검출하도록 제어하고, 디스크의 제2영역에 관한 어드레스인 경우에는 제2어드레스를 검출하도록 제어한다.According to the first or third embodiment of the present invention, the system control unit 140 controls to detect the first address when the address is for the first area of the disk, and when it is the address for the second area of the disk. Control to detect the second address.

시스템 제어부(140)는 현재 기록/재생하려는 어드레스가 제1영역에 관한 것인지 제2영역에 관한 것인지를 결정하고 제1영역에 관한 것이면 제1어드레스 검출부(251)가 활성화되도록 제어하고, 제2영역에 관한 것이면 제2어드레스 검출부(252)가 활성화되도록 제어한다.The system controller 140 determines whether the address to be recorded / reproduced is related to the first area or the second area, and controls the first address detection unit 251 to be activated if the address is related to the first area. If it is related to the second address detection unit 252 is controlled to be activated.

제1어드레스 검출부(251)가 활성화되면 워블 신호 처리부(240)로부터 수신된 어드레로부터 제1어드레스를 검출하고, 제2어드레스 검출부(252)가 활성화되면 워블 신호 처리부(240)로부터 제2어드레스를 검출하고, 검출된 어드레스 정보를 시스템 제어부(140)와 기록/독출부로 출력한다. 여기서, 제1어드레스와 제2어드레스는 앞서 설명한 제1실시예 또는 제3실시예에서 설명한 바와 같은 다양한 방법으로 구별할 수 있다.When the first address detection unit 251 is activated, the first address is detected from the address received from the wobble signal processing unit 240, and when the second address detection unit 252 is activated, the second address is detected by the wobble signal processing unit 240. The detected address information is outputted to the system control unit 140 and the recording / reading unit. Here, the first address and the second address may be distinguished by various methods as described in the above-described first or third embodiment.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.The invention can also be embodied as computer readable code on a computer readable recording medium. The computer-readable recording medium includes all kinds of recording devices in which data that can be read by a computer system is stored. Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage, and the like, and may also be implemented in the form of a carrier wave (for example, transmission over the Internet). Include. The computer readable recording medium can also be distributed over network coupled computer systems so that the computer readable code is stored and executed in a distributed fashion.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

상술한 바와 같이 본 발명에 따르면, 광디스크의 액세스나 기타 정보 독출을 위해서 어드레스 정보나 기타 정보를 디스크상에 워블 형태로 성형할 때, 두 개의 다른 기록 또는 재생 단위 블록을 갖는 영역에 대해 서로 다른 워블로 어드레스를 생성하여 서로 다른 크기의 기록 또는 재생 단위 블록을 구별하거나 동일한 워블에 두 개의 블록을 구분짓는 식별자를 포함시켜서 어드레스를 생성하여 서로 다른 크기의 기록 또는 재생 단위 블록을 구별함으로써, 하나의 기록 또는 재생 단위 블록이 겹치는 것을 방지하여 에러 정정 효율을 높일 수 있다.As described above, according to the present invention, when forming address information or other information in a wobble form on the disk for accessing an optical disk or reading other information, different wares for an area having two different recording or reproducing unit blocks are provided. One record is generated by generating a blow address to distinguish recording or reproducing unit blocks of different sizes or by generating an address by including an identifier that distinguishes two blocks in the same wobble to distinguish recording or reproducing unit blocks of different sizes. Alternatively, the error correction efficiency can be improved by preventing the reproduction unit blocks from overlapping each other.

Claims (52)

기록/재생 장치에 있어서,In the recording / reproducing apparatus, 정보 저장 매체의 데이터 기록 가능 영역에 마련된 제1영역 및 상기 데이터 기록 가능 영역에 마련되며 상기 제1영역에 사용되는 기록/재생 단위 블록의 크기와 다른 크기의 기록/재생 단위 블록을 사용하는 제2영역을 구별할 수 있도록 하기 위한 제1어드레스 및 제2어드레스의 신호 처리를 수행하여 상기 정보 저장 매체에 데이터를 기록하거나 상기 정보 저장 매체로부터 데이터를 독출하는 신호처리부와,A first area provided in the data recordable area of the information storage medium and a second recording / reproducing unit block provided in the data recordable area and using a recording / reproducing unit block having a size different from that of the recording / reproducing unit block used in the first area. A signal processor for performing signal processing of the first address and the second address to distinguish the area, and writing data to or reading data from the information storage medium; 상기 정보 저장 매체의 제1영역에는 제1어드레스를 사용하고 제2영역에는 제2어드레스를 사용하여 데이터를 기록/재생할 수 있도록 상기 신호처리부를 제어하는 제어부를 포함하는 것을 특징으로 하는 기록/재생 장치.And a control unit for controlling the signal processing unit to record / reproduce data using a first address in a first area of the information storage medium and a second address in a second area of the information storage medium. . 제1항에 있어서,The method of claim 1, 상기 신호처리부는 상기 제1어드레스를 제1워블처리 방법에 의해 처리하는 제1워블처리부와 상기 제2어드레스를 제2워블 처리 방법에 의해 처리하는 제2워블처리부를 가지는 워블신호 처리부를 포함하고,The signal processing unit includes a wobble signal processing unit having a first wobble processing unit for processing the first address by a first wobble processing method and a second wobble processing unit for processing the second address by a second wobble processing method, 상기 제어부는,The control unit, 데이터를 상기 제1영역에 기록/재생하는 경우에는 상기 데이터에 관한 제1어드레스를 상기 제1워블처리부에 의해 처리되도록 제어하고, 데이터를 상기 제2영역에 기록/재생하는 경우에는 상기 데이터에 관한 제2어드레스를 상기 제2워블처리부에 의해 처리되도록 제어하는 것을 특징으로 하는 기록/재생 장치.When data is recorded / reproduced in the first area, the first address related to the data is controlled to be processed by the first wobble processing unit, and when data is recorded / reproduced in the second area, And a second address to be processed by the second wobble processing unit. 제2항에 있어서,The method of claim 2, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 워블 변조 방식을 이용하는 것을 특징으로 하는 기록/재생 장치.And the first wobble processing method and the second wobble processing method use different wobble modulation methods. 제3항에 있어서,The method of claim 3, 상기 제1워블처리 방법은 BPSK를 이용하고, 상기 제2워블처리방법은 FSK를 이용하는 것을 특징으로 하는 기록/재생 장치.And the first wobble processing method uses BPSK and the second wobble processing method uses FSK. 제2항에 있어서,The method of claim 2, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 기본 주파수를 이용하는 것을 특징으로 하는 기록/재생 장치.And the first wobble processing method and the second wobble processing method use different fundamental frequencies. 제2항에 있어서,The method of claim 2, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 채널 클럭의 워블 주기를 이용하는 것을 특징으로 하는 기록/재생 장치.And the first wobble processing method and the second wobble processing method use wobble periods of different channel clocks. 제1항에 있어서,The method of claim 1, 상기 신호처리부는 상기 제1어드레스를 검출하는 제1어드레스 검출부와 상기 제2어드레스를 검출하는 제2어드레스 검출부를 가지는 어드레스 검출부를 포함하고,The signal processing unit includes an address detecting unit having a first address detecting unit detecting the first address and a second address detecting unit detecting the second address, 상기 제어부는,The control unit, 상기 데이터를 상기 제1영역에 기록/재생하는 경우에는 상기 데이터에 관한 제1어드레스가 상기 제1어드레스 검출부에 의해 검출되도록 제어하고, 데이터를 상기 제2영역에 기록/재생하는 경우에는 상기 데이터에 관한 제2어드레스가 상기 제2어드레스 검출부에 의해 검출되도록 제어하는 것을 특징으로 하는 기록/재생 장치.When the data is recorded / reproduced in the first area, the first address related to the data is controlled to be detected by the first address detector, and when the data is recorded / reproduced in the second area, And a second address relating to the second address detection unit to detect the second address. 제7항에 있어서,The method of claim 7, wherein 상기 제2어드레스는 상기 제1어드레스에는 존재하지 않는 식별자를 포함하는 것을 특징으로 하는 기록/재생 장치.And the second address includes an identifier that does not exist in the first address. 제8항에 있어서,The method of claim 8, 상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며,The first address and the second address are composed of sink and address data, respectively. 상기 제2어드레스에 포함되는 상기 식별자는, 상기 제1어드레스의 싱크의 반복 회수 변경, 상기 제1어드레스의 싱크의 순서 변화, 상기 제1어드레스의 싱크 조합의 변화, 특정 패턴의 사용, 특정 조합의 사용 중 적어도 하나를 이용하여 만들어지는 것을 특징으로 하는 기록/재생 장치.The identifier included in the second address may include changing the number of repetitions of the sync of the first address, changing the order of the sync of the first address, changing the sync combination of the first address, using a specific pattern, and using a specific combination. Recording / reproducing apparatus, characterized in that it is made using at least one of the uses. 제8항에 있어서,The method of claim 8, 상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며,The first address and the second address are composed of sink and address data, respectively. 상기 제2어드레스에 포함되는 식별자는 상기 제2어드레스의 어드레스 데이터에 상기 제1어드레스에서 사용되지 않는 식별자를 삽입함으로써 나타내지는 것을특징으로 하는 기록/재생 장치.And the identifier included in the second address is indicated by inserting an identifier not used in the first address into the address data of the second address. 제7항에 있어서,The method of claim 7, wherein 상기 제2어드레스를 구성하는 비트 수는 상기 제1어드레스를 구성하는 비트 수와 다른 것을 특징으로 하는 기록/재생 장치.And the number of bits constituting the second address is different from the number of bits constituting the first address. 제1항에 있어서,The method of claim 1, 상기 신호처리부는,The signal processing unit, 상기 제1어드레스를 제1워블처리 방법에 의해 처리하는 제1워블처리부와 상기 제2어드레스를 제2워블 처리 방법에 의해 처리하는 제2워블처리부를 가지는 워블신호 처리부와,A wobble signal processing unit having a first wobble processing unit for processing the first address by a first wobble processing method and a second wobble processing unit for processing the second address by a second wobble processing method; 상기 제1워블처리부에 의해 처리된 제1어드레스를 검출하는 제1어드레스 검출부와 상기 제2워블처리부에 의해 처리된 제2어드레스를 검출하는 제2어드레스 검출부를 가지는 어드레스 검출부를 포함하고,An address detection unit having a first address detection unit for detecting a first address processed by the first wobble processing unit and a second address detection unit for detecting a second address processed by the second wobble processing unit, 상기 제어부는,The control unit, 데이터를 상기 제1영역에 기록/재생하는 경우에는 상기 데이터에 관한 제1어드레스를 상기 제1워블처리부에 의해 처리되고 상기 제1어드레스 검출부에 의해 검출되도록 제어하고, 데이터를 상기 제2영역에 기록/재생하는 경우에는 상기 데이터에 관한 제2어드레스를 상기 제2워블처리부에 의해 처리되고 상기 제2어드레스 검출부에 의해 검출되도록 제어하는 것을 특징으로 하는 기록/재생 장치.When data is recorded / reproduced in the first area, the first address related to the data is processed by the first wobble processing unit and controlled to be detected by the first address detection unit, and the data is recorded in the second area. Recording / reproducing apparatus, wherein the second address relating to the data is processed by the second wobble processing unit and detected by the second address detecting unit. 디스크 성형 장치에 있어서,In the disk forming apparatus, 정보 저장 매체의 데이터 기록 가능 영역에 마련된 제1영역 및 상기 데이터 기록 가능 영역에 마련되며 상기 제1영역에 사용되는 기록/재생 단위 블록과 다른 크기의 기록/재생 단위 블록을 사용하는 제2영역을 구별할 수 있도록 상기 정보 저장 매체에 상기 제1어드레스 및 제2어드레스가 생성되도록 제어하는 제어부와,A first area provided in the data recordable area of the information storage medium and a second area provided in the data recordable area and using a recording / reproducing unit block having a different size from the recording / reproducing unit block used in the first area. A control unit which controls the first address and the second address to be generated in the information storage medium so as to be distinguishable from each other; 상기 제어부의 제어에 따라 상기 정보 저장 매체에 상기 제1어드레스 및 제2어드레스를 생성하는 커팅부를 포함하는 것을 특징으로 하는 디스크 성형 장치.And a cutting unit configured to generate the first address and the second address in the information storage medium under the control of the controller. 제13항에 있어서,The method of claim 13, 상기 커팅부는 상기 제1어드레스를 제1워블처리 방법에 의해 처리하는 제1워블처리부와 상기 제2어드레스를 제2워블 처리 방법에 의해 처리하는 제2워블처리부를 가지는 변조부를 포함하고,The cutting unit includes a modulation unit having a first wobble processing unit for processing the first address by a first wobble processing method and a second wobble processing unit for processing the second address by a second wobble processing method, 상기 제어부는,The control unit, 어드레스 정보를 상기 제1영역에 생성하는 경우에는 상기 제1어드레스를 상기 제1워블처리부에 의해 처리되도록 제어하고, 어드레스 정보를 상기 제2영역에 생성하는 경우에는 상기 제2어드레스를 상기 제2워블처리부에 의해 처리되도록 제어하는 것을 특징으로 하는 디스크 성형 장치.When the address information is generated in the first area, the first address is controlled to be processed by the first wobble processing unit. When the address information is generated in the second area, the second address is generated by the second wobble. Disc processing apparatus characterized by controlling to be processed by the processing unit. 제14항에 있어서,The method of claim 14, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 워블 변조 방식을 이용하는 것을 특징으로 하는 디스크 성형 장치.And the first wobble processing method and the second wobble processing method use different wobble modulation methods. 제15항에 있어서,The method of claim 15, 상기 제1워블처리 방법은 BPSK를 이용하고, 상기 제2워블처리방법은 FSK를 이용하는 것을 특징으로 하는 디스크 성형 장치.The first wobble processing method uses BPSK, and the second wobble processing method uses FSK. 제14항에 있어서,The method of claim 14, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 기본 주파수를 이용하는 것을 특징으로 하는 디스크 성형 장치.And the first wobble processing method and the second wobble processing method use different fundamental frequencies. 제14항에 있어서,The method of claim 14, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 채널 클럭의 워블 주기를 이용하는 것을 특징으로 하는 디스크 성형 장치.And the first wobble processing method and the second wobble processing method use wobble periods of different channel clocks. 제13항에 있어서,The method of claim 13, 상기 커팅부는, 상기 제1어드레스를 생성하는 제1어드레스 생성부와 상기 제2어드레스를 생성하는 제2어드레스 생성부를 가지는 신호처리부를 포함하고,The cutting unit may include a signal processing unit having a first address generating unit generating the first address and a second address generating unit generating the second address, 상기 제어부는,The control unit, 상기 어드레스 정보를 상기 제1영역에 생성하는 경우에는 상기 제1어드레스가 상기 제1어드레스 생성부에 의해 검출되도록 제어하고, 어드레스 정보를 상기 제2영역에 생성하는 경우에는 상기 제2어드레스가 상기 제2어드레스 생성부에 의해 생성되도록 제어하는 것을 특징으로 하는 디스크 성형 장치.When the address information is generated in the first area, the first address is controlled to be detected by the first address generation unit. When the address information is generated in the second area, the second address is controlled by the first address. A disc forming apparatus, characterized in that it is controlled to be generated by the address generating unit. 제19항에 있어서,The method of claim 19, 상기 제2어드레스는 상기 제1어드레스에는 존재하지 않는 식별자를 포함하는 것을 특징으로 하는 디스크 성형 장치.And the second address includes an identifier that does not exist in the first address. 제19항에 있어서,The method of claim 19, 상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며,The first address and the second address are composed of sink and address data, respectively. 상기 제2어드레스에 포함되는 상기 식별자는, 상기 제1어드레스의 싱크의 반복 회수 변경, 상기 제1어드레스의 싱크의 순서 변화, 상기 제1어드레스의 싱크 조합의 변화, 특정 패턴의 사용, 특정 조합의 사용 중 적어도 하나를 이용하여 만들어지는 것을 특징으로 하는 디스크 성형 장치.The identifier included in the second address may include changing the number of repetitions of the sync of the first address, changing the order of the sync of the first address, changing the sync combination of the first address, using a specific pattern, and using a specific combination. Disc forming apparatus, characterized in that made using at least one of the use. 제19항에 있어서,The method of claim 19, 상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며,The first address and the second address are composed of sink and address data, respectively. 상기 제2어드레스에 포함되는 식별자는 상기 제2어드레스의 어드레스 데이터에 상기 제1어드레스에서 사용되지 않는 식별자를 삽입함으로써 나타내지는 것을 특징으로 하는 디스크 성형 장치.And the identifier included in the second address is indicated by inserting an identifier not used in the first address into the address data of the second address. 제19항에 있어서,The method of claim 19, 상기 제2어드레스를 구성하는 비트 수는 상기 제1어드레스를 구성하는 비트 수와 다른 것을 특징으로 하는 디스크 성형 장치.And the number of bits constituting the second address is different from the number of bits constituting the first address. 제18항에 있어서,The method of claim 18, 상기 커팅부는,The cutting unit, 상기 제1어드레스를 제1워블처리 방법에 의해 처리하는 제1워블처리부와 상기 제2어드레스를 제2워블 처리 방법에 의해 처리하는 제2워블처리부를 가지는 변조부 및 상기 제1워블처리된 정보를 제1어드레스 포맷에 맞도록 생성하는 제1어드레스 생성부와 상기 제2워블처리된 정보를 제2어드레스 포맷에 맞도록 생성하는 제2어드레스 생성부를 가지는 신호처리부를 포함하고,A modulator having a first wobble processing unit for processing the first address by a first wobble processing method and a second wobble processing unit for processing the second address by a second wobble processing method and the first wobble processed information; A signal processing unit having a first address generation unit for generating a first address format and a second address generation unit for generating the second wobbled information according to a second address format, 상기 제어부는,The control unit, 어드레스 정보를 상기 제1영역에 생성하는 경우에는 상기 제1어드레스를 상기 제1워블처리부에 의해 처리되고, 제1어드레스 생성부에 의해 생성되도록 제어하고, 어드레스 정보를 상기 제2영역에 생성하는 경우에는 상기 제2어드레스를 상기 제2워블처리부에 의해 처리되고, 제2어드레스 생성부에 의해 생성되도록 제어하는 것을 특징으로 하는 디스크 성형 장치.When address information is generated in the first area, the first address is processed by the first wobble processing unit and controlled to be generated by the first address generation unit, and when address information is generated in the second area. And the second address is processed by the second wobble processing unit and controlled to be generated by the second address generating unit. 기록/재생 방법에 있어서,In the recording / playback method, 정보 저장 매체의 데이터 기록 가능 영역에 마련된 제1영역 및 상기 데이터 기록 가능 영역에 마련되며 상기 제1영역에 사용되는 기록/재생 단위 블록과 다른 크기의 기록/재생 단위 블록을 사용하는 제2영역을 구별할 수 있도록 하기 위한 제1어드레스 및 제2어드레스의 신호 처리를 수행하여 상기 제1영역 및 제2영역에 각각 데이터를 기록하거나 데이터를 독출하는 단계를 포함하는 것을 특징으로 하는 기록/재생 방법.A first area provided in the data recordable area of the information storage medium and a second area provided in the data recordable area and using a recording / reproducing unit block having a different size from the recording / reproducing unit block used in the first area. Performing data processing of the first address and the second address to distinguish the data, and recording or reading data in the first area and the second area, respectively. . 제25항에 있어서,The method of claim 25, 데이터를 상기 제1영역에 기록/재생하는 경우에는 상기 데이터에 관한 제1어드레스를 상기 제1워블처리 방법에 의해 처리되도록 제어하고, 데이터를 상기 제2영역에 기록/재생하는 경우에는 상기 데이터에 관한 제2어드레스를 상기 제2워블처리 방법에 의해 처리되도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 기록/재생 방법.When data is recorded / reproduced in the first area, the first address related to the data is controlled to be processed by the first wobble processing method, and when data is recorded / reproduced in the second area, And controlling the second address to be processed by the second wobble processing method. 제26항에 있어서,The method of claim 26, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 워블 변조 방식을 이용하는 것을 특징으로 하는 기록/재생 방법.And the first wobble processing method and the second wobble processing method use different wobble modulation methods. 제27항에 있어서,The method of claim 27, 상기 제1워블처리 방법은 BPSK를 이용하고, 상기 제2워블처리방법은 FSK를 이용하는 것을 특징으로 하는 기록/재생 방법.The first wobble processing method uses BPSK, and the second wobble processing method uses FSK. 제26항에 있어서,The method of claim 26, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 기본 주파수를 이용하는 것을 특징으로 하는 기록/재생 방법.And the first wobble processing method and the second wobble processing method use different fundamental frequencies. 제26항에 있어서,The method of claim 26, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 채널 클럭의 워블 주기를 이용하는 것을 특징으로 하는 기록/재생 방법.And the first wobble processing method and the second wobble processing method use wobble periods of different channel clocks. 제25항에 있어서,The method of claim 25, 데이터를 상기 제1영역에 기록/재생하는 경우에는 상기 데이터에 관한 제1어드레스가 검출되도록 제어하고, 데이터를 상기 제2영역에 기록/재생하는 경우에는 상기 데이터에 관한 제2어드레스가 검출되도록 제어하는 단계를 포함하는 것을 특징으로 하는 기록/재생 방법.When recording / reproducing data in the first area, the control is performed such that a first address related to the data is detected, and when data is recorded / reproduced in the second area, the second address related to the data is detected. Recording / reproducing method, comprising the step of; 제31항에 있어서,The method of claim 31, wherein 상기 제2어드레스는 상기 제1어드레스에는 존재하지 않는 식별자를 포함하는것을 특징으로 하는 기록/재생 방법.And the second address includes an identifier that does not exist in the first address. 제32에 있어서,The method of claim 32, 상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며,The first address and the second address are composed of sink and address data, respectively. 상기 제2어드레스에 포함되는 상기 식별자는, 상기 제1어드레스의 싱크의 반복 회수 변경, 상기 제1어드레스의 싱크의 순서 변화, 상기 제1어드레스의 싱크 조합의 변화, 특정 패턴의 사용, 특정 조합의 사용 중 적어도 하나를 이용하여 만들어지는 것을 특징으로 하는 기록/재생 방법.The identifier included in the second address may include changing the number of repetitions of the sync of the first address, changing the order of the sync of the first address, changing the sync combination of the first address, using a specific pattern, and using a specific combination. Recording / playback method characterized in that it is made using at least one of the uses. 제32항에 있어서,33. The method of claim 32, 상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며,The first address and the second address are composed of sink and address data, respectively. 상기 제2어드레스에 포함되는 식별자는 상기 제2어드레스의 어드레스 데이터에 상기 제1어드레스에서 사용되지 않는 식별자를 삽입함으로써 나타내지는 것을 특징으로 하는 기록/재생 방법.And the identifier included in the second address is indicated by inserting an identifier not used in the first address into the address data of the second address. 제32항에 있어서,33. The method of claim 32, 상기 제2어드레스를 구성하는 비트 수는 상기 제1어드레스를 구성하는 비트 수와 다른 것을 특징으로 하는 기록/재생 방법.And the number of bits constituting the second address is different from the number of bits constituting the first address. 제25항에 있어서,The method of claim 25, 데이터를 상기 제1영역에 기록/재생하는 경우에는 상기 데이터에 관한 제1어드레스를 상기 제1워블처리 방법에 의해 처리되고 제1어드레스 검출부에 의해 검출되도록 제어하고, 데이터를 상기 제2영역에 기록/재생하는 경우에는 상기 데이터에 관한 제2어드레스를 상기 제2워블처리 방법에 의해 처리되고 제2어드레스 검출부에 의해 검출되도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 기록/재생 방법.When data is recorded / reproduced in the first area, the first address related to the data is processed by the first wobble processing method and controlled to be detected by the first address detection unit, and the data is recorded in the second area. And in the case of reproducing, controlling the second address relating to the data to be processed by the second wobble processing method and detected by a second address detecting unit. 디스크 성형 방법에 있어서,In the disk forming method, 정보 저장 매체의 데이터 기록 가능 영역에 마련된 제1영역 및 상기 데이터 기록 가능 영역에 마련되며 상기 제1영역에 사용되는 기록/재생 단위 블록과 다른 크기의 기록/재생 단위 블록을 사용하는 제2영역을 구별할 수 있도록 상기 정보 저장 매체에 상기 제1어드레스 및 제2어드레스를 생성하는 단계를 포함하는 것을 특징으로 하는 디스크 성형 방법.A first area provided in the data recordable area of the information storage medium and a second area provided in the data recordable area and using a recording / reproducing unit block having a different size from the recording / reproducing unit block used in the first area. Generating the first address and the second address on the information storage medium so as to be distinguishable. 제37항에 있어서,The method of claim 37, 어드레스 정보를 상기 제1영역에 생성하는 경우에는 상기 제1어드레스를 상기 제1워블처리 방법에 의해 처리되도록 제어하고, 어드레스 정보를 상기 제2영역에 생성하는 경우에는 상기 제2어드레스를 상기 제2워블처리 방법에 의해 처리되도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 디스크 성형 방법.When the address information is generated in the first area, the first address is controlled to be processed by the first wobble processing method. When the address information is generated in the second area, the second address is generated by the second area. And controlling to be processed by the wobble processing method. 제38항에 있어서,The method of claim 38, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 워블 변조 방식을 이용하는 것을 특징으로 하는 디스크 성형 방법.And the first wobble processing method and the second wobble processing method use different wobble modulation methods. 제39항에 있어서,The method of claim 39, 상기 제1워블처리 방법은 BPSK를 이용하고, 상기 제2워블처리방법은 FSK를 이용하는 것을 특징으로 하는 디스크 성형 방법.The first wobble processing method uses BPSK, and the second wobble processing method uses FSK. 제38항에 있어서,The method of claim 38, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 기본 주파수를 이용하는 것을 특징으로 하는 디스크 성형 방법.And the first wobble processing method and the second wobble processing method use different fundamental frequencies. 제38항에 있어서,The method of claim 38, 상기 제1워블처리 방법과 상기 제2워블처리 방법은 서로 다른 채널 클럭의 워블 주기를 이용하는 것을 특징으로 하는 디스크 성형 방법.And the first wobble processing method and the second wobble processing method use wobble periods of different channel clocks. 제37항에 있어서,The method of claim 37, 상기 어드레스 정보를 상기 제1영역에 생성하는 경우에는 상기 제1어드레스가 생성되도록 제어하고, 어드레스 정보를 상기 제2영역에 생성하는 경우에는 상기 제2어드레스가 생성되도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 디스크 성형 방법.Controlling the first address to be generated when the address information is generated in the first area, and controlling the second address to be generated when the address information is generated in the second area. Disc forming method characterized by the above-mentioned. 제43항에 있어서,The method of claim 43, 상기 제2어드레스는 상기 제1어드레스에는 존재하지 않는 식별자를 포함하는 것을 특징으로 하는 디스크 성형 방법.And the second address comprises an identifier that does not exist in the first address. 제44항에 있어서,The method of claim 44, 상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며,The first address and the second address are composed of sink and address data, respectively. 상기 제2어드레스에 포함되는 상기 식별자는, 상기 제1어드레스의 싱크의 반복 회수 변경, 상기 제1어드레스의 싱크의 순서 변화, 상기 제1어드레스의 싱크 조합의 변화, 특정 패턴의 사용, 특정 조합의 사용 중 적어도 하나를 이용하여 만들어지는 것을 특징으로 하는 디스크 성형 방법.The identifier included in the second address may include changing the number of repetitions of the sink of the first address, changing the order of the sink of the first address, changing the sink combination of the first address, using a specific pattern, and using a specific combination. Disc forming method characterized in that made using at least one of the use. 제44항에 있어서,The method of claim 44, 상기 제1어드레스 및 상기 제2어드레스는 각각 싱크와 어드레스 데이터로 구성되며,The first address and the second address are composed of sink and address data, respectively. 상기 제2어드레스에 포함되는 식별자는 상기 제2어드레스의 어드레스 데이터에 상기 제1어드레스에서 사용되지 않는 식별자를 삽입함으로써 나타내지는 것을 특징으로 하는 디스크 성형 방법.And the identifier included in the second address is indicated by inserting an identifier not used in the first address into the address data of the second address. 제44항에 있어서,The method of claim 44, 상기 제2어드레스를 구성하는 비트 수는 상기 제1어드레스를 구성하는 비트 수와 다른 것을 특징으로 하는 디스크 성형 방법.And the number of bits constituting the second address is different from the number of bits constituting the first address. 제37항에 있어서,The method of claim 37, 어드레스 정보를 상기 제1영역에 생성하는 경우에는 상기 제1어드레스를 상기 제1워블처리 방법에 의해 처리되고, 제1어드레스 생성부에 의해 생성되도록 제어하고, 어드레스 정보를 상기 제2영역에 생성하는 경우에는 상기 제2어드레스를 상기 제2워블처리 방법에 의해 처리되고, 제2어드레스 생성부에 의해 생성되도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 디스크 성형 방법.When generating the address information in the first area, the first address is processed by the first wobble processing method, controlled to be generated by the first address generation unit, and the address information is generated in the second area. And if the second address is processed by the second wobble processing method, and controlling the second address to be generated by the second address generating unit. 정보 저장 매체에 있어서,In the information storage medium, 상기 정보 저장 매체의 데이터 기록 가능 영역에 마련되며, 제1어드레스가 사용되는 제1영역, 및A first area provided in the data recordable area of the information storage medium, wherein a first address is used; and 상기 데이터 기록 가능 영역에 마련되며, 상기 제1영역에 사용되는 기록/재생 단위 블록과 다른 크기의 기록/재생 단위 블록이 사용되며, 상기 제1영역의 기록/재생 단위 블록과 구별될 수 있도록 하기 위한 제2어드레스가 사용되는 제2영역을 포함하는 것을 특징으로 하는 정보 저장 매체.A recording / reproducing unit block provided in the data recordable area and having a different size from the recording / reproducing unit block used in the first area, and being distinguishable from the recording / reproducing unit block of the first area. And a second area in which a second address is used. 제49항에 있어서,The method of claim 49, 상기 제1어드레스와 상기 제2어드레스는 서로 다른 워블 변조 방식을 이용하거나, 서로 다른 기본 주파수를 이용하거나, 서로 다른 채널 클럭의 워블 주기를 이용하는 것을 특징으로 하는 정보 저장 매체.And the first address and the second address use different wobble modulation schemes, different fundamental frequencies, or different wobble periods of different channel clocks. 제49항에 있어서,The method of claim 49, 상기 제2어드레스는 상기 제1어드레스에는 존재하지 않는 식별자를 포함하는 것을 특징으로 하는 정보 저장 매체.And the second address comprises an identifier that does not exist in the first address. 제49항에 있어서,The method of claim 49, 상기 제2어드레스를 구성하는 비트 수는 상기 제1어드레스를 구성하는 비트 수와 다른 것을 특징으로 하는 정보 저장 매체.The number of bits constituting the second address is different from the number of bits constituting the first address.
KR1020040042208A 2003-07-08 2004-06-09 Recording/reproducing apparatus, disk manufacturing apparatus, recording/reproducing method, disk manufacturing method and information recording medium thereof KR100619029B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US10/883,976 US7355950B2 (en) 2003-07-08 2004-07-06 Recording and/or reproducing apparatus, disk manufacturing apparatus, recording and/or reproducing method, disk manufacturing method, and information recording medium using recording and/or reproducing unit blocks having different sizes in different areas
JP2006518550A JP2007527590A (en) 2003-07-08 2004-07-07 Recording and / or reproducing apparatus, disk forming apparatus, recording and / or reproducing method, disk forming method and information recording medium
MYPI20042712A MY136274A (en) 2003-07-08 2004-07-07 Recording/reproducing apparatus, disk manufacturing apparatus, recording/reproducing method, disk manufacturing method, and information recording medium thereof
TW093120301A TWI281153B (en) 2003-07-08 2004-07-07 Recording/reproducing apparatus, disk manufacturing apparatus, recording/reproducing method, disk manufacturing method, and information recording medium thereof
EP04774091A EP1642273A4 (en) 2003-07-08 2004-07-07 Recording/reproducing apparatus, disk manufacturing apparatus and information recording medium thereof
PCT/KR2004/001671 WO2005004125A1 (en) 2003-07-08 2004-07-07 Recording/reproducing apparatus, disk manufacturing apparatus and information recording medium thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030046210 2003-07-08
KR1020030046210 2003-07-08

Publications (2)

Publication Number Publication Date
KR20050006033A true KR20050006033A (en) 2005-01-15
KR100619029B1 KR100619029B1 (en) 2006-08-31

Family

ID=36140025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042208A KR100619029B1 (en) 2003-07-08 2004-06-09 Recording/reproducing apparatus, disk manufacturing apparatus, recording/reproducing method, disk manufacturing method and information recording medium thereof

Country Status (3)

Country Link
KR (1) KR100619029B1 (en)
CN (1) CN1745417A (en)
MY (1) MY136274A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109215685B (en) * 2013-09-30 2020-07-28 夏普株式会社 Information recording medium and reproducing apparatus

Also Published As

Publication number Publication date
KR100619029B1 (en) 2006-08-31
CN1745417A (en) 2006-03-08
MY136274A (en) 2008-09-30

Similar Documents

Publication Publication Date Title
KR101292728B1 (en) Optical recording medium, Optical recording medium manufacturing apparatus and method therefor, and recording/reproducing apparatus and method therefor
CA2407011C (en) Disc recording medium, disc drive apparatus, and reproduction method
US8760985B2 (en) Manufacturing method for optical disc, optical disc, playback method for optical disc, playback apparatus for optical disc, recording apparatus for optical disc
JP4658075B2 (en) Data recording method and apparatus
KR100619029B1 (en) Recording/reproducing apparatus, disk manufacturing apparatus, recording/reproducing method, disk manufacturing method and information recording medium thereof
US7355950B2 (en) Recording and/or reproducing apparatus, disk manufacturing apparatus, recording and/or reproducing method, disk manufacturing method, and information recording medium using recording and/or reproducing unit blocks having different sizes in different areas
JP2002093057A (en) Optical disk, optical disk playback device, optical disk playback method, optical disk recorder, optical disk recording method, and recording medium
RU2274912C2 (en) Method of recording and/or playing back for record carrier, playback device, record carrier, method of determining record carrier and method of recording and playing back for device using record carrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee