KR20050002091A - Method for measuring a threshold voltage of flash memory device - Google Patents

Method for measuring a threshold voltage of flash memory device Download PDF

Info

Publication number
KR20050002091A
KR20050002091A KR1020030043402A KR20030043402A KR20050002091A KR 20050002091 A KR20050002091 A KR 20050002091A KR 1020030043402 A KR1020030043402 A KR 1020030043402A KR 20030043402 A KR20030043402 A KR 20030043402A KR 20050002091 A KR20050002091 A KR 20050002091A
Authority
KR
South Korea
Prior art keywords
voltage
threshold voltage
flash memory
memory cell
threshold
Prior art date
Application number
KR1020030043402A
Other languages
Korean (ko)
Inventor
안정렬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043402A priority Critical patent/KR20050002091A/en
Publication of KR20050002091A publication Critical patent/KR20050002091A/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits

Abstract

PURPOSE: A method for measuring threshold voltage of a flash memory device is provided to measure the threshold voltage of NAND flash memory device without using PMOS transistor by sensing the threshold voltage as a relative value. CONSTITUTION: A method for measuring threshold voltage of a NAND flash memory device having plural strings consisting of a drain select transistor(T401), plural flash memory cells(C1-Cn), and a source select transistor(T402) in series, comprises the steps of: increasing threshold voltage equally to higher than 0V in every elements of a memory cell array; increasing read operation voltage as much as the threshold voltage and applying that to the elements; sensing the current in a bit line as elevating word line voltage from 0V; stopping the elevating of word line voltage when there's a current flow in the bit line, measuring the threshold voltage of the NAND flash memory cell with the word line voltage.

Description

플래시 메모리 소자의 문턱 전압 측정 방법{Method for measuring a threshold voltage of flash memory device}Method for measuring a threshold voltage of a flash memory device {Method for measuring a threshold voltage of flash memory device}

본 발명은 플래시 메모리 소자의 문턱 전압 측정 방법에 관한 것으로, 특히 NAND 타입의 플래시 메모리 소자에서 프로그램 상태의 플래시 메모리 셀의 문턱 전압을 측정할 수 있는 플래시 메모리 소자의 문턱 전압 측정 방법에 관한 것이다.The present invention relates to a threshold voltage measuring method of a flash memory device, and more particularly, to a threshold voltage measuring method of a flash memory device capable of measuring a threshold voltage of a flash memory cell in a program state in a NAND type flash memory device.

NAND 플래시 메모리 소자는 데이터를 저장하기 위한 메모리 셀 어레이와, 메모리 셀 어레이에 여러 가지 전위의 동작 전압을 공급하기 위한 주변 회로부를 포함한다. 한편, NAND 플래시 메모리 소자를 구동함에 있어서 음전압이 필요하지 않기 때문에, NAND 플래시 메모리 소자를 제조하는 과정에서 공정을 단순화하기 위하여 PMOS 트랜지스터는 제조하지 않는다. 이로 인해, 플래시 메모리 소자에 음전압을 인가하기 위한 회로가 존재하지 않는다.A NAND flash memory device includes a memory cell array for storing data and a peripheral circuit portion for supplying operating voltages of various potentials to the memory cell array. On the other hand, since no negative voltage is required to drive the NAND flash memory device, a PMOS transistor is not manufactured to simplify the process in the process of manufacturing the NAND flash memory device. For this reason, there is no circuit for applying a negative voltage to the flash memory device.

도 1은 프로그램 또는 소거 상태에 따른 플래시 메모리 셀의 문턱 전압 분포를 나타낸 특성 그래프이다.1 is a characteristic graph illustrating a threshold voltage distribution of a flash memory cell according to a program or erase state.

도 1을 참조하면, NAND 플래시 메모리 소자에서 프로그램 된 셀의 문턱 전압은 양전위의 값을 가지며, 소거된 셀의 문턱 전압은 음전위의 값을 갖는다. 플래시 메모리 셀의 문턱전압은 리드(Read) 동작으로 검출하여 플래시 메모리 셀에 저장된 데이터를 판단한다. 리드 동작에 대하여 간략히 설명하면 다음과 같다.Referring to FIG. 1, a threshold voltage of a cell programmed in a NAND flash memory device has a positive potential value, and a threshold voltage of an erased cell has a negative potential value. The threshold voltage of the flash memory cell is detected by a read operation to determine data stored in the flash memory cell. A brief description of the read operation is as follows.

도 2는 플래시 메모리 소자의 리드 동작을 설명하기 위한 회로도이다.2 is a circuit diagram illustrating a read operation of a flash memory device.

도 2를 참조하면, 먼저 리드 동작 시 저장된 데이터를 리드하기 위한 플래시 메모리 셀이 접속된 스트링(String)이 선택되도록, 해당 드레인 셀렉트 라인(DSL)에 전원 전압(Vcc)을 인가하여 드레인 셀렉트 트랜지스터(T101)를 동작시키고 소오스 셀렉트 라인(SSL)에 전원 전압(Vcc)을 인가하어 소오스 셀렉트 트랜지스터(T102)를 동작시킨다. 선택된 스트링의 비트라인에는 소정의 전압(예를 들면, 약 1V)을 인가한다. 그리고, 전체 셀(C1 내지 Cn) 중에서 리드 동작을 위해선택된 셀(Cs)의 워드라인에는 0V의 전압을 인가하고, 선택되지 않는 나머지 셀에는 드레인으로부터 소오스로 전류가 흐를 수 있도록 패스 전압(예를 들면, 약 4.5)을 인가한다. 이 상태에서, 비트라인의 전류를 센싱하여, 비트라인에 전류가 흐르면 해당 셀이 소거 상태이고 전류가 흐르지 않으면 프로그램 상태로 판단된다.Referring to FIG. 2, first, a power supply voltage Vcc is applied to a corresponding drain select line DSL so that a string connected to a flash memory cell for reading stored data is selected during a read operation. The source select transistor T102 is operated by operating T101 and applying a power supply voltage Vcc to the source select line SSL. A predetermined voltage (for example, about 1 V) is applied to the bit line of the selected string. In addition, a voltage of 0 V is applied to the word line of the cell Cs selected for the read operation among all the cells C1 to Cn, and a pass voltage (for example, a current may flow from the drain to the source to the remaining cells not selected). For example, about 4.5) is applied. In this state, the current of the bit line is sensed, and if a current flows in the bit line, the corresponding cell is in an erased state and is determined to be a program state if no current flows.

한편, 상기의 조건으로 셀의 문턱전압을 검출하는 과정에서, 선택되지 않은 셀의 워드 라인에는 소정의 패스 전압이 인가되기 때문에 터널 산화막에 전기장이 인가되고, 이로 인해 기판의 채널 영역으로부터 플로팅 게이트로 전자의 터널링이 발생된다. 이렇게 터널링되는 전자의 양은 아주 적지만 리드 동작이 반복될수록 그 양이 누적되어, 도 3에 도시된 바와 같이, 소거 셀의 문턱 전압이 0V에 가까워지는 현상이 발생될 수 있다. 만일, 리드 동작이 반복되어 소거 셀의 문턱 전압이 0V에 가까워지면 셀이 소거 상태로 동작하지 않아 오류가 발생될 수 있다. 따라서, 필요에 따라 소거 셀의 문턱 전압을 측정해야 하는 경우가 발생될 수 있다.On the other hand, in the process of detecting the threshold voltage of the cell under the above conditions, since a predetermined pass voltage is applied to the word line of the unselected cells, an electric field is applied to the tunnel oxide film, which results in the floating gate from the channel region of the substrate to the floating gate. Tunneling of the electrons occurs. The amount of electrons tunneled is very small, but as the read operation is repeated, the amount accumulates, and as shown in FIG. 3, the threshold voltage of the erase cell may approach 0V. If the read operation is repeated and the threshold voltage of the erase cell approaches 0V, an error may occur because the cell does not operate in the erase state. Therefore, a case may be required in which the threshold voltage of the erase cell needs to be measured.

일반적으로, 프로그램 동작을 실시한 후, 프로그램 된 셀의 문턱 전압은 NMOS 트랜지스터를 이용하여 측정할 수 있다. 하지만, NAND 플래시 메모리 장치의 경우에는 PMOS 트랜지스터를 형성하지 않기 때문에, 소거 동작을 실시한 후, 소거된 셀의 문턱 전압을 측정할 수가 없다. 따라서, 소거 셀의 경우에는, 문턱전압의 변화를 검출하는데 어려움이 있으며, 이로 인해 오류가 발생될 수 있어 회로의 신뢰성이 저하되는 문제점이 있다.In general, after the program operation, the threshold voltage of the programmed cell may be measured using an NMOS transistor. However, in the case of the NAND flash memory device, since the PMOS transistor is not formed, the threshold voltage of the erased cell cannot be measured after the erase operation is performed. Accordingly, in the case of the erase cell, it is difficult to detect a change in the threshold voltage, which may cause an error and deteriorate the reliability of the circuit.

이에 대하여, 본 발명의 플래시 메모리 소자의 문턱 전압 측정 방법은 소거 셀의 문턱 전압을 센싱하기 위한 리드 동작 시, 소거 셀의 문턱 전압이 적어도 0V 보다 높아지도록 플래시 메모리 셀의 어레이가 형성된 웰에 소정의 전압을 인가한 상태에서, 리드 동작을 위해 인가되는 모든 동작 전압을 웰에 인가한 전압만큼 상승시켜 0V보다 높은 전압 범위에서 소거 셀의 문턱 전압을 상대적인 값으로 센싱함으로써, PMOS 트랜지스터를 사용하지 않고도 NAND 플래시 메모리 장치에서도 소거된 셀의 문턱 전압을 상대적인 값으로 센싱할 수 있어 회로의 신뢰성을 향상시킬 수 있다.In contrast, in the method of measuring a threshold voltage of a flash memory device according to the present invention, in a read operation for sensing a threshold voltage of an erase cell, the threshold voltage of the erase cell is predetermined in a well in which an array of flash memory cells is formed such that the threshold voltage of the erase cell is higher than at least 0V. With the voltage applied, all operating voltages applied for read operation are increased by the voltage applied to the well, so that the threshold voltage of the erase cell is sensed as a relative value in the voltage range higher than 0V, thereby eliminating the need for NAND without using a PMOS transistor. In the flash memory device, the threshold voltage of the erased cell may be sensed as a relative value, thereby improving circuit reliability.

도 1은 프로그램 또는 소거 상태에 따른 플래시 메모리 셀의 문턱 전압 분포를 나타낸 특성 그래프이다.1 is a characteristic graph illustrating a threshold voltage distribution of a flash memory cell according to a program or erase state.

도 2는 플래시 메모리 소자의 리드 동작을 설명하기 위한 회로도이다.2 is a circuit diagram illustrating a read operation of a flash memory device.

도 3은 리드 동작에 따른 플래시 메모리 소자의 문턱 전압 변화를 설명하기 위한 특성 그래프이다.3 is a characteristic graph illustrating a change in threshold voltage of a flash memory device according to a read operation.

도 4는 본 발명의 실시예에 따른 플래시 메모리 소자의 문턱 전압 측정 방법을 설명하기 위한 회로도이다.4 is a circuit diagram illustrating a threshold voltage measuring method of a flash memory device according to an exemplary embodiment of the present invention.

본 발명의 실시예에 따른 플래시 메모리 소자의 문턱 전압 측정 방법은 메모리 셀 어레이에 포함된 모든 소자들의 문턱전압이 0V보다 높아지도록 소자들의 문턱전압을 균일하게 상승시키는 단계와, 문턱전압을 상승시킨 만큼 리드 동작 전압을 상승시켜 소자들에 인가하는 단계와, 문턱 전압을 센싱하고자 하는 플래시 메모리 셀의 워드라인에 워드라인 전압을 0V부터 상승시키면서 비트라인에 전류가 흐르는지를 센싱하는 단계, 및 비트라인에 전류가 흐르면 워드라인 전압을 상승시키는 것을 중단하고 워드라인 전압으로 플래시 메모리 셀의 문턱 전압을 측정하는 단계를 포함한다.In the method of measuring a threshold voltage of a flash memory device according to an embodiment of the present invention, the threshold voltages of the devices are uniformly increased such that the threshold voltages of all devices included in the memory cell array are higher than 0V, and the threshold voltages are increased. Increasing the read operation voltage to the devices; sensing whether a current flows through the bit line while increasing the word line voltage from 0 V to the word line of the flash memory cell to which the threshold voltage is to be sensed; and Stopping the increase of the word line voltage when current flows and measuring the threshold voltage of the flash memory cell with the word line voltage.

상기에서, 소자들의 문턱전압은 메모리 셀 어레이가 형성된 웰에 채널 억제 전압을 인가하여 상승시킬 수 있다. 이때, 소자들의 문턱전압 중 가장 낮은 문턱전압이 0V보다 높아지도록 채널 억제 전압을 인가한다.In the above, the threshold voltages of the devices may be increased by applying a channel suppression voltage to the well in which the memory cell array is formed. At this time, the channel suppression voltage is applied such that the lowest threshold voltage among the threshold voltages of the devices becomes higher than 0V.

한편, 동작 전압을 상승시켜 인가하는 단계는, 플래시 메모리 셀이 접속된 스트링의 드레인 셀렉트 라인과 소오스 셀렉트 라인에 문턱전압이 상승된 만큼 상승된 전압을 인가하여 스트링을 선택하는 단계와, 스트링의 비트라인에 문턱전압이 상승된 만큼 상승된 비트라인 전압을 인가하는 단계, 및 소자들 중 문턱 전압 측정 대상이 아닌 플래시 메모리 셀의 워드라인에는 드레인으로부터 소오스로 전류가 흐를 수 있도록 문턱전압이 상승된 만큼 상승된 패스 전압을 인가하는 단계를 포함한다.On the other hand, the step of raising and applying the operating voltage may include selecting a string by applying a voltage that is increased as the threshold voltage is increased to the drain select line and the source select line of the string to which the flash memory cell is connected, and the bit of the string. Applying the increased bit line voltage to the line as the threshold voltage is increased, and increasing the threshold voltage so that current flows from the drain to the source in the word line of the flash memory cell, which is not the threshold voltage measurement target among the devices. Applying an elevated pass voltage.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.On the other hand, when a film is described as being "on" another film or semiconductor substrate, the film may exist in direct contact with the other film or semiconductor substrate, or a third film may be interposed therebetween. In the drawings, the thickness or size of each layer is exaggerated for clarity and convenience of explanation. Like numbers refer to like elements on the drawings.

도 4는 본 발명의 실시예에 따른 플래시 메모리 소자의 문턱 전압 측정 방법을 설명하기 위한 회로도이다.4 is a circuit diagram illustrating a threshold voltage measuring method of a flash memory device according to an exemplary embodiment of the present invention.

도 4를 참조하면, NAND 플래시 메모리 장치에서 플래시 메모리 어레이는 다수 개의 스트링(도면에서는 하나만 도시됨)으로 구성된다. 여기서, 각 스트링은 직렬 연결된 드레인 셀렉트 트랜지스터(T401), 다수 개의 플래시 메모리 셀(C1 내지 Cn) 및 소오스 셀렉트 트랜지스터(T402)로 구성된다. 여기서, 드레인 셀렉트 트랜지스터(T401)의 드레인은 비트 라인과 접속되고, 소오스 셀렉트 트랜지스터(T402)의 소오스는 공통 소오스 라인과 연결된다.Referring to FIG. 4, in a NAND flash memory device, a flash memory array is composed of a plurality of strings (only one is shown in the figure). Here, each string includes a drain select transistor T401 connected in series, a plurality of flash memory cells C1 to Cn, and a source select transistor T402. Here, the drain of the drain select transistor T401 is connected to the bit line, and the source of the source select transistor T402 is connected to the common source line.

상기의 구성에서, 종래에는 플래시 메모리 어레이가 형성된 웰에 0V의 전압을 인가하였으나, 본 발명에서는 소거된 플래시 메모리 셀(예를 들면, Cs)의 문턱 전압이 0V보다 높아지도록 웰에 소정의 채널 억제 전압을 인가한다.In the above configuration, while a voltage of 0 V is conventionally applied to a well in which a flash memory array is formed, the present invention suppresses a predetermined channel in a well so that a threshold voltage of an erased flash memory cell (for example, Cs) is higher than 0 V. Apply voltage.

좀 더 구체적으로 설명하면, 플래시 메모리 셀의 채널 영역에 채널이 형성되는 것을 억제하고 보다 높은 전압을 워드라인에 인가해야만 채널이 형성되도록 웰에 채널 억제 전압을 인가한다. 이로 인해, 모든 플래시 메모리 셀(C1 내지 Cn)의 문턱 전압과 셀렉트 트랜지스터(T401 및 T402)의 턴온 전압이 웰에 인가된 채널 억제 전압만큼 높아진다. 따라서, 웰이 채널 억제 전압을 인가할 경우에는 플래시 메모리 셀(C1 내지 Cn)과 셀렉트 트랜지스터(T401 및 T402)에 인가되는 각각의 동작 전압들을 채널 억제 전압만큼 증가시켜 인가해야한다.More specifically, the channel suppression voltage is applied to the well so that the channel is suppressed from being formed in the channel region of the flash memory cell and a higher voltage is applied to the word line so that the channel is formed. As a result, the threshold voltages of all the flash memory cells C1 to Cn and the turn-on voltages of the select transistors T401 and T402 are increased by the channel suppression voltage applied to the well. Therefore, when the well applies the channel suppression voltage, the operating voltages applied to the flash memory cells C1 to Cn and the select transistors T401 and T402 must be increased by the channel suppression voltage.

상기의 조건에서 소거 셀의 문턱 전압을 측정하는 방법을 설명하면 다음과 같다.A method of measuring the threshold voltage of an erase cell under the above conditions will be described below.

먼저, 음전위의 문턱 전압을 갖는 소거 셀의 문턱 전압 측정 시 저장된 데이터를 리드하기 위한 플래시 메모리 셀이 접속된 스트링(String)이 선택한다. 스트링은 해당 드레인 셀렉트 라인(DSL)과 소오스 셀렉트 라인(SSL)에 전압이 인가되어 드레인 셀렉트 트랜지스터(T401)가 소오스 셀렉트 트랜지스터(T402)가 턴온되면 선택된다. 이때, 웰에는 채널 억제 전압이 인가되기 때문에, 드레인 셀렉트 라인(DSL)과 소오스 셀렉트 라인(SSL)에는 일반적으로 리드 동작 시 인가되는 전압보다 웰에 인가된 채널 억제 전압만큼 상승시킨 전압(예를 들면, 약 7V)을 인가해야 턴온된다. 그리고, 선택된 스트링의 비트라인에도 일반적으로 인가되는 전압보다 채널 억제 전압만큼 상승시킨 전압(예를 들면, 약 5V)을 인가한다. 그리고, 전체 셀(C1 내지 Cn) 중에서 문턱 전압 측정 대상이 아닌 플래시 메모리 셀의 워드라인에는 드레인으로부터 소오스로 전류가 흐를 수 있도록 채널 억제 전압만큼 상승시킨 패스 전압(예를 들면, 약 10V)을 인가한다.First, when a threshold voltage of an erase cell having a negative voltage threshold is measured, a string connected to a flash memory cell for reading stored data is selected. The string is selected when a voltage is applied to the corresponding drain select line DSL and the source select line SSL so that the drain select transistor T401 is turned on. In this case, since the channel suppression voltage is applied to the well, the voltage of the drain select line DSL and the source select line SSL is generally increased by the channel suppression voltage applied to the well (for example, the voltage applied during the read operation). , About 7V) to turn on. In addition, a voltage (for example, about 5 V) that is increased by a channel suppression voltage is applied to the bit line of the selected string. In addition, a pass voltage (for example, about 10 V) that is increased by a channel suppression voltage is applied to a word line of a flash memory cell that is not a threshold voltage measurement target among all the cells C1 to Cn so that current flows from the drain to the source. do.

이렇게 셀의 문턱전압을 0V보다 높게 상승시킨 상태에서, 문턱 전압을 센싱하고자 하는 셀(Cs)의 워드라인 전압을 0V부터 상승시키면서 비트라인에 전류가 흐르는지를 검출한다. 셀의 워드라인 전압을 계속 상승시키다가 비트라인에서 전류가 검출되면, 워드라인 전압을 상승시키는 것을 중단한다. 이때, 워드라인 전압이 채널 억제 전압이 인가된 상태의 셀의 문턱 전압이며, 워드라인 전압에서 채널 억제 전압을 뺀 전압이 채널 억제 전압이 인가되지 않은 상태의 실제 셀의 문턱 전압이다. 이로써, 0V보다 높은 전압 범위에서 소거 셀의 문턱 전압을 측정할 수 있다.In this state of increasing the threshold voltage of the cell above 0V, it is detected whether a current flows through the bit line while increasing the word line voltage of the cell Cs to sense the threshold voltage from 0V. Continue to increase the word line voltage of the cell and stop increasing the word line voltage when current is detected on the bit line. In this case, the word line voltage is the threshold voltage of the cell in which the channel suppression voltage is applied, and the voltage obtained by subtracting the channel suppression voltage from the word line voltage is the threshold voltage of the actual cell in which the channel suppression voltage is not applied. As a result, the threshold voltage of the erase cell may be measured in a voltage range higher than 0V.

상술한 바와 같이, 본 발명은 소거 셀의 문턱 전압을 센싱하기 위한 리드 동작 시, 소거 셀의 문턱 전압이 적어도 0V 보다 높아지도록 플래시 메모리 셀의 어레이가 형성된 웰에 소정의 전압을 인가한 상태에서, 리드 동작을 위해 인가되는 모든 동작 전압을 웰에 인가한 전압만큼 상승시켜 0V보다 높은 전압 범위에서 소거 셀의 문턱 전압을 상대적인 값으로 센싱함으로써, PMOS 트랜지스터를 사용하지 않고도 NAND 플래시 메모리 장치에서도 소거된 셀의 문턱 전압을 상대적인 값으로 센싱할 수 있어 회로의 신뢰성을 향상시킬 수 있다.As described above, the present invention is a state in which a predetermined voltage is applied to a well in which an array of flash memory cells is formed such that the threshold voltage of the erase cell is higher than at least 0V during a read operation for sensing the threshold voltage of the erase cell. By increasing all the operating voltages applied for the read operation by the voltages applied to the wells, the threshold voltages of the erase cells are sensed relative to each other in the voltage range higher than 0V, thereby eliminating cells even in a NAND flash memory device without using a PMOS transistor. The threshold voltage of can be sensed as a relative value to improve the reliability of the circuit.

Claims (5)

메모리 셀 어레이에 포함된 모든 소자들의 문턱전압이 0V보다 높아지도록 상기 소자들의 문턱전압을 균일하게 상승시키는 단계;Uniformly raising the threshold voltages of the devices so that the threshold voltages of all devices included in the memory cell array are higher than 0V; 상기 문턱전압을 상승시킨 만큼 리드 동작 전압을 상승시켜 상기 소자들에 인가하는 단계;Increasing a read operation voltage by increasing the threshold voltage and applying the read voltage to the devices; 문턱 전압을 센싱하고자 하는 플래시 메모리 셀의 워드라인에 워드라인 전압을 0V부터 상승시키면서 비트라인에 전류가 흐르는지를 센싱하는 단계;Sensing whether a current flows in the bit line while increasing the word line voltage from 0 V to the word line of the flash memory cell to which the threshold voltage is to be sensed; 상기 비트라인에 전류가 흐르면 상기 워드라인 전압을 상승시키는 것을 중단하고 상기 워드라인 전압으로 상기 플래시 메모리 셀의 문턱 전압을 측정하는 단계를 포함하는 플래시 메모리 소자의 문턱 전압 측정 방법.Stopping the increase of the word line voltage when a current flows in the bit line, and measuring the threshold voltage of the flash memory cell using the word line voltage. 제 1 항에 있어서,The method of claim 1, 상기 메모리 셀 어레이가 NAND 타입의 플래시 메모리 셀 어레이인 플래시 메모리 소자의 문턱 전압 측정 방법.A threshold voltage measuring method of a flash memory device, wherein the memory cell array is a NAND type flash memory cell array. 제 1 항에 있어서,The method of claim 1, 상기 메모리 셀 어레이가 형성된 웰에 채널 억제 전압을 인가하여 상기 소자들의 문턱전압 상승시키는 플래시 메모리 소자의 문턱 전압 측정 방법.And applying a channel suppression voltage to a well in which the memory cell array is formed to increase the threshold voltages of the devices. 제 3 항에 있어서,The method of claim 3, wherein 상기 소자들의 문턱전압 중 가장 낮은 문턱전압이 0V보다 높아지도록 상기 채널 억제 전압이 인가되는 플래시 메모리 소자의 문턱 전압 측정 방법.The threshold voltage measuring method of the flash memory device to which the channel suppression voltage is applied such that the lowest threshold voltage of the threshold voltages of the devices is higher than 0V. 제 1 항에 있어서, 상기 동작 전압을 상승시켜 인가하는 단계는,The method of claim 1, wherein the increasing of the operating voltage is performed by: 상기 플래시 메모리 셀이 접속된 스트링의 드레인 셀렉트 라인과 소오스 셀렉트 라인에 상기 문턱전압이 상승된 만큼 상승된 전압을 인가하여 상기 스트링을 선택하는 단계;Selecting the string by applying a voltage increased by the threshold voltage to a drain select line and a source select line of a string to which the flash memory cell is connected; 상기 스트링의 비트라인에 상기 문턱전압이 상승된 만큼 상승된 비트라인 전압을 인가하는 단계; 및Applying an increased bit line voltage to the bit line of the string by increasing the threshold voltage; And 상기 소자들 중 문턱 전압 측정 대상이 아닌 플래시 메모리 셀의 워드라인에는 드레인으로부터 소오스로 전류가 흐를 수 있도록 상기 문턱전압이 상승된 만큼 상승된 패스 전압을 인가하는 단계를 포함하는 플래시 메모리 소자의 문턱 전압 측정 방법.A threshold voltage of a flash memory device includes applying a pass voltage that is increased by increasing the threshold voltage to a word line of a flash memory cell that is not a threshold voltage measurement target among the devices so that current flows from a drain to a source. How to measure.
KR1020030043402A 2003-06-30 2003-06-30 Method for measuring a threshold voltage of flash memory device KR20050002091A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043402A KR20050002091A (en) 2003-06-30 2003-06-30 Method for measuring a threshold voltage of flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043402A KR20050002091A (en) 2003-06-30 2003-06-30 Method for measuring a threshold voltage of flash memory device

Publications (1)

Publication Number Publication Date
KR20050002091A true KR20050002091A (en) 2005-01-07

Family

ID=37217649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043402A KR20050002091A (en) 2003-06-30 2003-06-30 Method for measuring a threshold voltage of flash memory device

Country Status (1)

Country Link
KR (1) KR20050002091A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806792B1 (en) * 2006-09-01 2008-02-27 동부일렉트로닉스 주식회사 Method for measuring threshold voltage of sonos flash device
KR100892053B1 (en) * 2006-12-12 2009-04-09 김경섭 Flash memory device having a multi level cell and programming method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806792B1 (en) * 2006-09-01 2008-02-27 동부일렉트로닉스 주식회사 Method for measuring threshold voltage of sonos flash device
KR100892053B1 (en) * 2006-12-12 2009-04-09 김경섭 Flash memory device having a multi level cell and programming method thereof

Similar Documents

Publication Publication Date Title
US8576643B2 (en) Semiconductor integrated circuit
US20070047327A1 (en) Erase method for flash memory
JP2008544435A (en) A method for programming a flash memory with a voltage level optimized according to the number of bits detected to have failed programming.
KR19990029125A (en) Memory Cells and Nonvolatile Semiconductor Storages Having Same
JP2010514196A (en) 2TNOR type nonvolatile memory cell array and data processing method for 2TNOR type nonvolatile memory
CN104520933B (en) Method, equipment and the manufactured goods of the adaptive algorithm of fast flash memory bank
US20080094923A1 (en) Non-volatile memory device capable of reducing threshold voltage distribution
JP4726429B2 (en) Nonvolatile flash memory
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
KR100276653B1 (en) A method of driving a split gate type nonvolatile memory cell and a method of driving a semiconductor memory device including the cells
WO2020209884A1 (en) Reram memory cell having dual word line control
US6751125B2 (en) Gate voltage reduction in a memory read
JP3629383B2 (en) Erase method for nonvolatile semiconductor memory device
JP4805733B2 (en) Semiconductor memory device and test method thereof
KR100843004B1 (en) Flash memory device and method of operating the same
JP2735498B2 (en) Non-volatile memory
KR20050002091A (en) Method for measuring a threshold voltage of flash memory device
US6996012B2 (en) Nonvolatile memory device capable of preventing over-erasure via modified tunneling through a double oxide layer between a floating gate and a control gate
KR100335779B1 (en) Method of erasing flash memory device
JP4256736B2 (en) Nonvolatile semiconductor memory device and erase method thereof
KR0161410B1 (en) Read voltage applying method for nand type flash memory
JP4196191B2 (en) Nonvolatile semiconductor memory device and control method thereof
KR20020094502A (en) Method of operating NAND-type flash memory device
KR100606531B1 (en) Driving method of flash memory device
KR100600316B1 (en) Flash memory cell and method of erasing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination