KR200480434Y1 - Double-layer electrode structure for touch-sensitive panel - Google Patents

Double-layer electrode structure for touch-sensitive panel Download PDF

Info

Publication number
KR200480434Y1
KR200480434Y1 KR2020140004092U KR20140004092U KR200480434Y1 KR 200480434 Y1 KR200480434 Y1 KR 200480434Y1 KR 2020140004092 U KR2020140004092 U KR 2020140004092U KR 20140004092 U KR20140004092 U KR 20140004092U KR 200480434 Y1 KR200480434 Y1 KR 200480434Y1
Authority
KR
South Korea
Prior art keywords
electrode
layer
circuit
touch panel
electrode layer
Prior art date
Application number
KR2020140004092U
Other languages
Korean (ko)
Other versions
KR20150004377U (en
Inventor
유 초우 예
팅 칭 린
쿤 밍 창
Original Assignee
제이 터치 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이 터치 코퍼레이션 filed Critical 제이 터치 코퍼레이션
Priority to KR2020140004092U priority Critical patent/KR200480434Y1/en
Publication of KR20150004377U publication Critical patent/KR20150004377U/en
Application granted granted Critical
Publication of KR200480434Y1 publication Critical patent/KR200480434Y1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Abstract

본 고안에서는 터치 패널의 이중층 전극 구조를 제공하는 바, 이중층 전극 구조는 각각 일 터치 패널 내의 기판의 양측 표면에 형성되고, 각 전극층에는 그물 모양으로 설치된 도전 회로가 형성되며, 이중층 전극층이 결합될 때, 이중층 전극층 상의 도전 회로는 중첩되지 않으며, 교차 유도 구역을 형성한다. 특히 상부층 전극층과 하부층 전극층 중의 적어도 한 층에는 단절 회로 설계를 통하여 무효 유도 구역을 형성하며, 전반적인 전극 구조 실시 방식을 놓고 말하면, 하부층 전극층의 유효 유도 회로의 도전 재료 총 면적이 상부층 전극층의 유효 유도 회로의 도전 재료 총 면적보다 큰 바, 이의 목적은 터치 패널의 유도 전기장을 개선하기 위한 것이다.In the present invention, a double layered electrode structure of a touch panel is provided. Each of the double layered electrode structures is formed on both side surfaces of a substrate in one touch panel, and a conductive circuit is formed in each electrode layer in a net shape. , The conductive circuits on the double layered electrode layer do not overlap and form a crossing induction zone. Particularly, at least one of the upper layer electrode layer and the lower layer electrode layer forms a reactive induction region by designing a disconnection circuit. In terms of the overall electrode structure implementation, the total area of the conductive material in the effective induction circuit of the lower layer electrode layer is, Is greater than the total area of the conductive material of the touch panel, the purpose of which is to improve the induced electric field of the touch panel.

Description

터치 패널의 이중층 전극 구조{DOUBLE-LAYER ELECTRODE STRUCTURE FOR TOUCH-SENSITIVE PANEL}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a double-

본 고안은 터치 패널의 이중층 전극 구조에 관한 것으로서, 특히 하부층 유효 전극 도전 재료 총 면적이 상부층 유효 전극 도전 재료 총 면적보다 큰 이중층 전극 구조에 관한 것이다.The present invention relates to a dual layer electrode structure of a touch panel, and more particularly to a dual layer electrode structure in which the total area of the lower layer effective electrode conductive material is larger than the total area of the upper layer effective electrode conductive material.

종래 기술 중의 터치 패널에 이용되는 전극 구조, 특히 이중층 전극 구조를 갖는 터치 패널은 일치하고 대칭되는 설계, 예를 들면 X 방향의 다수의 도전 회로 또는 전극 구조 및 Y 방향(X 방향과 수직됨)의 다수의 도전 회로 또는 전극 구조를 가지는 바, 이러한 설계는 안정적인 전기 신호를 제공하고 또한 설계를 간략화할 수 있다.The electrode structure used in the conventional touch panel, in particular, the touch panel having the double-layer electrode structure, is designed to be symmetrical and symmetrical, for example, a plurality of conductive circuits or electrode structures in the X direction and a plurality of conductive structures in the Y direction Having a plurality of conductive circuits or electrode structures, such a design provides a stable electrical signal and also simplifies the design.

하지만 터치 패널의 터치 센싱에 대한 민감도 요구가 높아짐에 따라 전극 회로는 날로 가늘어지고 밀도는 날로 높아지므로, 전반 전극층에 분포된 서로의 전극 구조 사이에는 쉽게 상호 유도(mutual inductance)가 발생하여 많은 노이즈가 발생되고 또한 터치 패널에 센싱 오동작이 발생할 수 있다.However, as the sensitivity of the touch panel to touch sensing increases, the electrode circuit becomes thinner and the density becomes higher. Therefore, mutual inductance easily occurs between the electrode structures distributed in the first electrode layer, And a sensing malfunction may occur in the touch panel.

안정적인 터치 패널 기술을 제공하기 위하여, 본 고안에서 제공하는 터치 패널의 이중층 전극 구조는 이중층 전극 구조의 적어도 한 층에 서로 다른 무효 유도 구역이 설계되어 있고 두 층의 유효 유도 구역 면적이 다르도록 하여 터치 패널의 유도 전기장을 개선하고 여분의 상호 정전용량(mutual capacitance)을 제거하고 터치 감도를 향상시킨다.In order to provide a stable touch panel technology, the dual-layer electrode structure of the touch panel provided in the present invention has a structure in which at least one layer of the dual layer electrode structure is designed as a different reactive induction zone, Improves the induction field of the panel, eliminates extra mutual capacitance and improves touch sensitivity.

실시예에 의하면, 터치 패널의 이중층 전극 구조에는 주요하게 제1 전극층에서 제1 방향으로 설치되는 전극 구조 및 제2 전극층에서 제2 방향으로 설치되는 전극 구조가 포함되며, 특히 제1 전극층의 유효 전극 회로의 도전 총 면적이 제2 전극층의 유효 전극 회로의 도전 총 면적보다 크다.According to the embodiment, the double layer electrode structure of the touch panel mainly includes the electrode structure provided in the first direction in the first electrode layer and the electrode structure provided in the second direction in the second electrode layer. In particular, The total conductive area of the circuit is larger than the total conductive area of the effective electrode circuit of the second electrode layer.

그 중에서, 제2 전극층에는 적어도 하나의 무효 전극 구역이 구비되고, 그 중의 전극 회로는 전기가 통하지 않는 차단 상태이며, 유효 전극 회로는 일 유효 전극 구역 내에 구비된다.Among them, at least one reactive electrode section is provided in the second electrode layer, and the electrode circuit in the second electrode layer is in a blocking state in which electricity is not conducted, and the effective electrode circuit is provided in one effective electrode section.

본 고안의 다른 실시예에 의하면, 제1 전극층과 제2 전극층에 각각 적어도 하나의 무효 전극 구역이 구비되고, 그 중의 상기 상하층의 무효 전극 구역은 서로 다른 연장 방향을 가지며, 그 중에서 제1 전극층의 무효 전극 구역은 2차원 시스템의 Y 방향으로 연장되고, 제2 전극층의 무효 전극 구역은 2차원 시스템의 X 방향으로 연장되며, 그 중의 전극 회로는 전기가 통하지 않는 차단 상태이고, 유효 전극 회로는 일 유효 전극 구역 내에 구비되며, 또한 제1 전극층의 유효 전극 회로의 도전 총 면적이 제2 전극층의 유효 전극 회로의 도전 총 면적보다 크다.According to another embodiment of the present invention, at least one reactive electrode section is provided in each of the first electrode layer and the second electrode layer, and the inactive electrode sections of the upper and lower layers have different extension directions, The inactive electrode zone of the two-dimensional system extends in the Y direction, the inactive electrode zone of the second electrode layer extends in the X direction of the two-dimensional system, the electrode circuit therein is in a blocking state in which electricity is not passed, And the total conductive area of the effective electrode circuit of the first electrode layer is larger than the total conductive area of the effective electrode circuit of the second electrode layer.

실시예에 의하면, 이중층 전극 구조는 각각 제1 전극층과 제2 전극층 상에 형성된 마름모이고 중첩되지 않는 도전 회로이며; 이중층 전극 구조는 또한 각각 제1 전극층과 제2 전극층에 형성된 사각형이고 중첩되지 않는 도전 회로이다. 하지만 이중층 전극 구조의 형상은 이에 제한되지 않으며, 다각형 또는 불규칙 형상일 수도 있다.According to an embodiment, the double layered electrode structure is a conductive circuit formed on the first electrode layer and the second electrode layer, respectively, which is rhombic and does not overlap; The double layer electrode structure is also a rectangular, non-overlapping conductive circuit formed in the first and second electrode layers, respectively. However, the shape of the double layer electrode structure is not limited thereto, and may be polygonal or irregular.

본 고안의 목적을 이루기 위하여 이용되는 기술, 방법 및 효과를 이해하기 위하여 하기 본 고안에 관한 명세서, 도면을 참조하면 본 고안의 목적, 특징이 더욱 명확해질 것이나, 도면과 구성요소는 본 고안을 예시적으로 설명하는 것이지 이를 한정하는 것이 아니다.In order to understand the techniques, methods, and effects used to accomplish the object of the present invention, the purpose and features of the present invention will become more apparent with reference to the following specification and drawings, But the present invention is not limited thereto.

도 1은 터치 패널의 이중층 전극 구조 실시예1의 예시적 도면.
도 2는 터치 패널의 이중층 전극 구조 실시예2의 예시적 도면.
도 3은 터치 패널의 이중층 전극 구조 실시예 도면.
도 4는 터치 패널의 이중층 전극 구조 실시예 도면.
도 5는 터치 패널의 이중층 전극 구조 실시예 예시도 1.
도 6은 터치 패널의 이중층 전극 구조 실시예 예시도 2.
도 7은 유효 및 무효 유도 구역의 실시방식1의 도면.
도 8은 유효 및 무효 유도 구역의 실시방식2의 도면.
도 9는 무효 유도 구역 내 단선의 실시방식1의 도면.
도 10은 무효 유도 구역 내 단선의 실시방식2의 도면.
도 11은 터치 패널의 이중층 전극 구조의 제작 실시예 흐름도.
도 12는 터치 패널의 이중층 전극층의 실시예 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is an exemplary diagram of a double layered electrode structure embodiment 1 of a touch panel. Fig.
2 is an explanatory diagram of a second embodiment of a double-layered electrode structure of a touch panel.
3 is an embodiment of a double layer electrode structure of a touch panel.
4 is an embodiment of a double layered electrode structure of a touch panel.
5 illustrates an example of a double layered electrode structure of a touch panel.
6 illustrates an example of a double layered electrode structure of a touch panel;
Figure 7 is a diagram of embodiment 1 of an effective and ineffective guiding zone.
Fig. 8 is a diagram of Embodiment 2 of the valid and invalid induction zones. Fig.
Fig. 9 is a diagram of a method 1 of disconnection in a dead-induction zone.
FIG. 10 is a diagram of Embodiment 2 of disconnection in the invalid induction zone; FIG.
11 is a flow chart showing a manufacturing example of a double layer electrode structure of a touch panel.
12 is an embodiment of a double layered electrode layer of a touch panel.

본 명세서에 기재된 고안은 터치 패널의 이중층 전극 구조에 관한 것으로서, 터치 패널의 유도 전기장을 개선하고 여분의 상호 정전용량(mutual capacitance)을 제거하고 터치 감도를 향상시키기 위하여, 터치 패널의 이중층 전극 구조 설계는 그 중의 한 층의 전극 회로 구조 상에 무효 유도 구역을 구비하는 바, 즉 하나의 특정 구역, 예를 들면 어느 한 방향의 일정한 너비를 정의하고, 제조 공정을 통하여 그 중의 전극 회로에 차단 회로를 형성하기 때문에 터치 패널의 이중층 전극 구조는 두 층에 각각 서로 다른 유도 구역의 전극 구조를 가지며, 특히 그 중의 한 전극 구조층의 유효 전극 도전 재료 총 면적이 다른 한 전극층의 유효 전극 도전 재료 총 면적보다 크다.The design disclosed herein relates to a dual-layered electrode structure of a touch panel. In order to improve the induction electric field of the touch panel, eliminate excess mutual capacitance, and improve touch sensitivity, Has a dead zone on the electrode circuit structure of one of its layers, that is, defines a certain width in one specific region, for example, a certain direction, and through the manufacturing process, The double layer electrode structure of the touch panel has electrode structures of different induction zones on the two layers. Particularly, the total area of the effective electrode conductive material in one electrode structure layer is different from the total area of the effective electrode conductive material in the other electrode layer Big.

터치 패널의 이중층 전극 구조 실시예는 우선 도 1을 참조할 수 있는 바, 이는 단일층 기판의 터치 패널 구조이다. 도시된 이중층 전극 구조의 주요 구조에는 투명 기판(12) 및 투명 기판(12) 상하 표면에 형성된 상부층 전극층(101)과 하부층 전극층(103)이 포함되고, 이중층 전극 구조도 터치 패널에 이용되기 때문에 이중층의 전극 구조는 각각 서로 다른 방향의 유도 신호를 유도할 수 있으며, 양자가 터치 위치를 탐지하는 회로 설계를 형성한다. 패널 구조를 형성한 후, 상부에는 또한 표면 기재(10)가 결합되고, 외부 터치 객체는 표면 기채(10)를 통하여 이 터치 패널을 터치한다.An embodiment of the double-layered electrode structure of the touch panel can first be referred to Fig. 1, which is a touch panel structure of a single-layer substrate. The main structure of the illustrated double layered electrode structure includes an upper layer electrode layer 101 and a lower layer electrode layer 103 formed on the upper and lower surfaces of the transparent substrate 12 and the transparent substrate 12 and the double layered electrode structure is also used for the touch panel, Electrode structures can induce inductive signals of different directions and form a circuit design in which both detect the touch location. After forming the panel structure, the surface substrate 10 is also joined to the upper portion, and the external touch object touches the touch panel through the surface fin 10.

다른 이중층 기판의 이중층 전극 구조 설계는 도 2에 도시된 터치 패널의 이중층 전극 구조 실시예를 참조할 수 있다.The design of the double layer electrode structure of another double layer substrate can refer to the embodiment of the double layer electrode structure of the touch panel shown in Fig.

여기에는 제1 투명 기판(22)과 제2 투명 기판(24) 두 기판이 도시되고, 양자의 표면에는 각각 서로 다른 방향의 전극 구조, 예를 들면 제1 전극층(201)(상부층)과 제2 전극층(203)(하부층)이 형성되며, 이어서 패널 구조 위에는 일 표면 기재(20)가 결합된다.Here, two substrates of the first transparent substrate 22 and the second transparent substrate 24 are shown, and on both surfaces thereof, electrode structures of different directions, for example, the first electrode layer 201 (upper layer) and the second An electrode layer 203 (lower layer) is formed, and then one surface substrate 20 is bonded onto the panel structure.

상기 단일층 기판과 이중층 기판의 터치 패널 구조에 있어서, 모두 이중층의 서로 다른 유도 방향의 전극 구조를 가지며, 일 실시 태양에 있어서, 각 전극층에는 각각 그물 모양으로 설치된 도전 회로, 예를 들면 금속 또는 ITO(산화 인듐-주석) 등의 투명 전극 재료가 형성된다. 도전 회로에는 각 전극층 상에 설치된 여러 그룹으로 형성된 다수의 채널 전극(channel electrode)이 형성되고, 이중층 전극 구조가 상호 교차되며, 각 전극층이 터치 신호를 유도하면 이중층 전극 구조는 각각 서로 다른 방향의 터치 신호를 유도할 수 있고, 이로써 터치 위치를 탐지한다.In the touch panel structure of the single-layer substrate and the double-layer substrate, both of the double layers have electrode structures in different directions. In one embodiment, the electrode layers are provided with conductive circuits, for example, metal or ITO (Indium oxide-tin oxide) or the like is formed. In the conductive circuit, a plurality of channel electrodes formed on various electrode layers are formed on the electrode layers, and the double layer electrode structures are crossed. When each electrode layer induces a touch signal, Signal, thereby detecting the touch location.

도 3 및 도 4는 각각 본 고안의 터치 패널의 이중층 전극 구조 태양의 실시 예시도로서, 이중층 전극 구조에는 어느 한 방향(예를 들면 제1 방향)으로 설치되는 제1층 전극 구조 및 다른 한 방향(예를 들면 제2 방향)으로 설치되는 제2층 전극 구조가 포함된다.FIGS. 3 and 4 are views showing an embodiment of the double layered electrode structure of the touch panel of the present invention. In the double layered electrode structure, the first layer electrode structure provided in one direction (for example, the first direction) (E. G., A second direction). ≪ / RTI >

그 중에서, 도 3에 도시된 터치 패널(30) 중의 이중층 전극 구조는 마름모 도전 회로로 구성되며, 그 중에서 실선으로 표시된 제1 전극층(31)의 마름모 도전 회로와 점선으로 표시된 제2 전극층(32)의 마름모 도전 회로가 상호 교차 설치되고, 제1 전극층(31)의 전극 회로와 제2 전극층(32)의 전극 회로는 겹쳐질 때 중첩되지 않고 교차 방식으로 겹쳐져 고밀도의 그물 모양의 전극 구조를 형성한다.Among them, the double-layered electrode structure in the touch panel 30 shown in Fig. 3 is composed of a rhombic conductive circuit, and among them, the rhombic conductive circuit of the first electrode layer 31 indicated by a solid line and the second electrode layer 32 indicated by a dotted line, And the electrode circuit of the first electrode layer 31 and the electrode circuit of the second electrode layer 32 overlap each other in an overlapping manner so as to form a high-density net-like electrode structure .

이중층 전극층이 결합될 때, 이중층 전극층 상의 그물 모양으로 설치된 도전 회로는 중첩되지 않으며(non overlap), 그물 모양의 감도가 높은 교차 유도 구역을 형성한다. 실시예1에 의하면, 터치 패널에 응용되는 전극층에 있어서, 제1 전극층(31)은 터치 패널의 구동 전극층일 수 있고, 제2 전극층(32)은 터치 패널의 센싱 전극층일 수 있다.When the double-layered electrode layers are combined, the netted conductive circuits on the double-layered electrode layers are non-overlapping to form a cross-induction zone having a high net-like sensitivity. According to the first embodiment, in the electrode layer applied to the touch panel, the first electrode layer 31 may be a driving electrode layer of the touch panel, and the second electrode layer 32 may be a sensing electrode layer of the touch panel.

도 4는 터치 패널의 이중층 전극 구조의 다른 한 실시 태양 도면이다. 도시된 터치 패널(40) 상에는 이중층 전극층이 구비되고, 각각 실선으로 표시된 제1 전극층(41)과 점선으로 표시된 제2 전극층(42)이며, 본 예에서는 사각형 도전 회로이고, 이중층 전극층이 결합될 때 더욱 밀집되고 감도가 높은 그물 모양의 유도 회로를 형성한다.4 is another embodiment of the double layer electrode structure of the touch panel. A double electrode layer is provided on the touch panel 40. The first electrode layer 41 is indicated by a solid line and the second electrode layer 42 is indicated by a dotted line. Thereby forming a highly dense and highly sensitive net-like induction circuit.

하지만 더욱 조밀한 전극 회로 설계 하에서, 서로 다른 층의 유도 회로 사이에는 전기 간섭 현상이 존재하고, 회로 사이에 생성되는 상호 정전용량(mutual capacitance)은 심지어 유도 터치 위치의 정확도에까지 영향을 미칠 수 있다.However, under more dense electrode circuit designs, there is a phenomenon of electrical interference between inductors in different layers, and the mutual capacitance created between the circuits can even affect the accuracy of the induced touch location.

터치 패널의 감도와 발생가능한 에러를 개선하기 위하여 상기 회로 사이에 발생하는 상호 정전용량을 낮추어야 하는 바, 실시방식1은 도 5에 도시된 터치 패널의 이중층 전극 구조 실시예 예시도를 참조할 수 있다.In order to improve the sensitivity of the touch panel and the possible errors, the mutual electrostatic capacitance generated between the circuits must be lowered. Embodiment 1 can refer to the example of the double layer electrode structure of the touch panel shown in FIG. 5 .

본 예는 패널 한 구석의 전극 구조 도면으로서, 패널에는 이중층의 전극층이 구비되고, 그 중의 하나는 실선으로 표시된 제1 전극층(51)이고, 유효 전극 구역은 도전 회로로 에워싸여 마름모를 형성하는 것을 예시로 전극의 패턴을 형성하고, 다른 한 층은 점선으로 표시되는 제2 전극층(52(유효 전극 구역(502)에 위치함) 및 52'(무효 전극 구역(501, 503)에 위치함))이며, 두 층의 주요 회로가 중첩되지 않고 교차의 방식으로 겹쳐지며, 더욱 조밀한 그물 모양의 유도 회로를 구성한다.In this example, the electrode structure of one corner of the panel is shown. The panel is provided with a double-layered electrode layer, one of which is the first electrode layer 51 indicated by a solid line and the effective electrode area is surrounded by a conductive circuit to form rhombus A second electrode layer 52 (located in the effective electrode zone 502) and 52 '(located in the reactive electrode zones 501 and 503), which are illustrated by dotted lines, , And the main circuits of the two layers are overlapped in a crossing manner without overlapping to constitute a more dense net-like inductive circuit.

실시예에 의하면, 제2 전극층(52, 52')에 포함된 구역 설계에는 적어도 일 무효 전극 구역이 구비되고, 본 예에서는 무효 전극 구역(501, 503)이며, 나머지는 유효 전극 구역(502)이고, 본 예에서 이 구역 중간 부분에 위치한 것은 유효 전극 구역(502)이고, 양측은 무효 전극 구역(501, 503)이다. 즉 제2 전극층(52)의 도전 회로는 유효 전극 구역(502)에서 서로 전기 연결되는 연속 회로이고, 유효 전극 회로를 구성하며, 회로가 양측의 무효 전극 구역(501 및 503)에 이르면 단절 회로를 형성하는 바, 즉 전기적 연결이 없는 무효 전극 회로(제2 전극층(52'))을 형성하기 때문에, 전기 신호는 무효 전극 구역(501, 503) 상의 회로에 전달되지 않는다.According to an embodiment, the zone design included in the second electrode layer 52, 52 'includes at least one ineffective electrode zone, which in this example is a reactive electrode zone 501, 503, And in this example, located in the middle of this zone is the effective electrode zone 502 and both sides are the reactive electrode zone 501, 503. That is, the conductive circuit of the second electrode layer 52 is a continuous circuit electrically connected to each other in the effective electrode area 502 and constitutes a valid electrode circuit. When the circuit reaches the reactive electrode areas 501 and 503 on both sides, (Second electrode layer 52 ') that is free of electrical connection, the electrical signal is not transmitted to the circuit on the reactive electrode area 501, 503.

도전 회로로 형성된 전극 구조를 이용하여, 제조 공정에서는 직접 프린팅(printing) 방식을 이용하여 도전 회로를 구성할 수 있거나 또는 도금(plating), 스퍼터링(sputtering) 또는 식각(etching) 방식을 이용하여 도전 회로를 형성할 수 있다. 제조 과정에 있어서, 유효 전극 구역(502)과 무효 전극 구역(501, 503)의 인접 구역에서 직접 상호 연결되지 않는 단절 회로를 형성할 수 있는 바, 예를 들면 프린팅, 도금, 스퍼터일, 식각 방식은 포토마스크 설계를 통하여 단절 회로를 형성할 수 있다.A conductive circuit may be formed by using a direct printing method in the manufacturing process or by using a plating circuit such as a plating circuit, a sputtering circuit, or an etching circuit, Can be formed. In the manufacturing process, a disconnection circuit that is not directly connected to each other can be formed in the adjacent regions of the effective electrode area 502 and the reactive electrode areas 501 and 503. For example, printing, plating, sputtering, The isolation circuit can be formed through the photomask design.

무효 유도 구역(501, 503)은 특정 구역(어느 한 방향의 일정한 너비) 내의 도전 회로를 단절시키는 것으로서(제조 과정에 단절 회로 형성), 이의 목적으로는 터치 패널의 유도 전기장을 개선하고 상호 정전용량(mutual capacitance)의 발생 확율을 낮추는 것이다. 각층의 도전 회로는 일정한 너비를 가지나 상부층과 하부층의 굵기는 제한이 없으며, 상하부층의 도전 회로가 동일한 너비이거나 또는 하부층 회로가 비교적 가늘고 상부층 회로가 비교적 넓을 수 있다. 굵기에 상관없이 본 고안의 실시예의 특징으로는 제1 전극층(51)의 유효 전극 구역 내의 유효 전극 회로의 도전 재료 총 면적이 제2 전극층(52)의 유효 전극 구역 내의 유효 전극 회로의 도전 재료 총 면적보다 크다는 것이다.The reactive induction zones 501 and 503 are used for disconnecting conductive circuits in a specific region (a certain width in either direction) (forming a disconnection circuit in the manufacturing process), for the purpose of improving the induction field of the touch panel, thereby lowering the probability of occurrence of mutual capacitance. The conductive circuit of each layer has a certain width but the thickness of the upper layer and the lower layer is not limited and the conductive circuits of the upper and lower layers may be the same width or the lower layer circuit may be relatively thin and the upper layer circuit may be relatively wide. The total area of the conductive material in the effective electrode circuit in the effective electrode area of the first electrode layer 51 is larger than the total area of the conductive material in the effective electrode circuit in the effective electrode area of the second electrode layer 52 Area.

바람직한 실시예1에 의하면, 제1 전극층이 하부층 전극층이고, 제2 전극층이 터치 패널 대외 구역에 근접한 상부층 전극층이며, 이 상부층 전극층의 각 채널 전극 내의 도전 회로에는 무효 유도 구역(전기가 통하지 않음)과 유효 유도 구역(전기가 통함)이 구비된다.According to the preferred embodiment 1, the first electrode layer is a lower layer electrode layer, the second electrode layer is an upper layer electrode layer close to the touch panel external region, and the conductive circuit in each channel electrode of the upper layer electrode layer has a reactive induction region An effective induction zone (with electricity) is provided.

상기 실시예에서 단지 제2 전극층(52, 52')에 각각 유효 전극 회로와 무효 전극 회로가 구비된 실시 태양을 보여주는 외, 본 고안에서는 또한 이중층 전극 구조에 모두 유효 및 무효 전극 구역이 구비된 실시방식을 이용할 수 있는 바, 실시예는 도 6에 도시된 바와 같다.In this embodiment, only the second electrode layers 52 and 52 'are provided with the effective electrode circuit and the reactive electrode circuit, respectively. In addition, the present invention also includes an embodiment in which both the effective and ineffective electrode regions are provided Method can be used, and the embodiment is as shown in Fig.

도 6에 도시된 이중층 전극 구조 실시예에서는 상부층 전극층과 하부층 전극에 모두 전기가 통하지 않는 무효 전극 구역이 구비된 것을 보여주는 바, 이중층 상의 무효 전극 구역은 각각 패널의 서로 다른 방향으로 연장된다.In the dual-layer electrode structure shown in FIG. 6, the upper electrode layer and the lower electrode are provided with an ineffective electrode zone where the ineffective electrode zones extend in different directions.

도면에서는 상하 두층의 전극층을 각각 서로 겹쳐지는 제1 전극층(61)과 제2 전극층(62)으로 표시하고, 또한 각각 단선의 설계를 통하여 유효 전극 구역(601, 603)과 무효 전극 구역(602, 604)을 형성한다.In the figure, the electrode layers of the upper and lower two layers are denoted by the first electrode layer 61 and the second electrode layer 62 which are overlapped with each other and the effective electrode sections 601 and 603 and the reactive electrode sections 602 and 603, 604 are formed.

본 예에 있어서, 제1 전극층(61)에는 연속 도선으로 형성된 유효 전극 구역(601) 및 제조 공정을 이용하여 단절 회로를 형성하여 형성된 적어도 하나의 무효 전극 구역(602)을 구비하며, 무효 전극 구역(602)의 방향은 좌표축 Y 방향으로 연장되고, 양자는 중복되게 제1 전극층(61) 상에 구비되어 터치 패널의 하부층 전극층을 이룰 수 있다.In this example, the first electrode layer 61 is provided with an effective electrode area 601 formed of a continuous wire and at least one reactive electrode area 602 formed by forming a disconnection circuit using the manufacturing process, The direction of the second electrode layer 602 extends in the direction of the coordinate axis Y and both of them overlap the first electrode layer 61 to form the lower layer electrode layer of the touch panel.

제2 전극층(62)에도 연속 도선으로 형성된 유효 전극 구역(603) 및 적어도 하나의 무효 전극 구역(604)을 구비하며, 이 무효 전극 구역(604)과 제1 전극층(61) 상의 무효 전극 구역(602)은 서로 다른 방향으로 설치되는 바, 예를 들면 해당 층의 무효 전극 구역(604)은 좌표축 X 방향으로 연장된다. 유효 전극 구역(603)과 무효 전극 구역(604)이 중복되게 제2 전극층(62) 상에 설치되어 터치 패널의 상부층 전극층을 이룰 수 있다.The second electrode layer 62 also has a valid electrode zone 603 and at least one reactive electrode zone 604 formed in the form of a continuous lead line and the reactive electrode zone 604 and the reactive electrode zone 604 on the first electrode layer 61 602 are installed in different directions, for example, the reactive electrode area 604 of the layer extends in the X axis direction. The effective electrode area 603 and the reactive electrode area 604 may be formed on the second electrode layer 62 to overlap the upper electrode layer of the touch panel.

상기 실시예에서와 같이, 무효 전극 구역(602, 604)의 설계 목적은 터치 패널의 유도 전기장을 개선하고 상호 정전용량의 발생 확율을 낮추는 것이며, 구조적 특징이라면 제1 전극층(61)(예를 들면 하부층에 위치함)의 유효 전극 회로의 도전 재료 총 면적이 제2 전극층(62)(예를 들면 상부층에 위치함)의 유효 전극 회로의 도전 재료 총 면적보다 큰 것이다.As in the above embodiment, the design purpose of the reactive electrode areas 602 and 604 is to improve the induced electric field of the touch panel and lower the probability of occurrence of mutual capacitance, and if it is a structural feature, the first electrode layer 61 The total area of the conductive material of the effective electrode circuit of the second electrode layer 62 (located on the lower layer, for example) is larger than the total area of the conductive material of the effective electrode circuit of the second electrode layer 62

상기 이중층 도선 회로는 마찬가지로 중첩되지 않고 교차 방식으로 겹쳐지며, 조밀한 그물 모양 유도 회로를 구성할 수 있다. 유도 회로 제조 공정은 프린팅(printing), 도금(plating), 스퍼터링(sputtering) 또는 식각(etching) 방식에 의하여 형성될 수 있으며, 제조 공정은 유효 전극 구역(601, 603)과 무효 전극 구역(602, 604)의 인접 구역에서 직접 상호 연결되지 않는 단절 회로를 형성할 수 있다.The above-mentioned double-layered wire circuits are likewise overlapped in an intersecting manner without overlapping, and a dense mesh-like inductive circuit can be constituted. The induction circuit manufacturing process may be formed by printing, plating, sputtering, or etching, and the manufacturing process may include forming the effective electrode areas 601 and 603 and the reactive electrode areas 602, 604 may be formed in the adjoining region.

전반 패널에 포함된 무효 유도 구역과 유효 유도 구역의 실시 태양은 도 7을 참조할 수 있는 바, 전반 패널 중에는 유효 유도 구역(701, 701’, 701’’, 701’’’)과 무효 유도 구역(702, 702’, 702’’, 702’’’)이 교차적으로 구비되고, 무효 유도 구역(702, 702’, 702’’, 702’’’)은 제조 공정을 통하여 고정된 거리로 패널에 형성될 수 있다.Referring to FIG. 7, an embodiment of the invalidation induction section and the validation induction section included in the front panel includes an effective induction section 701, 701 ', 701' ', 701' 702 ', 702 ", 702'") are alternately provided and the reactive induction zones 702, 702 ', 702 ", 702" As shown in FIG.

다른 한 가지 패널 상의 이중층 전극 구조 중의 무효 유도 구역은 부분 단선의 실시 태양으로서, 도 8을 참조할 수 있다.The invalid induction zone in the double layered electrode structure on the other panel can be referred to Fig. 8 as an embodiment of partial disconnection.

본 예에서는 유도 전극층(80) 상에 교차식 도전 회로가 포함되는 것을 보여주는 바, 도전 회로는 프린팅, 도금, 스퍼터링 또는 식각 방식에 의하여 무효 유도 구역(801)과 유효 유도 구역(802)에 형성되고, 그 중에서 무효 유도 구역(801)은 단선 회로이고, 무효 유도 구역(801) 중의 부분 단선 무효 구역(803)은 연속 회로일 수 있으나, 무효 유도 구역(801)의 단선에 에워싸여 있기 때문에 전기가 통하지 않는다.In this example, a crossed conductive circuit is included on the induction electrode layer 80, and the conductive circuit is formed in the invalid induction zone 801 and the effective induction zone 802 by printing, plating, sputtering or etching , The invalidation induction zone 801 is a disconnection circuit, and the partial disconnection ineffective zone 803 in the invalidation induction zone 801 may be a continuous circuit, but since the disconnection induction zone 801 is surrounded by the disconnection line, It does not work.

상기 각 실시예 중의 무효 유도 구역은 대부분 단선 회로를 통하여 형성된 무효 구역이고, 일반적으로 단절 회로는 무효 유도 구역과 유효 유도 구역의 인접 구역에 형성될 수 있으나, 도 9는 단선 부위(903, 904)가 도전 회로 격자 프레임에 위치한 것을 보여주고 있다. 실시예에 의하면, 도전 회로(901)는 무효 유도 구역(90) 내에서 단절 회로를 형성하는 바, 본 예에서는 단절 부위(903, 904)의 도면을 보여주고 있다.FIG. 9 is a cross-sectional view of the disconnection portion 903 and 904 of FIG. 9A. FIG. 9 is a cross-sectional view of the disconnection portion 903 and 904 of FIG. Is located in the conductive circuit grid frame. According to the embodiment, the conductive circuit 901 forms a disconnection circuit in the ineffective induction zone 90, and shows a diagram of the disconnection portions 903 and 904 in this example.

도 10에서는 이어서 다른 단절 회로 부위(113, 114)가 무효 유도 구역(100) 내의 도전 회로(111) 중간 교차 부분, 특히 서로 다른 방향의 회로가 교차되는 노드 상에 위치하는 것을 보여주고 있다.10 shows that the other disconnecting circuit portions 113 and 114 are located on a node where the intermediate intersecting portion of the conductive circuit 111 in the ineffective inductive section 100, in particular, the circuit in which the circuits in different directions cross each other.

도 11에서는 이어서 터치 패널의 이중층 전극 구조의 제작 실시예 흐름도를 보여준다.FIG. 11 shows a flow chart of a manufacturing example of a double-layered electrode structure of a touch panel.

S111 단계가 시작되면 우선 기판을 준비하며, 상기 각 실시예에 기재된 예에 의하면 기판은 단일층 기반일 수도 있고 이중층 또는 다중층 기반일 수도 있으며, 주요한 특징으로는 각각 S113에서와 같이, 상기 프린팅, 스퍼터링, 도금, 식각 또는 기타 전극 회로를 형성하는 방식으로 제1 전극층 회로를 형성하고, S115 단계에서와 같이, 제2 전극층 회로를 형성한다.When the step S111 is started, the substrate is first prepared. According to the examples described in the above embodiments, the substrate may be a single-layer substrate or a double-layer or multi-layer substrate. A first electrode layer circuit is formed by sputtering, plating, etching, or other method of forming an electrode circuit, and a second electrode layer circuit is formed as in step S115.

제1층 전극 구조층의 유효 전극 도전 재료 총 면적이 다른 제2층 전극 구조층의 유효 전극 도전 재료 총 면적보다 크게 하려면, S117 단계에서와 같이, 제조 공정 설계에 의하여 제2 전극층 회로로 하여금 무효 전극 구역에서 단절 회로 구역을 형성하도록 한다. If the total area of the effective electrode conductive material in the first layer electrode structure layer is larger than the total area of the effective electrode conductive material in the second layer electrode structure layer as in step S117, the second electrode layer circuit is invalidated A disconnect circuit area is formed in the electrode area.

이중층 전극층이 구비되고, 한 층의 전극 도전 재료 총 면적이 다른 한 층의 전극 도전 재료 총 면적보다 큰 터치 패널 설계는 도 12에 도시된 실시예 도면을 참조할 수 있다.A touch panel design in which a double-layered electrode layer is provided and the total area of the electrode conductive material in one layer is larger than the total area of the electrode conductive material in one layer can be referred to the embodiment shown in Fig.

터치 패널(120) 상에는 두 개의 서로 다른 방향의 전극 구조가 구비되고, 각 방향의 전극 구조 중에는 더욱 세밀한 그물 모양 구조가 포함되며, 그 중의 구조 특징은 상기 각 실시 태양을 참조할 수 있다. 무효 유도 구역이 설계된 제2 전극층(122)은 다수의 비교적 좁은 긴 바 형상의 전극 구조를 보여주나, 무효 유도 구역 설계가 없는 제1 전극층(121)은 비교적 넓은 전극 구조 설계이다.The electrode structure in two different directions is provided on the touch panel 120, and the electrode structure in each direction includes a finer mesh structure, and the structural characteristics thereof can be referred to each of the embodiments described above. The second electrode layer 122, which is designed as a reactive induction zone, exhibits a number of relatively narrow elongated bar-shaped electrode structures, but the first electrode layer 121 without a reactive induction zone design is a relatively wide electrode structure design.

두 방향의 전극 구조는 겹쳐지며, 일반적으로 상하 전극층의 회로는 동일한 제조 공정 중에서 동일한 너비이고, 만일 회로 너비 문제를 고려하지 않는다면 이 무효 유도 구역의 설계를 통하여 어느 한 층(예를 들면 하부층)의 전극층의 유효 전극 회로의 도전 재료 총 면적이 다른 한 층(예를 들면 상부층)의 전극층의 유효 전극 회로의 도전 재료 총 면적보다 큰 결과를 얻을 수 있다.The two-way electrode structures overlap, and in general the circuit of the upper and lower electrode layers is of the same width in the same manufacturing process, and if the circuit width problem is not taken into consideration, It is possible to obtain a result that the total area of the conductive material of the effective electrode circuit of the electrode layer is larger than the total area of the conductive material of the effective electrode circuit of one electrode layer of the other layer (for example, the upper layer).

그러므로, 본 고안에서는 터치 패널의 이중층 전극 구조를 제공하는 바, 이중층 전극층에는 각각 그물 모양으로 설치된 도전 회로가 형성된다. 이중층 전극층이 결합될 때, 이중층 전극층 상의 도전 회로는 중첩되지 않으며, 교차 유도 구역을 형성한다. 특히 전극 구조의 무효 유도 구역 설계를 통하여 이중층 전극층의 유효 전극 회로의 도전 재료 총 면적이 다르도록 하여, 회로 사이에서 유도 오차를 초래하는 전기 간섭 현상을 개선할 수 있다.Therefore, in the present invention, a double layer electrode structure of a touch panel is provided, and a conductive circuit provided in a net shape is formed in the double layer electrode layer. When the double-layered electrode layers are combined, the conductive circuits on the double-layered electrode layers do not overlap and form a crossing induction zone. Especially, the total area of the conductive material of the effective electrode circuit of the double layered electrode layer can be made different through the design of the ineffective induction zone of the electrode structure, so that the electric interference phenomenon which causes induction error between the circuits can be improved.

상기에 설명된 실시예는 본 고안의 가장 바람직한 실시예이며, 본 고안의 특허청구범위 내에서의 변화와 수정은 모두 본 고안의 범위에 속한다 할 것이다.The embodiments described above are the most preferred embodiments of the present invention, and changes and modifications within the scope of claims of the present invention are all within the scope of the present invention.

10: 표면 기재 12: 투명 기판
101: 상부층 전극층 103: 하부층 전극층
20: 표면 기재 22: 제1 투명 기판
24: 제2 투명 기판 201: 제1 전극층
203: 제2 전극층
30: 터치 패널 31: 제1 전극층
32: 제2 전극층
40: 터치 패널 41: 제1 전극층
42: 제2 전극층
501, 503: 무효 전극 구역 502: 유효 전극 구역
51: 제1 전극층 52, 52': 제2 전극층
61: 제1 전극층 62: 제2 전극층
601, 603: 유효 전극 구역 602, 604: 무효 전극 구역
701, 701’, 701’’, 701’’’: 유효 유도 구역
702, 702’, 702’’, 702’’’: 무효 유도 구역
801: 무효 유도 구역 802: 유효 유도 구역
803: 부분 단선 무효 구역 80: 유도 전극층
901: 도전 회로 903, 904: 단선 부위
90: 무효 유도 구역
111: 도전 회로 113, 114: 단선 부위
100: 무효 유도 구역
120: 터치 패널 121: 제1 전극층
122: 제2 전극층
S111~S117 단계: 이중층 전극 구조를 제작하는 과정10: surface substrate 12: transparent substrate
101: upper layer electrode layer 103: lower layer electrode layer
20: surface substrate 22: first transparent substrate
24: second transparent substrate 201: first electrode layer
203: second electrode layer
30: touch panel 31: first electrode layer
32: second electrode layer
40: touch panel 41: first electrode layer
42: Second electrode layer
501, 503: invalid electrode zone 502: effective electrode zone
51: first electrode layer 52, 52 ': second electrode layer
61: first electrode layer 62: second electrode layer
601, 603: Effective electrode area 602, 604: Invalid electrode area
701, 701 ', 701 ", 701 "':
702, 702 ', 702 ", 702 "':
801: invalid induction zone 802: valid induction zone
803: partial disconnection ineffective zone 80: induction electrode layer
901: conductive circuit 903, 904: broken line portion
90: invalid induction zone
111: conductive circuit 113, 114: broken line portion
100: invalid induction zone
120: touch panel 121: first electrode layer
122: second electrode layer
Steps S111 to S117: a process of manufacturing a double layered electrode structure

Claims (15)

터치 패널의 이중층 전극 구조에 있어서,
제1 방향으로 설치된 전극 구조를 갖는 제1 전극층; 및
제2 방향으로 설치된 전극 구조를 갖는 제2 전극층을 포함하여 구성되고,
그 중에서, 상기 제1 전극층의 유효 전극 회로의 도전 재료 총 면적이 제2 전극층의 유효 전극 회로의 도전 재료 총 면적보다 크고,
상기 제2 전극층에는 적어도 하나의 무효 전극 구역이 구비되며; 상기 유효 전극 회로는 일 유효 전극 구역 내에 구비되는 것을 특징으로 하는 터치 패널의 이중층 전극 구조.In the double-layered electrode structure of the touch panel,
A first electrode layer having an electrode structure provided in a first direction; And
And a second electrode layer having an electrode structure provided in a second direction,
The total area of the conductive material of the effective electrode circuit of the first electrode layer is larger than the total area of the conductive material of the effective electrode circuit of the second electrode layer,
Wherein at least one reactive electrode zone is provided in the second electrode layer; Wherein the effective electrode circuit is provided within one effective electrode area. 삭제delete 청구항 1에 있어서, 상기 제1 전극층에는 적어도 하나의 무효 전극 구역이 구비되며; 상기 유효 전극 회로는 일 유효 전극 구역 내에 구비되는 것을 특징으로 하는 터치 패널의 이중층 전극 구조.The method of claim 1, wherein at least one reactive electrode zone is provided in the first electrode layer; Wherein the effective electrode circuit is provided within one effective electrode area. 청구항 1 또는 청구항 3에 있어서, 상기 제1 전극층과 제2 전극층 상의 상기 적어도 하나의 무효 전극 구역 내의 전극 회로는 전기가 통하지 않는 단절 회로인 것을 특징으로 하는 터치 패널의 이중층 전극 구조.The double layer electrode structure of a touch panel according to claim 1 or 3, wherein the electrode circuit in the at least one reactive electrode area on the first electrode layer and the second electrode layer is a disconnecting circuit that does not conduct electricity. 청구항 4에 있어서, 상기 적어도 하나의 무효 전극 구역 내의 전극 회로의 단선은 도전 회로 격자 프레임 위치에 위치하는 것을 특징으로 하는 터치 패널의 이중층 전극 구조.5. The double layer electrode structure of a touch panel of claim 4, wherein the disconnection of the electrode circuit in the at least one reactive electrode area is located at the conductive circuit grid frame position. 청구항 4에 있어서, 상기 적어도 하나의 무효 전극 구역 내의 전극 회로의 단선은 도전 회로가 교차되는 노드 상에 위치하는 것을 특징으로 하는 터치 패널의 이중층 전극 구조.5. The double layer electrode structure of a touch panel according to claim 4, wherein the disconnection of the electrode circuit in the at least one reactive electrode area is located on a node where the conductive circuit intersects. 청구항 4에 있어서, 상기 적어도 하나의 무효 전극 구역 내의 전극 회로는 전기가 통하지 않는 연속 단절 회로인 것을 특징으로 하는 터치 패널의 이중층 전극 구조.5. The double layer electrode structure of a touch panel according to claim 4, wherein the electrode circuit in the at least one reactive electrode section is a continuous disconnect circuit that does not conduct electricity. 청구항 4에 있어서, 상기 적어도 하나의 무효 전극 구역 내의 전극 회로는 전기가 통하지 않는 부분 단절 회로인 것을 특징으로 하는 터치 패널의 이중층 전극 구조.5. The double layer electrode structure of a touch panel according to claim 4, wherein the electrode circuit in the at least one reactive electrode section is a partial disconnect circuit which does not conduct electricity. 청구항 4에 있어서, 상기 적어도 하나의 무효 전극 구역 내의 전극 회로의 전기가 통하지 않는 단절 회로는 상기 적어도 하나의 무효 전극 구역과 상기 유효 전극 구역의 인접 구역에 위치하는 것을 특징으로 하는 터치 패널의 이중층 전극 구조.5. The dual-layer electrode of claim 4, wherein the disconnection circuit in the at least one reactive electrode zone is electrically disconnected from the at least one reactive electrode zone and is adjacent to the effective electrode zone. rescue. 청구항 1에 있어서, 상기 제1 전극층과 상기 제2 전극층은 일 단일층 기판의 두 표면 상에 형성되는 것을 특징으로 하는 터치 패널의 이중층 전극 구조.The dual layer electrode structure of a touch panel of claim 1, wherein the first electrode layer and the second electrode layer are formed on two surfaces of a single layer substrate. 청구항 1에 있어서, 상기 제1 전극층과 상기 제2 전극층은 각각 이중층 기판의 표면 상에 형성되는 것을 특징으로 하는 터치 패널의 이중층 전극 구조.The dual layer electrode structure of a touch panel according to claim 1, wherein the first electrode layer and the second electrode layer are formed on a surface of a double layer substrate, respectively. 청구항 10 또는 청구항 11에 있어서, 상기 제1 전극층은 상기 터치 패널의 하부층 전극층이며; 상기 제2 전극층은 상기 터치 패널의 상부층 전극층인 것을 특징으로 하는 터치 패널의 이중층 전극 구조.The touch panel of claim 10 or 11, wherein the first electrode layer is a lower layer electrode layer of the touch panel; And the second electrode layer is an upper layer electrode layer of the touch panel. 청구항 12에 있어서, 상기 제1 전극층은 상기 터치 패널의 구동 전극층이며; 상기 제2 전극층은 상기 터치 패널의 센싱 전극층인; 것을 특징으로 하는 터치 패널의 이중층 전극 구조.14. The touch panel of claim 12, wherein the first electrode layer is a driving electrode layer of the touch panel; Wherein the second electrode layer is a sensing electrode layer of the touch panel; Wherein the second electrode layer is formed on the second electrode layer. 청구항 1에 있어서, 상기 이중층 전극 구조는 각각 상기 제1 전극층과 상기 제2 전극층 상에 형성된 마름모, 사각형, 호형 또는 불규칙 형상이고 중첩되지 않는 도전 회로인 것을 특징으로 하는 터치 패널의 이중층 전극 구조.The double layer electrode structure of a touch panel according to claim 1, wherein the double layer electrode structure is a conductive circuit formed on the first electrode layer and the second electrode layer, respectively, in a rhombic, rectangular, arcuate or irregular shape and not overlapping. 청구항 14에 있어서, 상기 전극 구조의 도전 재료는 도선 형식의 금속 재료인 것을 특징으로 하는 터치 패널의 이중층 전극 구조.15. The double layer electrode structure of a touch panel according to claim 14, wherein the conductive material of the electrode structure is a conductive metal material.
KR2020140004092U 2014-05-29 2014-05-29 Double-layer electrode structure for touch-sensitive panel KR200480434Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020140004092U KR200480434Y1 (en) 2014-05-29 2014-05-29 Double-layer electrode structure for touch-sensitive panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020140004092U KR200480434Y1 (en) 2014-05-29 2014-05-29 Double-layer electrode structure for touch-sensitive panel

Publications (2)

Publication Number Publication Date
KR20150004377U KR20150004377U (en) 2015-12-09
KR200480434Y1 true KR200480434Y1 (en) 2016-05-24

Family

ID=55028033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020140004092U KR200480434Y1 (en) 2014-05-29 2014-05-29 Double-layer electrode structure for touch-sensitive panel

Country Status (1)

Country Link
KR (1) KR200480434Y1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7445523B2 (en) 2020-06-04 2024-03-07 ホシデン株式会社 capacitive sensor
CN113093952B (en) * 2021-04-30 2023-11-07 合肥维信诺科技有限公司 Touch display panel and touch display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010009439A (en) 2008-06-30 2010-01-14 Hitachi Displays Ltd Display apparatus with touch panel
KR101304163B1 (en) * 2011-07-04 2013-09-04 (주)엘지하우시스 Capacitive touch panel improving visibility

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010009439A (en) 2008-06-30 2010-01-14 Hitachi Displays Ltd Display apparatus with touch panel
KR101304163B1 (en) * 2011-07-04 2013-09-04 (주)엘지하우시스 Capacitive touch panel improving visibility

Also Published As

Publication number Publication date
KR20150004377U (en) 2015-12-09

Similar Documents

Publication Publication Date Title
US10042493B2 (en) Touch panel having inconspicuous electrodes
US9626052B2 (en) Touch panel
KR101512911B1 (en) Touch panel, touch input device and method for determining real coordinates of the multiple touch points
JP5956462B2 (en) Capacitive touch screen
CN202677328U (en) Electrode cluster and panel used on touch screen
KR101040881B1 (en) Touch screen panel
JP4945483B2 (en) Display panel
CN104685453B (en) Touch screen
KR102149498B1 (en) Touch screen panel
KR102303214B1 (en) Touch screen panel and manufacturing method thereof
US20130153391A1 (en) Capacitive touch panel
TWI505335B (en) Touch sensing electrode structure
JP2009169720A (en) Touch sensor
KR101093326B1 (en) Touch Screen Panel And Manufacturing Method Thereof
KR101119293B1 (en) Touch screen panel and manufacturing method thereof
JP6101123B2 (en) Capacitive touchpad
US10359890B2 (en) Touch screen, touch panel, and display apparatus
WO2017004975A1 (en) Capacitive touch screen and preparation method therefor, and touch device
TWI545491B (en) Touch panel and production method thereof
CN102314271B (en) Capacitive touch graphic structure and manufacturing method thereof, touch panel and touch display device
WO2016106849A1 (en) Touch liquid crystal panel and manufacturing method therefor
WO2015021619A1 (en) Capacitive touch-control unit and capacitive touch screen
CN107037925B (en) Touch screen, preparation method thereof and touch display device
KR200480434Y1 (en) Double-layer electrode structure for touch-sensitive panel
CN101957700A (en) Touch pad of capacitive touch screen and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee