KR200466779Y1 - Automatic Power Factor Corrector of Load Side - Google Patents
Automatic Power Factor Corrector of Load Side Download PDFInfo
- Publication number
- KR200466779Y1 KR200466779Y1 KR2020110006776U KR20110006776U KR200466779Y1 KR 200466779 Y1 KR200466779 Y1 KR 200466779Y1 KR 2020110006776 U KR2020110006776 U KR 2020110006776U KR 20110006776 U KR20110006776 U KR 20110006776U KR 200466779 Y1 KR200466779 Y1 KR 200466779Y1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- parallel
- power factor
- capacitors
- distribution resistor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J3/00—Circuit arrangements for ac mains or ac distribution networks
- H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
- H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/70—Regulating power factor; Regulating reactive current or power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Abstract
본 고안은 위상각을 제어하는 응용 기술에서 부하측의 역률을 보상하기 위한 자동 역률 보상기에 관한 것으로, R상, S상 및 T상 사이에 부하(R13)가 병렬로 연결된 부하측 자동 역률 보상기에 있어서, 상기 R상, S상 및 T상의 각 상에 방전코일(L1-L3)과 퓨즈(F1-F3)가 각각 직렬로 연결되고, R상과 S상의 퓨즈(F1, F2) 일단에 제1분배저항(R10)이 병렬로 연결되며, S상과 T상에 퓨즈(F2, F3) 일단에 제2분배저항(R11)이 병렬로 연결되고, 상기 제1분배저항(R10)과 병렬로 복수의 커패시터(C11, C12 또는 C21-C24)가 연결되며, 상기 제2분배저항(R11)과 병렬로 복수의 커패시터(C13, C14 또는 C25-C28)가 연결되고, 상기 제1분배저항(R10) 및 제2분배저항(R11) 사이에 복수의 커패시터(C15, C16 또는 C29-C32)가 병렬로 연결되어 상기 복수의 커패시터로 방전 저항을 감소시켜 방전시간을 최소화한 것이다. 본 고안은 역률 보상기에 장착된 커패시터의 용량을 더욱 세분화하여 발열을 억제시키고, 방전 저항을 감소시켜 방전 시간을 최소화하며, 고조파나 리액턴스 성분 및 과전압이나 과전류 등으로부터 역률 보상기를 보호할 수 있도록 한 것이다.The present invention relates to an automatic power factor compensator for compensating a power factor of a load side in an application technique for controlling a phase angle, and in a load side automatic power factor compensator in which a load R13 is connected in parallel between an R phase, an S phase, and a T phase, Discharge coils L1-L3 and fuses F1-F3 are connected in series to each of the R, S, and T phases, and a first distribution resistor is provided at one end of the fuses F1 and F2 of the R and S phases, respectively. R10 is connected in parallel, and second distribution resistor R11 is connected in parallel to one end of fuses F2 and F3 in phase S and T, and a plurality of capacitors are connected in parallel with the first distribution resistor R10. (C11, C12 or C21-C24) are connected, a plurality of capacitors (C13, C14 or C25-C28) in parallel with the second distribution resistor (R11), the first distribution resistor (R10) and the first A plurality of capacitors (C15, C16 or C29-C32) are connected in parallel between the two distribution resistor (R11) to minimize the discharge time by reducing the discharge resistance with the plurality of capacitors A. The present invention is designed to further suppress the heat generation by further subdividing the capacity of the capacitor installed in the power factor corrector, to minimize the discharge time by reducing the discharge resistance, and to protect the power factor compensator from harmonics or reactance components and overvoltage or overcurrent. .
Description
본 고안은 자동 역률 보상기에 관한 것으로, 더욱 상세하게는 위상각을 제어하는 응용 기술에서 부하측의 역률을 보상하기 위한 자동 역률 보상기에 관한 것이다.
The present invention relates to an automatic power factor compensator, and more particularly, to an automatic power factor compensator for compensating a power factor of a load side in an application technique of controlling a phase angle.
일반적으로 역률(Power Factor)은 교류회로에서 유효전력과 피상전력과의 비를 나타내는 것이다. 통상 직류회로에서는 전압과 전류와의 곱이 전력이 되지만, 교류회로에서는 전류와 전압의 실효치와의 곱이 반드시 전력으로 되지는 않는다. 교류회로에서는 전압과 전류와의 곱을 피상전력이라 하고, 이에 역률을 곱해야 비로소 전력이 된다. 교류회로의 전압이나 전류는 정현파(사인파) 모양으로 변동하여 양자의 정현파 위상이 반드시 일치하지 않는 경우도 있기 때문이다. 위상각의 차이를 φ로 표시하고, 전압을 V, 전류를 I로 하면, 유효전력은 VI cosφ로 된다. 피상전력은 VI이므로, 유효전력을 피상전력으로 나눈 VI cosφ/VI = cosφ가 역률이고, 보통 퍼센트로 표시된다. φ=0이면 cos φ=1이 되어 전력은 최대가 된다. 즉, 역률은 최고가 1이고 최저는 0이다. 전열기나 백열전구와 같이 전기에너지를 열에너지로 바꾸는 것에서는 역률은 1이 되나, 전동기나 변압기와 같이 철심을 갖고 철심에 교류전원으로부터 흘러들어온 전류의 일부에 의하여 자속을 발생시켜 에너지를 자기적으로 저장함으로써 동작하는 것과 커패시터와 같이 정전적으로 에너지를 저장하는 것에서는 역률이 저하하여 역률이 나쁘다.In general, the power factor represents the ratio between the active power and the apparent power in an AC circuit. In a direct current circuit, the product of voltage and current is power, but in an alternating current circuit, the product of current and voltage effective value is not necessarily power. In an AC circuit, the product of voltage and current is called the apparent power, and the power factor is not achieved until the power factor is multiplied. This is because the voltage or current of the AC circuit fluctuates in the form of a sine wave (sine wave), so that the phases of the sine wave may not necessarily coincide. If the difference in phase angle is expressed by φ, the voltage is set to V, and the current is set to I, the effective power becomes VI cosφ. Since the apparent power is VI, VI cosφ / VI = cosφ divided by the active power by the apparent power is the power factor, usually expressed as a percentage. If φ = 0, cos φ = 1 and the power is maximum. That is, the power factor is the highest one and the lowest zero. In converting electrical energy into thermal energy, such as electric heaters or incandescent bulbs, the power factor is 1, but magnetic energy is stored by generating magnetic flux by a part of electric current flowing from an AC power source with an iron core like an electric motor or a transformer. In operation and in the storage of energy electrostatically, such as capacitors, the power factor is lowered and the power factor is bad.
도 1은 종래에 부하측(R3)의 역률을 보상하기 위한 회로 구성으로, R상, S상 및 T상의 3상의 전압단자에 분배저항(R1, R2)이 병렬로 연결되고, 분배저항(R1, R2)과 부하측(R3) 사이에 델타 방식의 커패시터(C1-C3)가 병렬로 연결되어 있다.1 is a circuit configuration for compensating a power factor of a load side R3 in the related art, in which distribution resistors R1 and R2 are connected in parallel to voltage terminals of three phases of R phase, S phase and T phase, and the distribution resistors R1, Delta capacitors C1-C3 are connected in parallel between R2) and load side R3.
그러나 종래의 역률 보상기에 구성된 커패시터(C1-C3)는 한 몸체로 이루어진 용량을 가진 것으로, 작동 때에 대략 25℃의 발열을 유지하게 되고 수명은 대략 1~2년 정도이다. 또한, 온이나 오프 때에 방전시간이 최소 3~5분 정도 소요되기 때문에 메인, 즉 부하의 변동이 없는 곳에만 사용하여야 하는 단점이 있었다. 따라서 부하 변동이 심한 장치, 즉 모터나 프레스 등과 같이 소비전력 및 역률이 저하되는 곳에서는 과진상의 발생에 따라 사용이 곤란한 문제가 있었다.
However, the capacitor C1-C3 configured in the conventional power factor compensator has a capacity of one body, and maintains heat generation at approximately 25 ° C. during operation and has a lifespan of approximately one to two years. In addition, since the discharge time takes at least 3 to 5 minutes on or off, there is a disadvantage that it should be used only in the main, that is, the place where the load does not change. Therefore, there is a problem that it is difficult to use due to the occurrence of excessive phase in a device where the load fluctuation is severe, that is, where the power consumption and power factor, such as a motor or a press is lowered.
본 고안은 상기 문제점을 해결하기 위한 것으로, 역률 보상기의 커패시터의 체적을 더욱 세분화하여 발열을 최소화하기 위한 것이 목적이다.The present invention is to solve the above problems, it is an object to minimize the heat generation by further subdividing the volume of the capacitor of the power factor compensator.
또한, 본 고안은 R상, S상 및 T상을 통해 인가되는 고조파와 리액턴스 등을 차단하여 역률 보상기를 보호하기 위한 것이 다른 목적이다.
In addition, the present invention is another object to protect the power factor compensator by blocking the harmonics and reactance applied through the R phase, S phase and T phase.
본 고안은 상기 목적을 달성하기 위하여, R상, S상 및 T상 사이에 부하가 병렬로 연결된 부하측 자동 역률 보상기에 있어서, 상기 R상, S상 및 T상의 각 상에 방전코일과 퓨즈가 각각 직렬로 연결되고, R상과 S상의 퓨즈 일단에 제1분배저항이 병렬로 연결되며, S상과 T상에 퓨즈 일단에 제2분배저항이 병렬로 연결되고, 상기 제1분배저항과 병렬로 복수의 커패시터가 연결되며, 상기 제2분배저항과 병렬로 복수의 커패시터가 연결되고, 상기 제1분배저항 및 제2분배저항 사이에 복수의 커패시터가 병렬로 연결되어 상기 복수의 커패시터로 방전 저항을 감소시켜 방전시간을 최소화한 것이다.The present invention, in order to achieve the above object, in the load-side automatic power factor compensator in which the load is connected in parallel between the R phase, S phase and T phase, each of the discharge coil and fuse in each of the R phase, S phase and T phase Connected in series, the first distribution resistor is connected in parallel to one end of the R-phase and S-phase fuse, the second distribution resistor is connected in parallel to one end of the fuse in the S-phase and T-phase, and in parallel with the first distribution resistor A plurality of capacitors are connected, a plurality of capacitors are connected in parallel with the second distribution resistor, and a plurality of capacitors are connected in parallel between the first distribution resistor and the second distribution resistor to discharge discharge resistance with the plurality of capacitors. By reducing the discharge time is minimized.
또한, 본 고안에서, 상기 방전코일은 R상, S상 및 T상으로 인가되는 고조파 및 리액턴스에 대한 보호하고, 퓨즈는 R상, S상 및 T상으로 인가되는 과전압 및 과전류를 차단할 수 있다.
In addition, in the present invention, the discharge coil may protect against harmonics and reactances applied to the R phase, the S phase, and the T phase, and the fuse may block the overvoltage and the overcurrent applied to the R phase, the S phase, and the T phase.
본 고안은 상기 해결 수단에 의하여, 역률 보상기에 장착된 커패시터의 용량을 더욱 세분화하여 발열을 억제시키고, 방전 저항을 감소시켜 방전 시간을 최소화하며, 고조파나 리액턴스 성분 및 과전압이나 과전류 등으로부터 역률 보상기를 보호할 수 있도록 하였다.
The present invention further reduces the heat generation by further subdividing the capacity of the capacitor mounted in the power factor corrector, reduces the discharge resistance, minimizes the discharge time, and reduces the power factor compensator from harmonics or reactance components and overvoltage or overcurrent. To protect.
도 1은 종래 역률 보상기의 회로 구성도이다.
도 2는 본 고안에 따른 실시예로 역률 보상기의 회로 구성도이다.
도 3은 본 고안에 따른 다른 실시예로 역률 보상기의 회로 구성도이다.1 is a circuit diagram of a conventional power factor corrector.
2 is a circuit diagram of a power factor corrector according to an embodiment of the present invention.
3 is a circuit diagram illustrating a power factor corrector according to another embodiment of the present invention.
이하, 본 고안에 따른 부하측 자동 역률 보상기에 관하여 첨부된 도면을 참조하여 그 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings with respect to the load-side automatic power factor corrector according to the present invention will be described in detail the embodiment.
도 2에서, 역률 보상기는 R상, S상 및 T상 사이에 부하(R13)가 병렬로 연결된 부하측 자동 역률 보상기로, R상, S상 및 T상의 3상 교류전압단이 연결된다. R상에는 방전코일(L1)과 퓨즈(F1)가 직렬로 연결되어 있다. 그리고 S상에는 방전코일(L2)과 퓨즈(F2)가 직렬로 연결되어 있고, T상에는 방전코일(L3)과 퓨즈(F3)가 직렬로 연결되어 있다. 상기 방전코일(L1-L3)은 각 상에서 인가되는 고조파나 리액턴스 성분을 차단한다. 상기 퓨즈(F1-F3)는 각 상에서 인가되는 과전압이나 과전류로부터 역률 보상기를 보호하기 위한 것이다.In FIG. 2, the power factor compensator is a load-side automatic power factor compensator in which loads R13 are connected in parallel between R phases, S phases, and T phases, and three phase AC voltage stages of R phases, S phases, and T phases are connected. On the R phase, the discharge coil L1 and the fuse F1 are connected in series. The discharge coil L2 and the fuse F2 are connected in series to the S phase, and the discharge coil L3 and the fuse F3 are connected in series to the T phase. The discharge coils L1 to L3 block harmonics or reactance components applied to each phase. The fuses F1 to F3 are used to protect the power factor compensator from overvoltage or overcurrent applied to each phase.
상기 R상과 S상의 퓨즈(F1, F2) 일단에는 제1분배저항(R10)이 병렬로 연결되고, S상과 T상에 퓨즈(F2, F3) 일단에 제2분배저항(R11)이 병렬로 연결된다.A first distribution resistor R10 is connected in parallel to one end of the fuses F1 and F2 of the R and S phases, and a second distribution resistor R11 is parallel to one end of the fuses F2 and F3 in the S and T phases. Leads to.
또한, 상기 제1분배저항(R10)과 병렬로 복수의 커패시터(C11, C12)가 연결되고, 제2분배저항(R11)과 병렬로 복수의 커패시터(C13, C14)가 연결되며, 제1분배저항(R10) 및 제2분배저항(R11) 사이에 복수의 커패시터(C15, C16)가 병렬로 연결된다. 상기 복수의 커패시터(C11, C12), (C13, C14) 및 (C15, C16)은 델타방식으로 병렬 연결된다.In addition, a plurality of capacitors C11 and C12 are connected in parallel with the first distribution resistor R10, and a plurality of capacitors C13 and C14 are connected in parallel with the second distribution resistor R11 and the first distribution resistor. A plurality of capacitors C15 and C16 are connected in parallel between the resistor R10 and the second distribution resistor R11. The plurality of capacitors C11, C12, C13, C14, and C15, C16 are connected in parallel in a delta manner.
따라서 상기 각각 병렬로 연결된 복수의 커패시터(C11-C16)에 의해 방전 저항을 감소시켜 방전시간을 최소화할 수 있도록 한 것이다. 이는 병렬로 연결된 복수의 커패시터의 결합으로 커패시터의 체적, 즉 용량을 세분화하여 커패시터의 발열을 최소화할 수 있도록 한 것이다.Therefore, the discharge resistance is reduced by the plurality of capacitors C11-C16 connected in parallel, respectively, to minimize the discharge time. This is a combination of a plurality of capacitors connected in parallel to minimize the heat generation of the capacitor by subdividing the volume of the capacitor, that is, the capacity.
또한, 본 고안의 다른 실시예로, 도 3에서, 상기 제1분배저항(R10)과 병렬로 복수의 커패시터(C21-C24)가 연결되고, 제2분배저항(R11)과 병렬로 복수의 커패시터(C25-C28)가 연결되며, 제1분배저항(R10) 및 제2분배저항(R11) 사이에 복수의 커패시터(C29-C32)가 병렬로 연결된다. 상기 복수의 커패시터(C21-C24), (C25-C28) 및 (C29-C32)은 델타방식으로 병렬 연결된다.In another embodiment of the present invention, in FIG. 3, a plurality of capacitors C21-C24 are connected in parallel with the first distribution resistor R10 and a plurality of capacitors in parallel with the second distribution resistor R11. C25-C28 are connected, and a plurality of capacitors C29-C32 are connected in parallel between the first distribution resistor R10 and the second distribution resistor R11. The plurality of capacitors C21-C24, C25-C28, and C29-C32 are connected in parallel in a delta manner.
따라서 상기 각각 병렬로 연결된 복수의 커패시터(C21-C32)에 의해 방전 저항을 더욱 감소시켜 방전시간을 최소화할 수 있도록 한 것이다. 이는 병렬로 연결된 복수의 커패시터의 결합으로 커패시터의 체적, 즉 용량을 더욱 세분화하여 커패시터의 발열을 최소화할 수 있도록 한 것이다.Therefore, the discharge resistance is further reduced by the plurality of capacitors C21 to C32 connected in parallel to minimize the discharge time. This is a combination of a plurality of capacitors connected in parallel to further reduce the volume of the capacitor, that is, the capacity to minimize the heat generation of the capacitor.
종래에 단일로 구성된 커패시터에서 대략 25℃의 발열이 발생하였지만, 본 고안의 커패시터의 세분화된 적용으로 대략 2℃ 이상의 발열을 억제시킬 수 있었다. 또한, 종래 방전시간은 방전 용량과 저항값의 크기에 따라 최소 3~5분이 소요되었던 것을 커패시터의 용량을 3등분이나 6등분함으로써, 방전 저항을 최소화시키고 방전시간도 4~5초로 최소화하여 순차적인 자동 제어에 대응할 수 있도록 하였다.Although a heat generation of approximately 25 ° C. has occurred in a conventionally configured capacitor, it is possible to suppress the heat generation of about 2 ° C. or more by the application of the capacitor of the present invention. In addition, the conventional discharge time is a minimum of three to five minutes according to the discharge capacity and the value of the resistance value by dividing the capacity of the capacitor by three or six, so that the discharge resistance is minimized and the discharge time is minimized to 4 to 5 seconds sequential It is possible to cope with automatic control.
또한, R상, S상 및 T상에 방전코일(L1-L3)을 구성하여 R상, S상 및 T상을 통해 인가되는 고조파와 리액턴스 성분을 차단할 수 있도록 하고, 각 상에 퓨즈(F1-F3)의 적용으로 과전압이나 과전류의 유입을 차단할 수 있도록 하여 역률 보상기를 적극적으로 보호할 수 있도록 하였다. 따라서 현장에서 부하측에서의 역률 변화에 목표치를 용이하게 이룰 수 있어 현장 적응이 가능하다.In addition, discharge coils L1-L3 are formed in R phase, S phase, and T phase so that harmonics and reactance components applied through the R phase, S phase, and T phase can be interrupted, and fuses F1-phase By applying F3), the power factor compensator can be actively protected by blocking the inflow of overvoltage or overcurrent. Therefore, the target value can be easily achieved at the power factor change at the load side in the field, and the field adaptation is possible.
또한, 커패시터 내부 제어용 소자에 적용되는 필름 두께도포를 기존 용량 0.6㎛에서 0.8㎛으로 늘려 내전압 및 돌입전류에도 한층 더 강화된 보호기능을 갖도록 하였다.In addition, the film thickness coating applied to the internal control element of the capacitor was increased from the existing capacity of 0.6㎛ to 0.8㎛ to further enhance the protection against breakdown voltage and inrush current.
이와 같이 본 고안의 역률 보상기는 커패시터의 용량을 더욱 세분화하여 발열을 억제시키고, 고조파나 리액턴스 성분 및 과전압이나 과전류 등으로부터 보호할 수 있도록 한 장점이 있다.As described above, the power factor compensator of the present invention has an advantage of further subdividing the capacitance of the capacitor to suppress heat generation and to protect it from harmonics or reactance components, and overvoltage or overcurrent.
이상의 설명에서 본 고안은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 실용신안등록청구범위에 의해 나타난 고안의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 이 기술분야에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Anyone with the knowledge of this will know easily.
C1-C3, C11-C16, C21-C32: 커패시터 F1-F3: 퓨즈 L1-L3: 방전코일 R1, R2, R10, R11: 분배저항 R13: 부하C1-C3, C11-C16, C21-C32: Capacitors F1-F3: Fuses L1-L3: Discharge coils R1, R2, R10, R11: Distribution resistor R13: Load
Claims (2)
상기 제1분배저항(R10)과 병렬로 복수의 커패시터(C11, C12 또는 C21-C24)가 연결되고, 상기 제2분배저항(R11)과 병렬로 복수의 커패시터(C13, C14 또는 C25-C28)가 연결되며, 상기 제1분배저항(R10) 및 제2분배저항(R11) 사이에 복수의 커패시터(C15, C16 또는 C29-C32)가 병렬로 연결되어 상기 복수의 커패시터로 방전 저항을 감소시켜 방전시간을 최소화한 부하측 자동 역률 보상기.
A discharge coil (L1-L3) having a highly variable load (R13) connected in parallel between the R phase, the S phase, and the T phase to protect against harmonics and reactances applied to each of the R, S, and T phases. ) And fuses F1 to F3 that block overvoltage and overcurrent applied to each phase are connected in series, and the first distribution resistor R10 is connected in parallel to one end of the fuses F1 and F2 of the R and S phases. In the load side automatic power factor compensator in which the second distribution resistor R11 is connected in parallel to one end of the fuses F2 and F3 in the S phase and the T phase,
A plurality of capacitors C11, C12, or C21-C24 are connected in parallel with the first distribution resistor R10, and a plurality of capacitors C13, C14, or C25-C28 in parallel with the second distribution resistor R11. Are connected, and a plurality of capacitors C15, C16, or C29-C32 are connected in parallel between the first distribution resistor R10 and the second distribution resistor R11 to reduce the discharge resistance with the plurality of capacitors to discharge. Load-side automatic power factor corrector with minimal time.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020110006776U KR200466779Y1 (en) | 2011-07-26 | 2011-07-26 | Automatic Power Factor Corrector of Load Side |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2020110006776U KR200466779Y1 (en) | 2011-07-26 | 2011-07-26 | Automatic Power Factor Corrector of Load Side |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130000816U KR20130000816U (en) | 2013-02-05 |
KR200466779Y1 true KR200466779Y1 (en) | 2013-05-07 |
Family
ID=52424671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2020110006776U KR200466779Y1 (en) | 2011-07-26 | 2011-07-26 | Automatic Power Factor Corrector of Load Side |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200466779Y1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101509487B1 (en) * | 2014-07-01 | 2015-04-08 | 정기영 | The device and the method for radiofrequency elimination power quality improvement using a condenser and a reactor coil |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4357556B2 (en) * | 2007-12-10 | 2009-11-04 | 株式会社トーメック | Switching controller for three-phase AC phase advance capacitor |
-
2011
- 2011-07-26 KR KR2020110006776U patent/KR200466779Y1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4357556B2 (en) * | 2007-12-10 | 2009-11-04 | 株式会社トーメック | Switching controller for three-phase AC phase advance capacitor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101509487B1 (en) * | 2014-07-01 | 2015-04-08 | 정기영 | The device and the method for radiofrequency elimination power quality improvement using a condenser and a reactor coil |
Also Published As
Publication number | Publication date |
---|---|
KR20130000816U (en) | 2013-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5433830B2 (en) | Dynamic voltage drop compensation | |
JP3902951B2 (en) | Method and circuit for using a polar device in the application of AC | |
JP5788998B2 (en) | AC power conditioning circuit | |
US8093871B2 (en) | Power distribution system control and monitoring | |
MX2011003794A (en) | Electrical energy saving system. | |
Joksimovic | Transformer reactive power compensation–fixed capacitor bank calculation | |
KR101617857B1 (en) | Power saving of device | |
KR200466779Y1 (en) | Automatic Power Factor Corrector of Load Side | |
RU2453965C2 (en) | Three-phase balancing device | |
US8866575B2 (en) | AC power conditioning circuit | |
KR101456240B1 (en) | Quality Power Saver | |
RU2657233C2 (en) | Line filter | |
KR102464554B1 (en) | Harmonic Reduction Device and Reduction Method in 3 Phase 4 Wire Distribution Line | |
Szczotka | Kompenzace harmonických proudů v průmyslových aplikacích | |
KR101532474B1 (en) | electrical saving apparatus having an Anti-PowerShock function | |
Kurundwade et al. | Management of power factor and harmonic | |
JP4361923B2 (en) | GPT addition type ground voltage suppression device | |
Cobben et al. | Inrush related problems caused by lamps and electric vehicle | |
KR20170009559A (en) | Over voltage protection circuit | |
US20120206897A1 (en) | Green electricity saver model 3000 | |
CN108450038B (en) | Filter circuit for neutral conductor current compensation in energy networks | |
US9742308B1 (en) | Phase shifted polygon forked wye transformer | |
Khan | Automatic power factor controller | |
JP2015056271A (en) | Power circuit for led lighting unit and led lighting device | |
Mcgill | Single-Phase Rectifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20160607 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170502 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |