KR200443273Y1 - Interface circuit for function unit of multi-chip system - Google Patents

Interface circuit for function unit of multi-chip system Download PDF

Info

Publication number
KR200443273Y1
KR200443273Y1 KR2020060032925U KR20060032925U KR200443273Y1 KR 200443273 Y1 KR200443273 Y1 KR 200443273Y1 KR 2020060032925 U KR2020060032925 U KR 2020060032925U KR 20060032925 U KR20060032925 U KR 20060032925U KR 200443273 Y1 KR200443273 Y1 KR 200443273Y1
Authority
KR
South Korea
Prior art keywords
functional unit
input
output bus
chip system
main control
Prior art date
Application number
KR2020060032925U
Other languages
Korean (ko)
Other versions
KR20070001032U (en
Inventor
핑양 추앙
Original Assignee
에이-데이타 테크놀로지 캄파니 리미티드
핑양 추앙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이-데이타 테크놀로지 캄파니 리미티드, 핑양 추앙 filed Critical 에이-데이타 테크놀로지 캄파니 리미티드
Priority to KR2020060032925U priority Critical patent/KR200443273Y1/en
Publication of KR20070001032U publication Critical patent/KR20070001032U/en
Application granted granted Critical
Publication of KR200443273Y1 publication Critical patent/KR200443273Y1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 고안은 멀티 칩 시스템 내부의 기능 유닛과 입출력 버스의 인터페이스 회로를 제안한다. 본 고안의 주된 목적은 종래의 기능 유닛 인터페이스 회로 중 기능 유닛의 독립 전원과 입출력 버스선과의 사이에 개재되는 정압 보호 다이오드를 제거하여 입출력 버스의 신호가 기능 유닛의 독립 전원의 오프로 형성되는 낮은 저항 부하에 의해 왜곡되는 것을 방지한다. 본 고안의 다른 주된 특징은 종래의 기능유닛 인터페이스 회로 중 어스와 입출력 버스선 사이에 개재되는 부압 보호 다이오드를 정압 형태의 제너 다이오드로 전환하여 고압의 정전기를 제너 다이오드를 통해 접지시켜 정전 방지 및 기능 유닛 보호의 목적을 달성하는 것이다.The present invention proposes an interface circuit of an input / output bus and a functional unit in a multi-chip system. The main object of the present invention is to remove the static voltage protection diode interposed between the independent power supply of the functional unit and the input / output bus line of the conventional functional unit interface circuit, so that the signal of the input / output bus is formed by turning off the independent power supply of the functional unit. Prevents distortion by the load. Another main feature of the present invention is to convert the negative voltage protection diode interposed between the earth and the input / output bus lines among the conventional functional unit interface circuits into a positive voltage type zener diode to ground high voltage static electricity through the zener diode to prevent static electricity and the functional unit. To achieve the purpose of protection.

멀티 칩 시스템, 기능 유닛, 인터페이스, 버스, 제너 다이오드 Multi-Chip Systems, Function Units, Interfaces, Buses, Zener Diodes

Description

멀티 칩 시스템의 기능 유닛 인터페이스 회로 {INTERFACE CIRCUIT FOR FUNCTION UNIT OF MULTI-CHIP SYSTEM}Functional unit interface circuit of multi-chip system {INTERFACE CIRCUIT FOR FUNCTION UNIT OF MULTI-CHIP SYSTEM}

도 1a는 종래의 멀티 칩 메모리 카드의 내부를 도시한 도면,1A is a view showing the inside of a conventional multi-chip memory card;

도 1b는 종래의 멀티 칩 시스템의 내부 회로를 도시한 도면,1B illustrates an internal circuit of a conventional multichip system.

도 1c는 다른 종래의 멀티 칩 시스템의 내부 회로를 도시한 도면,1C illustrates an internal circuit of another conventional multichip system;

도 1d는 기능 유닛의 전원을 단독으로 오프시키는 경우, 종래의 멀티 칩 시스템이 낮은 저항 경로를 형성하는 것을 설명하기 위한 도면,1D is a view for explaining that a conventional multi-chip system forms a low resistance path when the power of the functional unit is turned off alone;

도 2a는 정상인 경우의 종래의 멀티 칩 시스템의 입출력 버스의 신호 파형도,2A is a signal waveform diagram of an input / output bus of a conventional multi-chip system in the case of normality;

도 2b는 기능 유닛의 전원을 단독으로 오프시키는 경우, 종래의 멀티 칩 시스템의 입출력 버스의 신호 파형도,2B is a signal waveform diagram of an input / output bus of a conventional multi-chip system when the power supply of the functional unit is turned off alone;

도 2c는 기능 유닛의 전원을 단독으로 오프시키는 경우, 본 고안의 멀티 칩 시스템의 입출력 버스의 신호 파형도,2C is a signal waveform diagram of an input / output bus of a multi-chip system of the present invention when the power supply of the functional unit is turned off alone.

도 3a는 본 고안의 일 실시예에 따른 멀티 칩 시스템의 내부 회로를 도시한 도면,3A is a diagram illustrating an internal circuit of a multi-chip system according to an embodiment of the present invention,

도 3b는 본 고안의 일 실시예에 따른 공동체 메인 제어 유닛 및 기능 유닛의 인터페이스 회로를 도시한 도면,3b illustrates an interface circuit of a community main control unit and a functional unit according to an embodiment of the present invention;

도 3c는 본 고안의 일 실시예에 따른 공동체 메인 제어 유닛 및 기능 유닛의 인터페이스 회로를 도시한 도면.3C illustrates an interface circuit of a community main control unit and a functional unit according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 멀티 칩 메모리 카드1: multi chip memory card

10 : 입출력 버스10: I / O bus

12 : 입출력 인터페이스12: I / O interface

20 : 기능 버스20: function bus

22 : USB 포트22: USB port

30 : 메모리 컨트롤러30: memory controller

32 : 메모리32: memory

40 : 컨트롤러40: controller

100 : 입출력 버스100: I / O bus

102 : 입출력 인터페이스102: I / O interface

104: 제어 신호104: control signal

106 : 버스선106: bus line

V1, V2 : 전원V1, V2: power

V3, V4 : 전원V3, V4: Power

200, 210 : 기능 버스200, 210: Function Bus

202, 212 : 기능 인터페이스202, 212: functional interface

300 : 공동체 메인 제어 유닛300: community main control unit

302 : 커패시티302: Capacity

304, 404 : 코어 로직304, 404: Core Logic

306, 406 : 정압 보호 다이오드306, 406: Positive Voltage Protection Diodes

308, 408 : 부압 보호 다이오드308, 408: negative voltage protection diode

400, 410 : 기능 유닛400, 410: functional unit

500, 510 : 버퍼500, 510: buffer

600, 610 : 기능 유닛600, 610: function unit

402, 602 : 커패시티402, 602: Capacity

604 : 코어 로직604: Core Logic

606 : 다이오드606: Diode

608 : 제너 다이오드608: Zener Diode

TG : 신호의 최저 레벨TG: lowest level of the signal

본 고안은 멀티 칩 시스템에 관한 것으로, 특히 멀티 칩 시스템의 기능 유닛과 입출력 버스 접속용 인터페이스 회로에 관한 것이다.The present invention relates to a multi-chip system, and more particularly, to an interface circuit for connecting an input / output bus and a functional unit of a multi-chip system.

2000년 이래 반도체 설계 산업에서는 시스템 온 칩(System on Chip : SoC)이 주류를 이루었다. 그러나, SoC는 복잡도가 높고 설계 기간이 길기 때문에 시장에서는 구입 가격 및 양산 시간을 고려하여 소위 시스템 인 패키지(System in Package : SiP) 또는 멀티 칩 패키지(Multi-chip Package : MCP)를 채용하는 경향이 나타나고 있다. SiP란, 패키지 내에 2개 이상의 칩이 장착되며, 나아가 커패시티, 저항, 커넥터, 안테나 등의 수동 소자가 함께 장착되는 것을 가리킨다. SiP는 여러 형식이 있는데, 그 칩의 배열 방식은 평면 배열 또는 입체적으로 적층시켜 패키지 면적을 감소시키면 되고, 그 내부의 접합 기술은 단순한 와이어 본딩을 이용하거나 플립 칩을 이용하면 되고, 양쪽을 모두 사용하여도 된다.Since 2000, the System on Chip (SoC) has been mainstream in the semiconductor design industry. However, because SoCs have high complexity and long design periods, the market tends to adopt so-called System in Package (SiP) or Multi-chip Package (MCP) in consideration of purchase price and mass production time. Appearing. SiP means that two or more chips are mounted in a package, and passive devices such as capacitance, resistors, connectors, and antennas are also mounted together. There are several types of SiP, and the arrangement of the chip is planar arrangement or three-dimensional stacking to reduce the package area, and the bonding technology inside is simple wire bonding or flip chip, and both are used. You may also do it.

종래의 SiP는 주로 휴대전화의 메모리, 메모리 카드에 적용되는데, 이는 휴대전화가 프로그램 코드 판독, 빈도 어플리케이션 버퍼, 멀티 미디어 스토리지의 3가지의 기능을 동시에 가질 필요가 있으므로, 휴대전화가 예를 들면 NOR Flash, NAND Flash, Pseudo SRAM을 동시에 가질 필요가 있기 때문이다. 또한, 메모리 칩이 유사한 사이즈나 본딩, 표준화 전기 특성 및 많은 칩 공급 업체를 갖기 때문에 휴대전화의 메모리, 메모리 카드는 다른 IC 제품보다 먼저 SiP의 개념을 채용하였다. 이에, 본 고안은 이하에서 멀티 칩 메모리 카드를 예로 들어 본 고안의 배경을 설명하되, '멀티 칩 시스템'으로는 이와 같은 종래의 SiP 패키지 또는 장래에 출현 가능한 유사한 복수의 칩을 포함하는 패키지 제품을 토탈하여 칭한다.Conventional SiP is mainly applied to the memory and memory card of a mobile phone, which requires the mobile phone to simultaneously have three functions: program code reading, frequency application buffer, and multimedia storage. This is because it is necessary to have Flash, NAND Flash, and Pseudo SRAM at the same time. In addition, because memory chips have similar sizes, bonding, standardized electrical characteristics, and many chip suppliers, mobile phone memory and memory cards adopt the concept of SiP before other IC products. Accordingly, the present invention will be described below with reference to a multi-chip memory card as an example, but the 'multi-chip system' is a conventional SiP package or a package product including a plurality of similar chips that may appear in the future. It is called total.

멀티 칩 시스템 자체도 해결할 수 없는 문제점을 가지고 있다. 그 중 하나는 각각의 칩이 서로 다른 공급 업체로부터 공급됨에 따라 공급 전압이 다르거나 하는 등의 요인으로 복잡한 전원 관리 선로가 필요하며, 나아가 이로 인한 전력 낭비나 회로 노이즈 등의 문제가 발생하게 된다. 도 1a는 종래의 멀티 칩 메모리 카드의 내부를 나타낸 도면으로, 도 1a에 도시된 멀티 칩 메모리 카드(1)는 멀티 미디어 파일 스토리지 때문에 휴대전화, 디지털 카메라, MP3 플레이어, PDA 등의 휴대형 전자 장치에 삽입될 수 있으며, 탁상형 컴퓨터, 노트형 컴퓨터의 USB 포트에도 삽입될 수 있는 메모리 카드이다. 따라서, 도 1a에 도시된 멀티 칩 메모리 카드(1)는 휴대형 전자 장치의 입출력 인터페이스(12)와 접속되는 입출력 버스(10)와, 컴퓨터의 USB 포트(22)와 접속되는 기능 버스(20)를 갖는다. 멀티 칩 메모리 카드(1)의 메모리(32)의 리드/라이트는 메모리 컨트롤러(30)에 의해 제어되고, 컴퓨터의 USB 포트(22)의 입출력은 기능 버스(20)를 통해 컨트롤러(40)에 의해 제어된다. 휴대형 전자 장치와 컴퓨터는 메모리(32)로의 리드/라이트를 입출력 버스(10)를 통해 수행한다.The multi-chip system itself has a problem that cannot be solved. One of them is that each chip is supplied from a different supplier, and thus, a complex power management line is required due to different supply voltages, which causes power waste or circuit noise. FIG. 1A is a view showing the inside of a conventional multi-chip memory card. The multi-chip memory card 1 shown in FIG. 1A is a portable electronic device such as a mobile phone, a digital camera, an MP3 player, a PDA, or the like due to the multimedia file storage. It is a memory card that can be inserted and inserted into the USB port of a desktop or notebook computer. Accordingly, the multi-chip memory card 1 shown in FIG. 1A includes an input / output bus 10 connected to an input / output interface 12 of a portable electronic device and a function bus 20 connected to a USB port 22 of a computer. Have The read / write of the memory 32 of the multi-chip memory card 1 is controlled by the memory controller 30, and the input / output of the USB port 22 of the computer is controlled by the controller 40 via the function bus 20. Controlled. The portable electronic device and the computer perform read / write to the memory 32 through the input / output bus 10.

도 1a에 도시된 구조는 일종의 멀티 인터페이스 카드 판독기(1)이다. 예를 들면, 도 1a의 메모리(32) 및 메모리 컨트롤러(30)는 카드 삽입 방식으로 카드 판독기(1) 내에 결합되는 마이크로 SD 카드(도면중 파선 블록으로 나타낸 바와 같이)이다. 입출력 인터페이스(12)는 SD의 인터페이스이다. 이와 같은 설계에 의해 카드 판독기(1) 내의 마이크로 SD 카드는 마이크로 SD의 인터페이스를 구비하지 않고 SD 인터페이스만을 갖는 휴대전화, 디지털 카메라, MP3 플레이어, PDA 등의 휴대형 전자 장치 내에 삽입될 수 있다. 그리고, 카드 판독기(1)는 USB 포트(22)를 통해 탁상형 컴퓨터, 노트형 컴퓨터의 USB 포트에도 삽입될 수 있다.The structure shown in FIG. 1A is a kind of multi interface card reader 1. For example, the memory 32 and the memory controller 30 of FIG. 1A are micro SD cards (as shown by dashed blocks in the figure) that are coupled into the card reader 1 by the card insertion method. The input / output interface 12 is an SD interface. By such a design, the micro SD card in the card reader 1 can be inserted into a portable electronic device such as a mobile phone, a digital camera, an MP3 player, a PDA, etc., which does not have the interface of the micro SD and has only the SD interface. The card reader 1 may also be inserted into the USB port of the desktop computer or the notebook computer through the USB port 22.

도 1a에 도시된 구조와 유사한 멀티 칩 시스템의 내부 회로를 도 1b에 추상적으로 나타내었다. 도시된 바와 같이, 멀티 칩 시스템 내에는 적어도 공동체 메인 제어 유닛(300)과, 적어도 하나의 기능 유닛{동 도면에는 모두 2개의 기능 유 닛(400, 410)이 도시되어 있다}을 포함한다. 멀티 칩 시스템은 실제로 보다 많은 기능 유닛을 갖는데, 간이화하기 위해 2개만 도시하였다. 멀티 칩 메모리 카드(1)를 예로 들면, 공동체 메인 제어 유닛(300)은 메모리 컨트롤러(30)이다. 공동체 메인 제어 유닛(300)은 멀티 칩 시스템의 CPU와 같이 주변의 기능 유닛(400, 410)을 연결하고, 제어하여 각 항의 기능을 완료시키는 작용을 한다. 기능 유닛(400, 410)은 멀티 칩 메모리 카드(1)의 컨트롤러(40)와 같이 각각의 기능 버스(200, 210) 및 기능 인터페이스(202, 212){USB 포트(22)와 같이}를 갖는다. 공동체 메인 제어 유닛(300) 및 기능 유닛(400, 410)은 모두 입출력 버스(100)에 접속되는데, 입출력 버스(100)를 통해 데이터의 교환을 수행하는 이외에 각종 제어 신호(104)도 입출력 버스(100)를 통해 교환한다. 또한, 입출력 버스(100)는 멀티 칩 시스템의 입출력 인터페이스(102)에 접속된다. 주의할 것은 도 1b의 멀티 칩 시스템이 도 1a에 도시된 메모리 카드라면, 메모리 칩(도면중 파선 블록)도 당연히 포함한다. 또한, 여기에 기재된 '유닛'은 주된 칩을 포함하는 이외에, 그 관련 수동 소자도 포함하는데, 간이화하여 도면에 나타내었다.An internal circuit of a multi-chip system similar to the structure shown in FIG. 1A is shown abstractly in FIG. 1B. As shown, the multi-chip system includes at least community main control unit 300 and at least one functional unit (both two functional units 400 and 410 are shown in the figure). Multi-chip systems actually have more functional units, only two are shown for simplicity. Taking the multi-chip memory card 1 as an example, the community main control unit 300 is a memory controller 30. The community main control unit 300 functions to connect and control peripheral function units 400 and 410 like the CPU of the multi-chip system to complete the functions of the respective terms. The function units 400, 410 have respective function buses 200, 210 and function interfaces 202, 212 (like the USB port 22), like the controller 40 of the multi-chip memory card 1. . The community main control unit 300 and the functional units 400 and 410 are all connected to the input / output bus 100. In addition to performing data exchange through the input / output bus 100, various control signals 104 may also be input / output buses ( Exchange through 100). In addition, the input / output bus 100 is connected to the input / output interface 102 of the multi-chip system. It should be noted that if the multi-chip system of Fig. 1B is the memory card shown in Fig. 1A, the memory chip (dashed block in the figure) is naturally included. In addition, the 'unit' described herein includes not only the main chip but also its associated passive elements, which are shown in the drawings for simplicity.

또한, 주의할 것은 공동체 메인 제어 유닛(300)과 기능 유닛(400, 410)은 모두 각각의 조작 전원(V1, V2 및 V3)을 갖는다. 예를 들면, 멀티 칩 시스템이 임의의 전자 장치와 접속되면 보통 V1, V2 및 V3는 모두 상기 전자 장치로부터 입출력 인터페이스 또는 기능 인터페이스를 통해 공급되는 전력을 수신하는데, 적절한 변환 회로(도시 않음)를 통해 적절한 전압으로 변환된 후, 각 유닛에 동시에 공급된다. 그러나, 모든 기능 유닛이 운행될 필요는 없기 때문에 이 구성은 전력 공급에 불필요한 부담을 주고(즉, 원래 이와 같은 큰 전력은 필요없다), 또한 불필요한 전력 낭비를 발생하게 된다. 이로 인해 도 1c와 같은 구조가 제안되었는데{간이화하기 위해 제어 신호(104)가 생략되었다}, 기능 유닛(400, 410)과 입출력 버스(100) 사이에 버퍼(buffer switch)(500, 510)를 설치하고, 기능 유닛(410)만이 전력 공급을 필요로 하면 기능 유닛(400)의 전력 공급을 중지하는(V2 옆에 X가 표기되어 있음) 동시에 버퍼(500)를 제어하여 기능 유닛(400)과 입출력 버스(100)를 분리시킨다(분리하는 목적은 추후 설명한다). 그러나, 버퍼(500, 510) 자체도 단속되는 것이 아니라 전원(V4)의 공급이 필요하므로, 결과적으로 전력의 공급 부담 감소에는 한계가 있으며, 반대로 버퍼의 설치 비용이 발생하게 된다. 또한, 버퍼의 설치로 인해 멀티 칩 시스템의 선로 레이아웃시 면적 및 코스트가 대폭 증가하게 되는데, 특히 고 비트수 및 고속 전송의 입출력 버스에 접속시키는 경우에는 버퍼가 반드시 충분한 안정성을 제공한다고 할 수 없다.Note that the community main control unit 300 and the functional units 400 and 410 both have their respective operating power supplies V1, V2 and V3. For example, when a multi-chip system is connected to any electronic device, usually V1, V2 and V3 all receive power supplied from the electronic device through an input / output interface or a functional interface, and through an appropriate conversion circuit (not shown). After conversion to the appropriate voltage, they are supplied simultaneously to each unit. However, since not all functional units need to be run, this configuration places an unnecessary burden on the power supply (i.e., no such large power is originally required), and also generates unnecessary power waste. As a result, a structure as shown in FIG. 1C has been proposed (the control signal 104 has been omitted for simplicity), and a buffer switch 500 or 510 is provided between the functional units 400 and 410 and the input / output bus 100. If the function unit 410 only needs to supply power, the power supply of the function unit 400 is stopped (X is indicated next to V2) and the buffer 500 is controlled to control the function unit 400. I / O bus 100 is separated (the purpose of separation will be described later). However, since the buffers 500 and 510 themselves are not interrupted but need to be supplied with the power supply V4, there is a limit in reducing the power supply burden, and consequently, the installation cost of the buffers is generated. In addition, due to the installation of buffers, the area and cost of the line layout of a multi-chip system are greatly increased. In particular, the buffer does not necessarily provide sufficient stability when connected to an input / output bus of high bit number and high speed transmission.

아울러, 도 1c를 예로 들어 버퍼(500, 510)를 설치하지 않으면 입출력 버스가 신호 왜곡을 일으킨다. 도 2a는 정상인 경우의 종래의 멀티 칩 시스템의 입출력 버스의 신호 파형도이다. 정상인 경우(즉, 모든 유닛에 전력이 공급되거나 버퍼를 설치한 경우), 그 신호 레벨은 상기 신호를 정확하게 식별할 수 있는 최저 레벨(TG)보다 높다. 그러나, 버퍼를 설치하지 않거나 운행이 필요하지 않은 기능 유닛의 전원을 단독으로 오프시키는 경우, 그 신호가 도 2b와 같이 변형되어 TG의 레벨보다 낮게 되므로 시스템이 비정상 운행하게 된다.In addition, if the buffers 500 and 510 are not provided using FIG. 1C as an example, the input / output bus causes signal distortion. 2A is a signal waveform diagram of an input / output bus of a conventional multi-chip system in a normal case. If normal (i.e. all units are powered or buffered), the signal level is higher than the lowest level TG that can correctly identify the signal. However, when the power supply of a functional unit that does not need a buffer or does not need to be driven alone is turned off, the signal is deformed as shown in FIG.

신호 변형의 원인을 도 1d에 도시하였다. 간이화를 위해 도 1d에는 공동체 메인 제어 유닛(300)과, 운행이 필요하지 않기 때문에 전원(V2)을 오프시킨 기능 유닛(400)만을 도시하였다. 공동체 메인 제어 유닛(300)과 기능 유닛(400)의 코어 로직(core logic) 부분도 도면의 양 블록(304, 404)으로 간이화하였다. 입출력 버스(100)의 하나인 버스선(106)을 예로 들면, 공동체 메인 제어 유닛(300)과 기능 유닛(400)의 코어 로직(304, 404)이 버스선(106)과 접속되는 인터페이스에 정압 보호 다이오드(306 및 406)와, 부압 보호 다이오드(308 및 408)가 배치되어 있다. 다이오드(306 및 308)가 반대 방향으로 전원(V1)과 접지 사이에 직렬로 배치되고, 마찬가지로 다이오드(406 및 408)가 반대 방향으로 전원(V2)과 접지 사이에 직렬로 배치된다. 입출력 버스의 인터페이스에 다이오드를 설치하는 목적은 공동체 메인 제어 유닛과 기능 유닛이 고압의 정전기에 의해 파괴되지 않도록 보호하기 위함이다. 고압의 정전기가 발생할 때에 기능 유닛(400)에 대하여 도면의 파선을 따라 다이오드(406), 커패시티(402)를 통해 접지된다. 공동체 메인 제어 유닛(300)에 대해서는 다이오드(306), 커패시티(302)를 통해 접지된다. 그러나, V2가 공급되지 않는 경우, 도면의 파선으로 나타낸 전류 경로가 입출력 버스(100)에는 낮은 저항의 부하를 형성하기 때문에 도 2a에 도시된 신호 레벨이 도 2b에 도시된 신호 레밸과 같이 낮아져 신호 파형이 왜곡되므로, 데이터 전송의 정확성에 영향을 미친다.The cause of signal distortion is shown in FIG. 1D. For the sake of simplicity, FIG. 1D shows only the community main control unit 300 and the functional unit 400 with the power supply V2 off since no running is required. The core logic portions of community main control unit 300 and functional unit 400 are also simplified to both blocks 304 and 404 in the figure. Taking the bus line 106 which is one of the input / output buses 100 as an example, the positive pressure is applied to the interface where the core logic 304 and 404 of the community main control unit 300 and the function unit 400 are connected to the bus line 106. Protection diodes 306 and 406 and negative voltage protection diodes 308 and 408 are disposed. Diodes 306 and 308 are arranged in series between power supply V1 and ground in opposite directions, and diodes 406 and 408 are similarly arranged in series between power supply V2 and ground in opposite directions. The purpose of installing diodes at the interface of the I / O bus is to protect the community main control unit and the functional unit from being destroyed by high voltage static electricity. When high voltage static electricity occurs, the functional unit 400 is grounded through the diode 406 and the capacity 402 along the broken line in the drawing. The community main control unit 300 is grounded via a diode 306, a capacity 302. However, when V2 is not supplied, the signal path shown in FIG. 2A is lowered like the signal level shown in FIG. 2B because the current path indicated by the broken line in the figure forms a low resistance load on the input / output bus 100. The waveform is distorted, affecting the accuracy of the data transfer.

본 고안의 주된 목적은 멀티 칩 시스템 내부의 기능 유닛과 입출력 버스의 인터페이스 회로를 제안하는 것으로, 본 고안의 멀티 칩 시스템을 채용하면 이하의 효과를 얻을 수 있다. (1) 멀티 칩 시스템의 각 기능 유닛이 독립적으로 전력을 공 급받을 수 있으므로, 불필요한 전력 부담 및 파워 손실을 막을 수 있고, (2) 버퍼를 통해 기능 유닛과 입출력 버스를 분리할 필요가 없으므로, 제품의 코스트를 절약할 수 있으며, (3) 입출력 버스 상의 신호가 임의의 기능 유닛의 전력 공급이 오프되어도 왜곡되지 않으며, (4) 기능 유닛의 코어 로직이 고압의 정전기로 파괴되지 않도록 보호할 수 있다.The main object of the present invention is to propose an interface circuit between a functional unit and an input / output bus in a multi-chip system. By adopting the multi-chip system of the present invention, the following effects can be obtained. (1) Each functional unit in a multi-chip system can be powered independently, thus avoiding unnecessary power burden and power loss, and (2) eliminating the need to separate the functional unit and I / O bus through the buffer, The cost of the product can be saved, and (3) the signal on the input / output bus is not distorted even when the power supply of any functional unit is turned off, and (4) the core logic of the functional unit can be protected from being destroyed by high voltage static electricity. have.

본 고안의 주된 특징은 종래의 기능 유닛 인터페이스 회로 중 기능 유닛의 독립 전원과 입출력 버스선 사이에 개재되는 정압 보호 다이오드를 제거하여 입출력 버스의 신호가 기능 유닛의 독립 전원의 오프로 형성되는 낮은 저항 부하에 의해 왜곡되는 것을 방지하는 것이다.The main feature of the present invention is to remove the static voltage protection diode interposed between the independent power supply of the functional unit and the input / output bus line of the conventional functional unit interface circuit, so that the signal of the input / output bus is formed by turning off the independent power supply of the functional unit. It is to prevent distortion by.

본 고안의 다른 주된 특징은 종래의 기능 유닛 인터페이스 회로 중 어스와 입출력 버스선 사이에 개재되는 부압 보호 다이오드를 정압 형태의 제너 다이오드로 전환하여 고압의 정전기를 제너 다이오드를 통해 접지시켜 정전 방지 및 기능 유닛 보호의 목적을 달성하는 것이다.Another main feature of the present invention is to convert the negative voltage protection diode interposed between the earth and the input / output bus lines of the conventional functional unit interface circuit into a positive voltage zener diode to ground the high voltage static electricity through the zener diode to prevent the static electricity and the functional unit. To achieve the purpose of protection.

상기 내용, 본 고안의 다른 목적 및 이점을 이하에 첨부 도면, 실시예에 따른 상세한 설명 및 청구항과 함께 설명한다. 그러나, 이들 첨부 도면은 참고 및 설명을 위해서만 사용되는 것으로, 본 고안의 권리 범위를 협의적으로 국한하는 것은 아니다. 본 고안의 범주의 정의에 관해서는 첨부의 청구항을 참조한다.The foregoing, other objects and advantages of the present invention will be described below in conjunction with the accompanying drawings, detailed description and claims. However, these accompanying drawings are used only for reference and description, and do not narrowly limit the scope of the present invention. See the appended claims for the definition of the scope of the invention.

본 고안의 주된 목적은 멀티 칩 시스템 내부의 기능 유닛과 입출력 버스에 대한 인터페이스 회로를 제안하는 것이다. 본 고안은 현재 알려져 있는 SiP, MCP 패키지 방식 또는 미래에 출현 가능한 유사한 복수의 칩을 포함하는 패키지 방식으로 제조된 멀티 칩 시스템에 적용된다. 멀티 칩 시스템의 가장 전형적인 예는 휴대전화, 디지털 카메라, MP3 플레이어, PDA, 탁상형 컴퓨터 및 노트형 컴퓨터 등이 사용하는 멀티 칩 메모리 카드(적절한 사양, 예를 들면 MMC, SD, Micro-SD 등을 지원할 수 있음)인데, 본 고안은 이들에 한정되지 않는다. 예를 들면, 본 고안은 공동체 메인 제어 유닛 또는 기능 유닛이 카드 삽입 방식으로 멀티 칩 시스템에 결합되는 카드 판독기이어도 된다. 간이화를 위하여 이하의 본 명세서에서는 특히 공동체 메인 제어 유닛 또는 기능 유닛이 카드 삽입 방식으로 멀티 칩 시스템에 결합될지 여부는 강조하지 않는다.The main object of the present invention is to propose an interface circuit for a function unit and an input / output bus in a multi-chip system. The present invention is applied to a multi-chip system manufactured in a SiP, MCP package method known in the present, or a package method including a plurality of similar chips that may appear in future. The most typical examples of multichip systems include multichip memory cards (such as MMC, SD, Micro-SD, etc.) used by mobile phones, digital cameras, MP3 players, PDAs, desktop computers, and notebook computers. Can be applied), the present invention is not limited to these. For example, the present invention may be a card reader in which the community main control unit or functional unit is coupled to a multi-chip system by the card insertion method. For the sake of simplicity, the following specification does not particularly emphasize whether a community main control unit or a functional unit is coupled to a multi-chip system by the card insertion method.

도 3a는 본 고안의 일 실시예에 따른 멀티 칩 시스템의 내부 회로를 도시한 도면이다. 도면에 도시된 바와 같이, 멀티 칩 시스템은 적어도 공동체 메인 제어 유닛(300)과, 적어도 하나의 기능 유닛{도면에는 모두 2개의 기능 유닛(600, 610)이 도시됨}을 포함한다. 공동체 메인 제어 유닛(300)과 개개의 기능 유닛(600, 610)은 각각 독립된 전원(V1, V2, V3)을 공급받는데, 그 중에서 공동체 메인 제어 유닛(300)에는 항상 전원(V1)이 공급되고, 기능 유닛(600, 610)에는 기능 유닛(600, 610)의 사용 여부에 따라 개별적으로 전원(V2, V3)이 공급되거나 차단된다. 다른 관련된 세세한 부분은 도 1b의 설명을 참조할 수 있다.3A is a diagram illustrating an internal circuit of a multi-chip system according to an embodiment of the present invention. As shown in the figure, a multi-chip system includes at least a community main control unit 300 and at least one functional unit (both two functional units 600 and 610 are shown in the figure). The community main control unit 300 and the individual functional units 600 and 610 are each supplied with independent power sources V1, V2 and V3, among which the community main control unit 300 is always supplied with a power source V1. The power units V2 and V3 are individually supplied to or disconnected from the functional units 600 and 610 according to whether the functional units 600 and 610 are used. Other related details may refer to the description of FIG. 1B.

도 3b는 도 3a의 멀티 칩 시스템의 공동체 메인 제어 유닛(300) 및 기능 유닛(600)의 인터페이스 회로를 도시한 도면이다. 도 3b와 종래 기술인 도 1d를 비교하면, 공동체 메인 제어 유닛(300)이 종래의 인터페이스 회로 구조를 갖는 것을 알 수 있다. 기능 유닛(600)도 종래의 기능 유닛과 마찬가지로 코어 로직(604) 및 커패시티(602) 등을 갖는다. 그러나, 입출력 버스(100)와 접속되는 인터페이스에 있어서 종래의 2개의 직렬 다이오드가 적당한 항복 전압을 갖는 제너 다이오드(608)로 전환되었다. 그 중에서 제너 다이오드(608)의 캐소드가 버스선(106)과 접속하고, 애노드가 어스와 접지된다.FIG. 3B is a diagram illustrating the interface circuits of the community main control unit 300 and the functional unit 600 of the multi-chip system of FIG. 3A. Comparing FIG. 3B with FIG. 1D, the prior art, it can be seen that the community main control unit 300 has a conventional interface circuit structure. The functional unit 600 also has a core logic 604, a capacity 602, and the like, like the conventional functional unit. However, at the interface connected with the input / output bus 100, two conventional series diodes have been switched to the zener diode 608 having an appropriate breakdown voltage. Among them, the cathode of the zener diode 608 is connected to the bus line 106, and the anode is grounded with the earth.

제너 다이오드(608)의 작용은 기능 유닛(600)의 코어 로직(604)이 고압의 정전기에 의해 파괴되지 않도록 보호하는 것이다. 제너 다이오드(608)의 항복 전압을 넘을 정도의 정전기가 발생하면, 제너 다이오드(608)가 반대 방향으로 관통되어 정전기를 도면의 파선을 따라 접지시키므로, 코어 로직(604)은 손상되지 않는다.The action of the zener diode 608 is to protect the core logic 604 of the functional unit 600 from being destroyed by high voltage static electricity. If static electricity is generated to exceed the breakdown voltage of the zener diode 608, the core logic 604 is not damaged because the zener diode 608 penetrates in the opposite direction and grounds the static electricity along the broken line in the drawing.

기능 유닛(600)의 운행이 필요 없는 경우에는 전압(V2)의 공급을 오프시켜 전력 소비를 절약한다. 여기서 주의할 것은 종래 기술에 도시된 버스선(106)으로부터 전원(V2)으로의 전류 경로가 본 고안에서는 삭제되었다. 한편, 제너 다이오드(608)의 항복 전압이 입출력 버스(100) 상의 신호 레벨보다 크면, 제너 다이오드(608)가 반대 방향으로 관통될 수 없으므로, 도면의 파선을 따라 낮은 저항의 부하를 형성한다. 바꾸어 말하면, 입출력 버스(100)의 신호가 임의의 기능 유닛의 전력 공급을 오프시켜도 왜곡되지 않는다.When the operation of the functional unit 600 is not necessary, the supply of the voltage V2 is turned off to save power consumption. Note that the current path from the bus line 106 shown in the prior art to the power source V2 has been omitted in the present invention. On the other hand, if the breakdown voltage of the zener diode 608 is greater than the signal level on the input / output bus 100, the zener diode 608 cannot penetrate in the opposite direction, thus forming a low resistance load along the broken line in the figure. In other words, the signal of the input / output bus 100 is not distorted even if the power supply of any functional unit is turned off.

도 3c에 도시된 바와 같이, 본 고안의 제너 다이오드(608)를 일반 다이오드(606)로 전환하여도 된다. 본 실시예에서는 입출력 버스(100)의 신호가 임의의 기능 유닛의 전력 공급을 오프시켜도 왜곡되지 않으므로, 입출력 버스에 고압의 정전기가 발생하여도 공동체 메인 제어 유닛(300)의 다이오드(306), 커패시티(302)를 통해 접지되어 보호 기능을 달성할 수 있다.As shown in FIG. 3C, the Zener diode 608 of the present invention may be switched to the general diode 606. In this embodiment, since the signal of the input / output bus 100 is not distorted even when the power supply of any functional unit is turned off, the diode 306 and the capacitor of the community main control unit 300 are generated even when high voltage static electricity is generated in the input / output bus. It may be grounded through city 302 to achieve a protection function.

또한, 도 3b, 도 3c에서는 공동체 메인 제어 유닛(300)이 채용하고 있는 인터페이스 회로가 종래의 기술과 동일하다. 그러나, 본 고안이 제안하는 인터페이스 회로를 공동체 메인 제어 유닛(300)에 실시하여도 된다. 단, 공동체 메인 제어 유닛(300)으로 전원(V1)이 항상 공급되고 있기 때문에 본 고안은 공동체 메인 제어 유닛에 대하여 정전기 보호 기능 밖에 수행하지 않는다.3B and 3C, the interface circuit employed by the community main control unit 300 is the same as in the prior art. However, the interface circuit proposed by the present invention may be implemented in the community main control unit 300. However, since the power supply V1 is always supplied to the community main control unit 300, the present invention performs only the static electricity protection function for the community main control unit.

또한, 실제로 멀티 칩 시스템의 모든 기능 유닛이 독립 또는 필요에 따라 오프되는 전원을 갖는 것으로 한정되지 않기 때문에 본 고안이 제안하는 실시예는 일부 기능 유닛(즉, 독립 또는 필요에 따라 오프되는 전원을 갖는 일부 유닛) 또는 모든 기능 유닛(즉, 독립 또는 필요에 따라 오프되는 전원을 갖는 모든 유닛)에 대해 실시될 수 있다. 도 3c에 도시된 실시예(즉, 일반 다이오드를 이용하는 실시예)를 모든 기능 유닛에 실시하면 공동체 메인 제어 유닛이 정압 보호 다이오드 또는 유사한 보호 수단을 가지지 않으면 안 되므로, 입출력 버스에 고압의 정전기가 발생하는 경우에 공동체 메인 제어 유닛(300)의 정압 보호 다이오드 또는 유사한 보호 수단을 통해 접지시켜 보호 기능을 달성할 수 있다.In addition, since practically all functional units of a multi-chip system are not limited to having a power source that is independent or off as needed, the embodiments proposed by the present invention have some functional units (i.e., having power sources that are off or on demand off). It may be implemented for some units) or for all functional units (i.e. all units having power supplies that are independent or off as required). Implementing the embodiment shown in FIG. 3C (that is, the embodiment using a general diode) to all the functional units requires that the community main control unit have a positive voltage protection diode or similar protection means, so that high voltage static electricity is generated on the input / output bus. In this case, the protection function may be achieved by grounding through a constant voltage protection diode of the community main control unit 300 or similar protection means.

본 고안에 의하면, (1) 멀티 칩 시스템의 각 기능 유닛이 독립적으로 전력을 공급받을 수 있으므로, 불필요한 전력 부담 및 파워 손실을 막을 수 있고, (2) 버퍼를 통해 기능 유닛과 입출력 버스를 분리할 필요가 없으므로, 제품의 코스트를 절약할 수 있으며, (3) 입출력 버스 상의 신호가 임의의 기능 유닛의 전력 공급이 오프되어도 왜곡되지 않으며, (4) 기능 유닛의 코어 로직이 고압의 정전기로 파괴되지 않도록 보호할 수 있다.According to the present invention, since (1) each functional unit of a multi-chip system can be independently powered, it can prevent unnecessary power burden and power loss, and (2) separate the functional unit from the input / output bus through a buffer. There is no need to save the cost of the product, (3) the signal on the input / output bus is not distorted even when the power supply of any functional unit is turned off, and (4) the core logic of the functional unit is not destroyed by high voltage static electricity. Can be protected.

상기된 바람직한 실시예에 관한 상세한 설명은 본 고안의 특징 및 정신을 깊이 또한 구체적으로 이해시키기 위한 것으로, 상기에 개시된 바람직한 실시예가 고안의 청구의 범위를 국한시키는 것은 아니다. 반대로, 여러 변경이나 동등한 수식 등은 본 고안의 주장 범위 내에 포함되는 것이다.The detailed description of the preferred embodiment described above is intended to deeply and specifically understand the features and spirit of the present invention, and the above-described preferred embodiments do not limit the scope of the claims of the invention. On the contrary, various modifications and equivalent equations are included within the scope of the claims of the present invention.

Claims (5)

멀티 칩 시스템 내에는 적어도 하나의 공동체 메인 제어 유닛과, 적어도 하나의 기능 유닛과, 상기 공동체 메인 제어 유닛과 상기 기능 유닛을 접속시키는 입출력 버스가 포함되고, 상기 멀티 칩 시스템은 복수의 독립 전원으로 상기 공동체 메인 제어 유닛과 상기 기능 유닛을 각각 구동하며, 상기 기능 유닛의 전원은 필요에 따라 독립적으로 개폐될 수 있고, 상기 기능 유닛의 인터페이스 회로가 상기 입출력 버스와 상기 기능 유닛 사이에 개재되어 있는 멀티 칩 시스템의 기능 유닛 인터페이스 회로에 있어서,The multi-chip system includes at least one community main control unit, at least one functional unit, and an input / output bus for connecting the community main control unit and the functional unit. A multi-chip in which the community main control unit and the functional unit are driven respectively, and the power supply of the functional unit can be opened and closed independently as needed, and an interface circuit of the functional unit is interposed between the input / output bus and the functional unit. In the functional unit interface circuit of the system, 상기 인터페이스 회로는 적어도 상기 입출력 버스상의 신호 레벨보다 큰 항복 전압을 가지며, 애노드가 상기 멀티 칩 시스템의 어스와 접속되고, 캐소드가 상기 입출력 버스의 하나의 버스선과 접속되는 제너 다이오드를 포함하는 것을 특징으로 하는 멀티 칩 시스템의 기능 유닛 인터페이스 회로.The interface circuit includes a zener diode having a breakdown voltage at least greater than the signal level on the input / output bus, an anode connected to the earth of the multi-chip system, and a cathode connected to one bus line of the input / output bus. The functional unit interface circuit of the multi-chip system. 삭제delete 멀티 칩 시스템 내에는 적어도 하나의 공동체 메인 제어 유닛과, 적어도 하나의 기능 유닛과, 상기 공동체 메인 제어 유닛과 상기 기능 유닛을 접속시키는 입출력 버스가 포함되고, 상기 멀티 칩 시스템은 복수의 독립 전원으로 상기 공동체 메인 제어 유닛과 상기 기능 유닛을 각각 구동하며, 상기 기능 유닛의 전원은 필요에 따라 독립적으로 온/오프될 수 있고, 상기 기능 유닛의 인터페이스 회로가 상기 입출력 버스와 상기 기능 유닛 사이에 개재되어 있는 멀티 칩 시스템의 기능 유닛 인터페이스 회로에 있어서,The multi-chip system includes at least one community main control unit, at least one functional unit, and an input / output bus for connecting the community main control unit and the functional unit. The community main control unit and the functional unit are respectively driven, and the power supply of the functional unit can be independently turned on and off as necessary, and the interface circuit of the functional unit is interposed between the input / output bus and the functional unit. In the functional unit interface circuit of a multi-chip system, 상기 인터페이스 회로는 적어도 애노드가 상기 멀티 칩 시스템의 어스와 접속되고, 캐소드가 상기 입출력 버스의 하나의 버스선과 접속된 다이오드를 포함하며,The interface circuit comprises at least an anode connected to the earth of the multi-chip system and a cathode connected to one bus line of the input / output bus, 상기 공동체 메인 제어 유닛 및 상기 기능 유닛 중 적어도 하나가 카드 삽입 방식으로 상기 멀티 칩 시스템에 접속되는 것을 특징으로 하는 멀티 칩 시스템의 기능 유닛 인터페이스 회로.At least one of the community main control unit and the functional unit is connected to the multi-chip system in a card insertion manner. 제 1 항에 있어서,The method of claim 1, 상기 공동체 메인 제어 유닛 및 상기 기능 유닛 중 적어도 하나가 카드 삽입 방식으로 상기 멀티 칩 시스템에 접속되는 것을 특징으로 하는 멀티 칩 시스템의 기능 유닛 인터페이스 회로.At least one of the community main control unit and the functional unit is connected to the multi-chip system in a card insertion manner. 삭제delete
KR2020060032925U 2006-03-17 2006-12-29 Interface circuit for function unit of multi-chip system KR200443273Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020060032925U KR200443273Y1 (en) 2006-03-17 2006-12-29 Interface circuit for function unit of multi-chip system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095204480 2006-03-17
KR2020060032925U KR200443273Y1 (en) 2006-03-17 2006-12-29 Interface circuit for function unit of multi-chip system

Publications (2)

Publication Number Publication Date
KR20070001032U KR20070001032U (en) 2007-09-20
KR200443273Y1 true KR200443273Y1 (en) 2009-02-05

Family

ID=41346480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020060032925U KR200443273Y1 (en) 2006-03-17 2006-12-29 Interface circuit for function unit of multi-chip system

Country Status (1)

Country Link
KR (1) KR200443273Y1 (en)

Also Published As

Publication number Publication date
KR20070001032U (en) 2007-09-20

Similar Documents

Publication Publication Date Title
US8947945B2 (en) Memory card for storing and transmitting data
US8681546B2 (en) Variable impedance control for memory devices
US20120260024A1 (en) Memory buffer with one or more auxiliary interfaces
CN112041828B (en) USB C-type sideband signal interface circuit
CN104137184A (en) Solid state drive memory system
EP2856466B1 (en) Inter-chip memory interface structure
CN105006451A (en) Semiconductor stacked package
US20060085583A1 (en) Multi-functional integrated circuit card module with a mixed interface
CN103176883A (en) Condition monitoring system of solid state disk
US9910612B2 (en) Memory buffer with one or more auxiliary interfaces
JP3129898U (en) Multi-chip system functional unit interface circuit
US7600060B2 (en) Memory system and method for setting data transmission speed between host and memory card
US20140126138A1 (en) Serial advanced technology attachment dual in-line memory module device and motherboard for supporting the same
US7623355B2 (en) Extended universal serial bus connectivity
KR100603932B1 (en) Semiconductor device with chip-on-board structure
KR200443273Y1 (en) Interface circuit for function unit of multi-chip system
US7224053B2 (en) Semiconductor device responsive to different levels of input and output signals and signal processing system using the same
US20050258861A1 (en) Programming semiconductor dies for pin map compatibility
US20050285248A1 (en) Method and system for expanding flash storage device capacity
KR100746308B1 (en) Usb card with sd card type packing and interface therefor
US20070150638A1 (en) Changeable USB memory stick
CN101853231A (en) Mainboard, computer and storage device
CN201903896U (en) Read-write device and terminal employing same
CN221039973U (en) Master-slave switching control device, power-on control circuit and storage device system
CN216979759U (en) SD system clamping plate suitable for Jetson Nano

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee