KR200409311Y1

KR200409311Y1 - 통신 시스템에서 ｆｐｇａ 다운로딩 장치

Info

Publication number: KR200409311Y1
Application number: KR2020050032674U
Authority: KR
Inventors: 박민정
Original assignee: 엘지노텔 주식회사
Priority date: 2005-11-18
Filing date: 2005-11-18
Publication date: 2006-02-24

Abstract

본 고안은 통신 시스템에서 플래쉬 메모리를 이용하여 FPGA(Field Programmable Gate Array)를 구성하도록 한 통신 시스템에서 FPGA 다운로딩 장치에 관한 것으로, 통신 시스템 보드 내에서 FPGA 구성 데이터를 저장하는 플래쉬 메모리와; 상기 보드의 전원 온 시에 프로그램 명령 신호를 생성시켜 주며, 초기화 신호를 인가받아 상기 플래쉬 메모리 내의 FPGA 구성 데이터를 판독하는 PLD(Programmable Logic Device)와; 상기 PLD에서 생성된 프로그램 명령 신호에 따라 자신의 초기화 완료를 확인하여 상기 초기화 신호를 생성시켜 주며, 상기 PLD에서 판독된 FPGA 구성 데이터를 이용하여 구성하는 FPGA를 포함하여 이루어진 것을 특징으로 함으로써, FPGA의 구성 데이터를 메모리에 퓨징하기 위한 별도의 장치가 필요 없으며, 이에 남겨진 메모리 자원의 활용도를 높여 비용을 줄일 수 있다.

Description

통신 시스템에서 ＦＰＧＡ 다운로딩 장치 {Apparatus of Downloading a FPGA in the Communication System}

도 1은 일반적인 통신 시스템에서 FPGA(Field Programmable Gate Array) 다운로딩 장치를 나타낸 구성 블록도.

도 2는 본 고안의 실시 예에 따른 통신 시스템에서 FPGA 다운로딩 장치를 나타낸 구성 블록도.

도 3은 도 2에 있어 플래쉬 메모리(Flash Memory)의 구성을 나타낸 블록도.

도 4는 본 고안의 실시 예에 따른 통신 시스템에서 FPGA 다운로딩 장치에 대한 동작 수행 과정을 나타낸 순서도.

* 도면의 주요 부분에 대한 부호의 설명 *

21: 플래쉬 메모리

22: PLD(Programmable Logic Device)

23: FPGA

본 고안은 통신 시스템에서 FPGA 다운로딩 장치에 관한 것으로, 특히 통신 시스템에서 플래쉬 메모리를 이용하여 FPGA를 구성하도록 한 통신 시스템에서 FPGA 다운로딩 장치에 관한 것이다.

일반적인 통신 시스템에서 FPGA 다운로딩 장치의 구성을 살펴보면, 도 1에 도시된 바와 같이, PC(Personal Computer)(11)와, 퓨징 케이블(Fusing Cable)(12)과, JTAG(Joint Test Access Group) 커넥터(Connector)(13)와, PROM(Programmable Read Only Memory)(14)와, FPGA(15)를 포함하여 이루어져 있다. 도 1은 종래의 FPGA 다운로딩 블록 구성도이다.

여기서, 해당 PC(11)는 퓨징을 하기 위한 소프트웨어(Software)가 설치되어 있으며, 해당 퓨징 케이블(12)은 해당 PC(11)를 해당 통신 시스템 보드에 연결해 주며, 해당 JTAG 커넥터(13)는 해당 퓨징 케이블(12)과 해당 PROM(14)을 연결해 주며, 해당 PROM(14)은 해당 FPGA(15)에 다운로딩(Downloading)될 구성 데이터(Configuration Data)를 퓨징(Fusing)하며, 해당 FPGA(15)는 전원이 공급됨에 따라 해당 PROM(14)으로부터 구성 데이터를 입력받아 구성(Configuration)되어진다.

그리고, 해당 퓨징은 해당 FPGA(15)의 구성 데이터를 해당 통신 시스템 보드 내의 PROM(14)에 기록해서 저장하는 동작을 말하며, 해당 구성 데이터는 사용자가 코딩(Coding)한 로직(Logic)을 해당 FPGA(15)의 벤더(Vendor)가 제공하는 소프트웨 어로 포맷(Format)을 맞춰 생성된 파일을 말하며, 또한 해당 JTAG는 테스트 클럭(Test Clock; TCK), 테스트 데이터 입력(Test Data Input; TDI), 테스트 데이터 출력(Test Data Output; TDO) 및 테스트 모드 선택(Test Mode Selection; TMS)으로 구성되어진 병렬 데이터 전송 신호를 말한다.

그러면, 상술한 바와 같은 구성을 가진 통신 시스템에서 FPGA 다운로딩 장치의 동작을 살펴보면 다음과 같다.

우선, 사용자가 통신 시스템 보드 내에 사용될 FPGA(15)의 구성 데이터를 생성하게 되는데, 이때 PC(11)에 설치된 프로그램을 통하여 해당 구성 데이터를 JTAG 전기 신호로 변환시켜 해당 통신 시스템 보드 측으로 전송하게 된다.

이에, 상기 생성된 JTAG 전기 신호는 퓨징 케이블(12)을 따라 상기 통신 시스템 보드의 JTAG 포트를 통해 연결된 PROM(14)에 전달되어 저장되어지는데, 이때 해당 저장된 구성 데이터는 상기 통신 시스템 보드에 파워(Power)가 공급되어지게 되면 상기 FPGA(15)에 구성되어지게 된다.

그런데, 상술한 바와 같은 종래의 통신 시스템에서 FPGA 다운로딩 장치는 FPGA의 펌웨어(Firmware)를 저장하는 별도의 PROM을 반드시 가지고 있어야 하는데, 이것은 통신 시스템 보드 내에서 사용되는 다른 메모리의 남는 자원의 비활용 및 별도의 메모리 사용으로 인하여 불필요한 추가적인 비용이 발생시키는 주요 문제점이 되고 있다.

전술한 바와 같은 문제점을 해결하기 위한 것으로, 본 고안은 통신 시스템에서 플래쉬 메모리를 이용하여 FPGA를 구성하도록 한 통신 시스템에서 FPGA 다운로딩 장치를 제공하는데, 그 목적이 있다.

또한, 본 고안은 통신 시스템에서 플래쉬 메모리를 이용하여 FPGA를 구성하도록 함으로써, 종래 기술에서 FPGA의 구성을 위한 데이터를 저장하기 위한 PROM을 따로 사용하지 않아, 남겨진 메모리 자원의 활용도를 높여 비용을 줄일 수 있도록 하는데, 그 목적이 있다.

또한, 본 고안은 통신 시스템 보드 내의 주요 정보를 담고 있는 플래쉬 메모리를 사용하여 FPGA의 구성을 위한 데이터를 저장함으로써, FPGA의 구성 데이터를 메모리에 퓨징하기 위한 별도의 장치가 필요 없도록 하는데, 그 목적이 있다.

상술한 바와 같은 목적을 달성하기 위한 본 고안의 실시 예에 따른 통신 시스템에서 FPGA 다운로딩 장치는 통신 시스템 보드 내에서 FPGA 구성 데이터를 저장하는 플래쉬 메모리와; 상기 보드의 전원 온 시에 프로그램 명령 신호를 생성시켜 주며, 초기화 신호를 인가받아 상기 플래쉬 메모리 내의 FPGA 구성 데이터를 판독하는 PLD와; 상기 PLD에서 생성된 프로그램 명령 신호에 따라 자신의 초기화 완료를 확인하여 상기 초기화 신호를 생성시켜 주며, 상기 PLD에서 판독된 FPGA 구성 데이터를 이용하여 구성하는 FPGA를 포함하여 이루어진 것을 특징으로 한다.

그리고, 상기 플래쉬 메모리는 부트에 관계된 데이터를 저장하는 부트 플래 쉬 메모리 영역과, 상기 통신 시스템 보드에서 구동되는 OS, 각종 애플리케이션 데이터 및 FPGA 구성 데이터를 저장하는 애플리케이션 플래쉬 메모리 영역으로 이루어진 것을 특징으로 한다.

본 고안은 통신 시스템 보드의 FPGA를 구성하는 기술에 관한 것으로, 통신 시스템 보드 내의 FPGA에 적용될 펌웨어를 플래쉬 메모리에 저장하고, 해당 통신 시스템 보드의 부팅 시에 해당 FPGA에 다운로딩하도록 해 준다.

특히, 본 고안은 통신 시스템에서 FPGA의 구성 데이터를 플래쉬 메모리에 저장한 후에, PLD를 통해 해당 플래쉬 메모리에 저장된 구성 데이터를 해당 FPGA로 가져오도록 해 준다. 이하, 본 고안의 실시 예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.

본 고안의 실시 예에 따른 통신 시스템에서 FPGA 다운로딩 장치는 도 2에 도시된 바와 같이, 플래쉬 메모리(21)와, PLD(22)와, FPGA(23)를 포함하여 이루어진다.

상기 플래쉬 메모리(21)는 외부 PC 또는 사용자로부터 상기 FPGA(23)의 구성 데이터를 전달받아 저장하는 역할을 수행하는데, 상기 PLD(22)의 제어에 따라 내부에 저장하고 있는 FPGA 구성 데이터를 판독하도록 해 준다.

상기 PLD(22)는 상기 FPGA(23)의 다운로딩을 제어하는 역할을 수행하는데, 통신 시스템에 전원이 공급되어 통신 시스템 보드가 초기화된 경우에 프로그램 명 령 신호를 생성시켜 상기 FPGA(23)에게 인가하며, 상기 FPGA(23)로부터 초기화 신호를 인가받아 상기 플래쉬 메모리(21)에 저장되어 있는 FPGA 구성 데이터를 판독하여 상기 FPGA(23)에게 인가한다.

상기 FPGA(23)는 상기 플래쉬 메모리(21)로부터 구성 데이터를 전달받아 구성하는 역할을 수행하는데, 상기 PLD(22)로부터 인가되는 프로그램 명령 신호에 따라 자기 자신의 초기화가 완료되었는지를 확인한 후에 초기화 신호를 생성시켜 상기 PLD(22)에게 인가하며, 상기 PLD(22)로부터 FPGA 구성 데이터를 인가받아 해당 FPGA 구성 데이터를 가지고 FPGA 구조를 구성하며, FPGA 구조의 구성이 완료되었는지를 확인한 후에 구성 완료 신호를 생성시켜 상기 PLD(22)로 인가한다.

그리고, 상기 플래쉬 메모리(21)는 도 3에 도시된 바와 같이, 부트(Boot)에 관계된 데이터를 저장하고 있는 부트 플래쉬 메모리 영역(Boot Flash Memory Area)(30)과, 통신 시스템 보드에서 구동되는 OS(Operating System)(41), 각종 애플리케이션 데이터(Application Data)(42) 및 여분 영역(43)에 저장되는 FPGA 구성 데이터를 저장하는 애플리케이션 플래쉬 메모리 영역(40)으로 이루어진다. 즉, 상기 FPGA(230의 구성 데이터는 해당 애플리케이션 플래쉬 메모리 영역(40)에 저장되어진다.

본 고안의 실시 예에 따른 통신 시스템에서 FPGA 다운로딩 장치에 대한 동작을 도 4의 순서도를 참고하여 설명하면 다음과 같다.

먼저, 사용자가 통신 시스템 보드 내에 사용될 FPGA구성 데이터를 생성하게 되는데, 이때 외부 PC에 설치된 프로그램을 통하여 해당 FPGA 구성 데이터를 JTAG 전기 신호로 변환시켜 퓨징 케이블을 따라 해당 통신 시스템 보드 측으로 전송하게 되면, 해당 통신 시스템 보드의 JTAG 포트를 통해 플래쉬 메모리(21)에 저장하게 된다. 다르게는, 사용자에 의해 생성된 FPGA 구성 데이터를 직접 해당 플래쉬 메모리(21)에 저장해 주게 된다.

그리고, 통신 시스템에 전원이 공급되어지면, 통신 시스템 내에 구비되어 있는 제어부(설명의 편의상으로 도면에는 도시하지 않음)에서는 해당 전원을 공급받아(단계 S41) 통신 시스템 보드의 메모리를 제외한 해당 보드의 각 부분을 초기화시켜 주게 된다(단계 S42).

그런 다음에, 상기 통신 시스템 보드 내의 PLD(22)에서는 FPGA(23)에게 프로그램 명령 신호를 인가하게 되며(단계 S43), 이에 해당 FPGA(23)에서는 해당 PLD(22)로부터 프로그램 명령 신호를 인가받게 되면 자기 자신의 초기화가 완료되었는지를 계속적으로 확인하게 되며(단계 S44), 이때 초기화가 완료된 경우에 자기 자신을 초기화하였음을 나타내는 초기화 신호를 생성시켜 해당 PLD(22)에게 응답해 주게 된다(단계 S45).

이에 따라, 상기 PLD(22)는 상기 FPGA(23)로부터 초기화 신호를 인가받게 되면 상기 플래쉬 메모리(21)에 저장되어 있는 FPGA 구성 데이터를 읽어와 상기 FPGA(23)에게 제공하게 된다(단계 S46).

그러면, 상기 FPGA(23)는 상기 PLD(22)로부터 FPGA 구성 데이터를 인가받아 해당 FPGA 구성 데이터를 가지고 FPGA 구조를 구성하게 되며(단계 S47), 이에 FPGA 구조의 구성이 완료되었는지를 확인한 후에 구성 완료 신호를 생성시켜 상기 PLD(22)로 인가해 준다(단계 S48).

이상과 같이, 본 고안에 의해 통신 시스템 보드 내의 주요 정보를 담고 있는 플래쉬 메모리를 사용하여 FPGA의 구성을 위한 데이터를 저장함으로써, FPGA의 구성 데이터를 메모리에 퓨징하기 위한 별도의 장치가 필요 없으며, 이에 남겨진 메모리 자원의 활용도를 높여 비용을 줄일 수 있다.

Claims

통신 시스템 보드 내에서 FPGA(Field Programmable Gate Array) 구성 데이터를 저장하는 플래쉬 메모리와;

상기 보드의 전원 온 시에 프로그램 명령 신호를 생성시켜 주며, 초기화 신호를 인가받아 상기 플래쉬 메모리 내의 FPGA 구성 데이터를 판독하는 PLD(Programmable Logic Device)와;

상기 PLD에서 생성된 프로그램 명령 신호에 따라 자신의 초기화 완료를 확인하여 상기 초기화 신호를 생성시켜 주며, 상기 PLD에서 판독된 FPGA 구성 데이터를 이용하여 구성하는 FPGA를 포함하여 이루어진 것을 특징으로 하는 통신 시스템에서 FPGA 다운로딩 장치.
제1항에 있어서,

상기 플래쉬 메모리는 부트에 관계된 데이터를 저장하는 부트 플래쉬 메모리 영역과, 상기 통신 시스템 보드에서 구동되는 OS, 각종 애플리케이션 데이터 및 FPGA 구성 데이터를 저장하는 애플리케이션 플래쉬 메모리 영역으로 이루어진 것을 특징으로 하는 통신 시스템에서 FPGA 다운로딩 장치.