KR20040108599A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR20040108599A KR20040108599A KR1020040040592A KR20040040592A KR20040108599A KR 20040108599 A KR20040108599 A KR 20040108599A KR 1020040040592 A KR1020040040592 A KR 1020040040592A KR 20040040592 A KR20040040592 A KR 20040040592A KR 20040108599 A KR20040108599 A KR 20040108599A
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric constant
- manufacturing
- low dielectric
- hole element
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
Abstract
Description
본 발명은 반도체 기판 상에 빈 구멍 요소를 갖는 저유전율층간 절연막을 형성하는 공정과, 빈 구멍 요소를 제거하는 공정을 갖는 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device having a step of forming a low dielectric constant interlayer insulating film having a void hole element on a semiconductor substrate, and a step of removing the void hole element.
반도체 집적 회로의 집적화 및 고속화에 따라 반도체 소자 간의 배선을 전달 반송하는 신호의 지연이 집적 회로의 속도를 규제하게 되었다. 이에 반하여, 배선 간의 용량을 저감하기 위해 층간 절연막으로서 종래로부터 이용되고 있는 실리콘 산화막 대신에 저유전율 절연막이 이용되도록 되게 되었다.Background Art With the integration and high speed of semiconductor integrated circuits, the delay of signals transferring and transferring wires between semiconductor devices has regulated the speed of integrated circuits. On the contrary, in order to reduce the capacitance between wirings, a low dielectric constant insulating film is used instead of the silicon oxide film conventionally used as the interlayer insulating film.
이 저유전율 절연막으로서 불소나 유기물을 갖는 실리콘 산화막이 있다. 특히, 유기물의 한 종류인 메틸기를 실리콘 산화막의 골격에 포함한 MSQ(Methyl Silsesquioxane)는 비유전율이 2.7 정도로 낮기 때문에 저유전율 절연막으로서 유망한 재료이다.As the low dielectric constant insulating film, there is a silicon oxide film having fluorine or an organic substance. In particular, MSQ (Methyl Silsesquioxane) containing methyl group, which is a kind of organic material, in the skeleton of the silicon oxide film is a promising material as a low dielectric constant insulating film because its relative dielectric constant is low as low as 2.7.
또한, 더 이상의 저유전율화의 요구에 대하여, 이 MSQ에 빈 구멍을 형성하여 유전율을 더욱 저하시킨 재료가 이용되도록 되게 되었다. 이 재료는 모재의 MSQ에 열처리에 의해 분해하는 빈 구멍 요소를 혼합하고, 성막 후의 열처리에 의해 빈 구멍 요소를 제거함으로써 막 내에 빈 구멍을 형성한 것이다.In addition, in order to further reduce the dielectric constant, a material in which a hole is formed in the MSQ to further reduce the dielectric constant is used. This material forms a hollow hole in a film by mixing the hollow hole element which decomposes | disassembles by heat processing with MSQ of a base material, and removes the empty hole element by heat processing after film-forming.
종래 반도체 제조 방법에서는 이 빈 구멍을 갖는 MSQ를 제조할 때 열처리에있어서, 빈 구멍 요소를 효과적으로 제거하기 위해 450 ℃ 정도의 열처리를 필요로 하고 있었다. 이 450 ℃라는 온도는 Cu 매립 배선 형성에 있어서의 일련의 공정 중 최고 고온의 처리이며, Cu 매립 배선의 신뢰성을 열화시키는 큰 요인이 된다. 또한, 빈 구멍 요소가 막으로부터 빠질 때 모재의 분자 구조를 파괴하고, 막의 기계적 강도를 저하시키는 문제도 발생한다.In the conventional semiconductor manufacturing method, heat treatment at about 450 ° C. is required in order to effectively remove the void hole element in the heat treatment when manufacturing the MSQ having this void. This 450 degreeC temperature is the highest temperature process in a series of processes in Cu embedding wiring formation, and becomes a big factor which degrades the reliability of Cu embedding wiring. In addition, there arises a problem of breaking the molecular structure of the base material and lowering the mechanical strength of the membrane when the empty hole element is pulled out of the membrane.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것이며, 그 목적은 반도체 기판 상에 빈 구멍 요소를 갖는 저유전율층간 절연막을 형성하고, 이 빈 구멍 요소를 제거할 때 저온에서 빈 구멍 요소를 제거할 수 있고, 모재 분재 구조에의 손상도 경감할 수 있는 반도체 장치의 제조 방법을 얻는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to form a low dielectric constant interlayer insulating film having an empty hole element on a semiconductor substrate, and to remove the empty hole element at a low temperature when removing the empty hole element. In order to reduce the damage to the base material bonsai structure, a semiconductor device manufacturing method can be obtained.
도1은 본 발명의 실시 형태에 있어서의 반도체 장치의 제조 방법을 도시하는 도면.1 is a diagram showing a method for manufacturing a semiconductor device in an embodiment of the present invention.
도2는 플라즈마 처리에 의한 빈 구멍 요소의 제거의 개요를 도시하는 도면.Fig. 2 is a diagram showing the outline of the removal of the empty hole element by plasma processing.
도3은 빈 구멍 요소와 메틸기를 갖는 실리콘 산화막에 250 ℃의 플라즈마 처리를 실시한 경우의 비유전율의 시간 변화를 도시하는 도면.Fig. 3 is a diagram showing the time variation of the relative dielectric constant when plasma treatment at 250 ° C. is performed on a silicon oxide film having an empty hole element and a methyl group.
도4는 열처리 또는 플라즈마 처리한 경우의 빈 구멍 요소와 메틸기를 갖는 실리콘 산화막의 적외선 흡수 스펙트럼을 도시하는 도면.Fig. 4 is a diagram showing an infrared absorption spectrum of a silicon oxide film having a hollow hole element and a methyl group in the case of heat treatment or plasma treatment.
도5는 열처리 또는 플라즈마 처리한 경우의 빈 구멍 요소와 메틸기를 갖는 실리콘 산화막의 기계적 강도를 도시하는 도면.Fig. 5 shows the mechanical strength of a silicon oxide film having a hollow hole element and a methyl group in the case of heat treatment or plasma treatment.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11 : 반도체 기판11: semiconductor substrate
13 : 저유전율층간 절연막13: low dielectric constant interlayer insulating film
19 : 스퍼터 동막(Cu 매립 배선)19 sputter copper film (Cu buried wiring)
20 : 도금 동막(Cu 매립 배선)20: plated copper film (Cu buried wiring)
21 : 빈 구멍 요소21: hollow hole element
22 : 빈 구멍22: empty hole
본 발명에 관한 반도체 장치의 제조 방법은 반도체 기판 상에 빈 구멍 요소를 갖는 저유전율층간 절연막을 성막하는 성막 공정과, 플라즈마 처리에 의해 저유전율층간 절연막 내로부터 빈 구멍 요소를 제거하는 플라즈마 처리 공정을 갖는다. 본 발명의 그 밖의 특징은 이하에 설명하기로 한다.The method of manufacturing a semiconductor device according to the present invention includes a film forming step of forming a low dielectric constant interlayer insulating film having an empty hole element on a semiconductor substrate, and a plasma processing step of removing the empty hole element from the low dielectric constant interlayer insulating film by plasma treatment. Have Other features of the present invention will be described below.
(발명의 실시 형태)(Embodiment of the Invention)
도1은 본 발명의 실시 형태에 있어서의 반도체 장치의 제조 방법을 도시하는 도면이다. 우선, 도1(a)에 도시한 바와 같이, 반도체 기판(11) 상에 탄화 실리콘 또는 산화 실리콘으로 이루어지는 절연막(12)을 형성하고, 이 위에 빈 구멍 요소와 유기기를 갖는 실리콘 산화막으로 이루어지는 저유전율층간 절연막(13)을 스핀 도포법 또는 CVD(Chemical Vapor Deposition)법에 의해 형성한다. 여기서, 유기기로서 수소기, 메틸기 등의 알킬기 및 아릴기의 적어도 하나를 이용한다. 또, 이 유기기는 실리콘 산화막의 실리콘 원자와 결합하고 있다. 또한, 빈 구멍 요소로서 이 유기기 보다도 열 분해 온도가 낮은 유기물을 이용한다.BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the manufacturing method of the semiconductor device in embodiment of this invention. First, as shown in Fig. 1A, an insulating film 12 made of silicon carbide or silicon oxide is formed on a semiconductor substrate 11, and a low dielectric constant made of a silicon oxide film having an empty hole element and an organic group thereon. The interlayer insulating film 13 is formed by spin coating or chemical vapor deposition (CVD). Here, at least one of an alkyl group, such as a hydrogen group and a methyl group, and an aryl group is used as an organic group. This organic group is bonded to the silicon atom of the silicon oxide film. As the hollow hole element, an organic substance having a lower thermal decomposition temperature than this organic group is used.
다음에, 플라즈마 처리에 의해 저유전율층간 절연막(13) 내로부터 빈 구멍 요소를 제거한다. 이 플라즈마 처리는 수소 또는 수소를 포함하는 혼합 가스에 의한 플라즈마를 이용하고, 처리 온도 200 ℃ 내지 400 ℃, 압력 1 내지 10 Torr, 가스 유량 1 내지 5 slm, 주파수 13.56 ㎒, 전력 200 내지 500 W인 조건에서 수십초 내지 수분(바람직하게는 30초 내지 180초 정도) 행한다. 다만, 플라즈마 처리를 행하는 시간은 처리 대상의 절연막의 두께에 따라 변한다.Next, the empty hole element is removed from the low dielectric constant interlayer insulating film 13 by plasma processing. This plasma treatment uses plasma with hydrogen or a mixed gas containing hydrogen, and has a treatment temperature of 200 ° C. to 400 ° C., a pressure of 1 to 10 Torr, a gas flow rate of 1 to 5 slm, a frequency of 13.56 MHz, and a power of 200 to 500 W. Under conditions, several tens of seconds to several minutes (preferably about 30 to 180 seconds) are performed. However, the time for performing plasma processing changes with the thickness of the insulating film to be processed.
다음에, 도1(b)에 도시한 바와 같이, 저유전율층간 절연막(13) 상에 상층과의 접착성을 확보하기 위해 표면 처리에 의한 개질막 또는 접착 강화막(14)을 형성한다. 그리고, 이 위에 도포법 또는 CVD법에 의해 탄화 실리콘, 질화 실리콘 또는 실리콘 산화막으로 이루어지는 보호막(15)을 형성한다.Next, as shown in Fig. 1B, a modified film or an adhesion reinforcing film 14 by surface treatment is formed on the low dielectric constant interlayer insulating film 13 to secure the adhesiveness with the upper layer. Then, a protective film 15 made of silicon carbide, silicon nitride, or silicon oxide film is formed thereon by a coating method or a CVD method.
다음에, 도1(c)에 도시한 바와 같이, 포토리소그래피에 의해 소망하는 배선 패턴을 갖는 레지스트(16)를 형성한다. 그리고, 도1(d)에 도시한 바와 같이, 이 레지스트(16)를 마스크로 하여 부식성 가스의 플라즈마에 의한 이방성 에칭에 의해 보호막(15), 접착 강화막(14) 및 저유전율층간 절연막(13)을 에칭하고 배선 패턴 홈(17)을 형성한다. 또한, 남은 레지스트(16)는 제거한다.Next, as shown in Fig. 1C, a resist 16 having a desired wiring pattern is formed by photolithography. As shown in Fig. 1 (d), the protective film 15, the adhesion reinforcing film 14, and the low dielectric constant interlayer insulating film 13 are formed by anisotropic etching with a corrosive gas plasma using the resist 16 as a mask. ) Is etched and the wiring pattern groove 17 is formed. In addition, the remaining resist 16 is removed.
그리고, 도1(e)에 도시한 바와 같이, 탄탈막 또는 질화 탄탈막으로 이루어지는 배리어 메탈(18)을 스퍼터링 법에 의해 형성하고, 그 위에 얇은 스퍼터동막(19)을 형성하고, 또 그 위에 도금 동막(20)을 형성한다.As shown in Fig. 1 (e), a barrier metal 18 made of a tantalum film or a tantalum nitride film is formed by a sputtering method, a thin sputtered copper film 19 is formed thereon, and then plated thereon. The copper film 20 is formed.
다음에, 도1(f)에 도시한 바와 같이, 화학 기계 연마법에 의해 배선 패턴 홈(17) 내 이외의 배리어 메탈(18), 스퍼터 동막(19) 및 도금 동막(20)을 제거한다. 그리고, 이 배선 패턴 홈(17) 내에 남은 동막이 Cu 매립 배선이 된다. 이와 같은 공정을 순서대로 복수회 반복하여 적층 배선 구조를 형성한다.Next, as shown in Fig. 1 (f), the barrier metal 18, the sputtered copper film 19, and the plated copper film 20 other than the inside of the wiring pattern groove 17 are removed by a chemical mechanical polishing method. And the copper film remaining in this wiring pattern groove 17 becomes Cu embedding wiring. This process is repeated a plurality of times in order to form a laminated wiring structure.
이 플라즈마 처리에 의한 빈 구멍 요소의 제거의 개요를 도2에 도시한다. 여기서, 도1과 동일한 구성 요소는 동일한 번호를 붙이고, 설명은 생략한다. 도2(a)에 도시한 바와 같이, 빈 구멍 요소(21)를 갖는 저유전율층간 절연막(13)에 수소 또는 수소를 포함하는 혼합 가스에 의한 플라즈마를 이용한 플라즈마 처리를 행한다. 이 때, 플라즈마에 의해 발생한 활성 수소 H*가 저유전율층간 절연막(13) 내의 빈 구멍 요소(21)와 반응한다. 그리고, 빈 구멍 요소(21)는 분해 및 기화되어 제거된다. 이에 의해, 도2(b)에 도시한 바와 같이, 저유전율층간 절연막(13) 내에 빈 구멍(22)이 형성된다.The outline of the removal of the empty hole element by this plasma process is shown in FIG. Here, the same components as those in Fig. 1 are assigned the same numbers, and description is omitted. As shown in Fig. 2A, the low dielectric constant interlayer insulating film 13 having the hollow hole element 21 is subjected to plasma treatment using plasma using hydrogen or a mixed gas containing hydrogen. At this time, active hydrogen H * generated by the plasma reacts with the empty hole element 21 in the low dielectric constant interlayer insulating film 13. The hollow hole element 21 is then disassembled and vaporized and removed. As a result, as shown in Fig. 2 (b), the empty hole 22 is formed in the low dielectric constant interlayer insulating film 13.
다음에, 도3에 빈 구멍 요소와 메틸기를 갖는 실리콘 산화막에 250 ℃에서 플라즈마 처리한 경우의 비유전율의 시간 변화를 도시한다. 또한, 비교를 위해 종래와 같이 450 ℃에서 열처리한 경우도 도시한다. 이 도3에 도시한 바와 같이, 250 ℃에서 2분 이상 플라즈마 처리함으로써 450 ℃에서 열처리한 경우와 거의 동등한 비유전율을 얻을 수 있다. 따라서, 본 발명에 의해 저온에서도 효과적으로 빈 구멍 요소를 제거할 수 있다.Next, Fig. 3 shows the time variation of the relative dielectric constant when the silicon oxide film having a hollow hole element and a methyl group is subjected to plasma treatment at 250 ° C. In addition, it also shows the case of heat treatment at 450 ℃ as conventional for comparison. As shown in Fig. 3, by performing a plasma treatment at 250 DEG C for at least 2 minutes, it is possible to obtain a dielectric constant substantially equivalent to that obtained by heat treatment at 450 DEG C. As shown in Figs. Therefore, according to the present invention, it is possible to effectively remove the empty hole element even at low temperatures.
다음에, 도4에 열처리 또는 플라즈마 처리한 경우의 빈 구멍 요소와 메틸기를 갖는 실리콘 산화막의 적외선 흡수 스펙트럼을 도시한다. 여기서 (a) 내지 (d)는 각각 200 ℃에서 열처리, 450 ℃에서 열처리, 250 ℃에서 1분간 플라즈마 처리, 250 ℃에서 2분간 플라즈마 처리를 실시한 경우이다. 이 도4에 있어서, 2800 내지 3000 ㎝-1부근의 빈 구멍 요소의 피크가 250 ℃에서 플라즈마 처리한 경우에도, 450 ℃에서 열처리한 경우와 동등하게 감소하고 있다. 이 때문에 본 발명에 의해 저온에서도 효과적으로 빈 구멍 요소를 제거할 수 있는 것을 알 수 있다. 또한, 1230 ㎝-1부근의 Si-CH 및 1050 ㎝-1부근의 Si-O의 피크에 변화는 없으므로 플라즈마 처리에 의한 모재에의 손상은 없는 것을 알 수 있다.Next, Fig. 4 shows the infrared absorption spectrum of the silicon oxide film having a hollow hole element and a methyl group in the case of heat treatment or plasma treatment. (A) to (d) are the cases where the heat treatment is performed at 200 ° C., the heat treatment at 450 ° C., the plasma treatment at 250 ° C. for 1 minute, and the plasma treatment at 250 ° C. for 2 minutes, respectively. In Fig. 4, even when the peak of the hollow hole element near 2800 to 3000 cm -1 is plasma treated at 250 deg. C, the peak decreases as in the case of heat treatment at 450 deg. For this reason, it turns out that an empty hole element can be removed effectively even at low temperature by this invention. Moreover, since there is no change in the peaks of Si-CH of 1230 cm <-1> and Si-O of 1050 cm <-1> , it turns out that there is no damage to a base material by a plasma process.
다음에, 도5에 열처리 또는 플라즈마 처리한 경우의 빈 구멍 요소와 메틸기를 갖는 실리콘 산화막의 기계적 강도를 도시한다. 여기서, 도5(a)는 450 ℃에서 열처리한 경우를 1로 하여 규격화한 탄성율을 도시하고, 도5(b)는 마찬가지로 규격화한 경도를 도시한다. 이 도5에서, 450 ℃에서 열처리한 경우에 비해, 플라즈마 처리한 경우는 기계적 강도가 향상하였음을 알 수 있다. 이는 저온에서 플라즈마 처리를 함으로써 빈 구멍 요소가 빠질 때 모재 분자 구조에의 손상을 경감할 수 있기 때문이다.Next, Fig. 5 shows the mechanical strength of the silicon oxide film having a hollow hole element and a methyl group in the case of heat treatment or plasma treatment. Here, Fig. 5 (a) shows the modulus of elasticity normalized to 1 when heat-treated at 450 deg. C, and Fig. 5 (b) shows the hardness standardized as well. In FIG. 5, it can be seen that the mechanical strength is improved in the case of plasma treatment as compared with the case of heat treatment at 450 캜. This is because, by performing plasma treatment at low temperature, damage to the base material molecular structure can be reduced when the empty hole element is removed.
이상과 같이, 본 발명은 반도체 기판 상에 빈 구멍 요소를 갖는 저유전율층간 절연막을 성막하는 성막 공정과, 플라즈마 처리에 의해 저유전율층간 절연막 내로부터 빈 구멍 요소를 제거하는 플라즈마 처리 공정을 갖는다. 이에 의해, 저유전율층간 절연막 내의 빈 구멍 요소를 제거할 때 저온에서 빈 구멍 요소를 제거할수 있고, 모재 분자 구조에의 손상도 경감할 수 있다.As mentioned above, this invention has the film-forming process of forming the low dielectric constant interlayer insulation film which has an empty hole element on a semiconductor substrate, and the plasma processing process which removes an empty hole element from the low dielectric constant interlayer insulation film by plasma processing. As a result, when removing the empty hole element in the low dielectric constant interlayer insulating film, the empty hole element can be removed at a low temperature, and damage to the base material molecular structure can be reduced.
또한, 본 발명은 상기 저유전율층간 절연막 내에 Cu 매립 배선을 형성하는 배선 형성 공정과, 상기 성막 공정, 상기 플라즈마 처리 공정 및 상기 배선 형성 고정을 순서대로 복수회 반복하여 적층 배선 구조를 형성하는 공정을 또 갖는 경우에 유효하다. 이 경우, 본 발명에 의해 저온에서 빈 구멍 요소를 제거할 수 있기 때문에 Cu 매립 배선의 SIV(Stress Induced Void) 등의 신뢰성의 열화를 방지할 수 있다. 이 때, 플라즈마 처리 공정에 있어서의 처리 온도를 200 ℃ 내지 300 ℃로 하면 더욱 바람직하다.In addition, the present invention provides a wiring forming step of forming a Cu buried wiring in the low dielectric constant interlayer insulating film, and a step of forming a laminated wiring structure by repeating the film forming step, the plasma processing step, and the wiring formation fixing a plurality of times in order. Moreover, it is effective when it has. In this case, since the empty hole element can be removed at low temperature according to the present invention, deterioration of reliability such as stress induced void (SIV) of Cu buried wiring can be prevented. At this time, the treatment temperature in the plasma treatment step is more preferably 200 ° C to 300 ° C.
그리고, 플라즈마 처리 공정에 있어서, 수소 가스 또는 수소를 포함하는 혼합 가스에 의한 플라즈마를 이용하는 것이 바람직하다. 이에 의해, 플라즈마에 의해 발생한 활성 수소 H*에 의해 저유전율층간 절연막(13) 내의 빈 구멍 요소(21)를 분해 및 기화하고 제거할 수 있다.And in a plasma processing process, it is preferable to use the plasma by hydrogen gas or the mixed gas containing hydrogen. Thereby, the hollow hole element 21 in the low dielectric constant interlayer insulating film 13 can be decomposed, vaporized and removed by the active hydrogen H * generated by the plasma.
또한, 저유전율층간 절연막으로서 실리콘 원자와 결합한 유기기를 갖는 실리콘 산화막을 이용하고, 빈 구멍 요소로서 유기기 보다도 열 분해 온도가 낮은 유기물을 이용하는 것이 바람직하다. 이에 의해, 플라즈마 처리에 있어서, 저유전율층간 절연막의 모재인 실리콘 산화막의 유기기를 제거하는 일 없이 빈 구멍 요소를 제거할 수 있다. 그리고, 유기기로서 수소기, 알킬기 및 아릴기의 적어도 하나를 이용함으로써 모재인 실리콘 산화막의 유전율을 낮게 할 수 있다.In addition, it is preferable to use a silicon oxide film having an organic group bonded to a silicon atom as the low dielectric constant interlayer insulating film, and to use an organic material having a lower thermal decomposition temperature than the organic group as the hollow hole element. As a result, in the plasma treatment, the empty hole element can be removed without removing the organic group of the silicon oxide film as the base material of the low dielectric constant interlayer insulating film. By using at least one of a hydrogen group, an alkyl group and an aryl group as the organic group, the dielectric constant of the silicon oxide film as the base material can be lowered.
본 발명은 이상 설명한 바와 같이, 저유전율층간 절연막 내의 빈 구멍 요소를 제거할 때 저온에서 빈 구멍 요소를 제거할 수 있고, 모재 분자 구조에의 손상도 경감할 수 있다.As described above, when the empty hole element in the low dielectric constant interlayer insulating film is removed, the empty hole element can be removed at a low temperature, and damage to the base material molecular structure can be reduced.
Claims (6)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161278A JP2004363403A (en) | 2003-06-05 | 2003-06-05 | Method of manufacturing semiconductor device |
| JPJP-P-2003-00161278 | 2003-06-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040108599A true KR20040108599A (en) | 2004-12-24 |
Family
ID=34053776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040040592A KR20040108599A (en) | 2003-06-05 | 2004-06-04 | Manufacturing method of semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2004363403A (en) |
| KR (1) | KR20040108599A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4578816B2 (en) * | 2004-02-02 | 2010-11-10 | Ｏｋｉセミコンダクタ株式会社 | Semiconductor device and manufacturing method thereof |
| CN101310370A (en) | 2006-01-13 | 2008-11-19 | 东京毅力科创株式会社 | Method of forming porous film and computer-readable recording medium |
| JP4778018B2 (en) * | 2008-04-23 | 2011-09-21 | 富士通セミコンダクター株式会社 | Insulating film formation method |
-
2003
- 2003-06-05 JP JP2003161278A patent/JP2004363403A/en active Pending
-
2004
- 2004-06-04 KR KR1020040040592A patent/KR20040108599A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004363403A (en) | 2004-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090740B2 (en) | Integrated circuit manufacturing method and integrated circuit | |
| US6028015A (en) | Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption | |
| US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
| US6479380B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6114259A (en) | Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage | |
| KR19990082991A (en) | Method of fabricating semiconductor device | |
| JP2003504693A (en) | Photoresist removal process using forming gas plasma | |
| JPH05304213A (en) | Fabrication of semiconductor device | |
| KR20000017275A (en) | Semiconductor device and process for producing the same | |
| US6268274B1 (en) | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry | |
| JPH11176814A (en) | Manufacture of semiconductor device | |
| US6972252B1 (en) | Method of improving adhesion between two dielectric films | |
| JP2007324536A (en) | Interlayer insulation film, manufacturing method thereof, and semiconductor device | |
| US7220668B2 (en) | Method of patterning a porous dielectric material | |
| JP4578332B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20050153533A1 (en) | Semiconductor manufacturing method and semiconductor manufacturing apparatus | |
| TWI223430B (en) | Semiconductor device having multilevel copper wiring layers and its manufacture method | |
| US20020177329A1 (en) | Surface densification of low dielectric constant film | |
| US20040152336A1 (en) | Semiconductor device and its manufacturing method | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| US6554002B2 (en) | Method for removing etching residues | |
| KR20040108599A (en) | Manufacturing method of semiconductor device | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| KR20040084737A (en) | Manufacturing method for semiconductor apparatus | |
| JP7065741B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |