KR20040102244A - A method for designing thick film resistor - Google Patents

A method for designing thick film resistor Download PDF

Info

Publication number
KR20040102244A
KR20040102244A KR1020030033557A KR20030033557A KR20040102244A KR 20040102244 A KR20040102244 A KR 20040102244A KR 1020030033557 A KR1020030033557 A KR 1020030033557A KR 20030033557 A KR20030033557 A KR 20030033557A KR 20040102244 A KR20040102244 A KR 20040102244A
Authority
KR
South Korea
Prior art keywords
resistor
thick film
resistance value
design
film resistor
Prior art date
Application number
KR1020030033557A
Other languages
Korean (ko)
Inventor
문지원
Original Assignee
파츠닉(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파츠닉(주) filed Critical 파츠닉(주)
Priority to KR1020030033557A priority Critical patent/KR20040102244A/en
Publication of KR20040102244A publication Critical patent/KR20040102244A/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B31/00—Arrangements for the associated working of recording or reproducing apparatus with related apparatus
    • G11B31/02—Arrangements for the associated working of recording or reproducing apparatus with related apparatus with automatic musical instruments
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/034—Portable transmitters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
    • G11B2020/00057—MPEG-1 or MPEG-2 audio layer III [MP3]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PURPOSE: A method is provided to standardize designs and processes for the resistor and to realize an integrated system between the designs and actual processes by reflecting errors between the designs and actual processes on design formulas of the resistor. CONSTITUTION: Basic formulas for defining relations among the resistance value of a resistor, the size, the aspect ratio, and the resistivity of resistive paste are determined. A plurality of resistor patterns with different sizes are arbitrarily designed according to the basic formulas and the size and resistance value of each resistor pattern are stored(S10). A real resistor pattern with the same size as each arbitrarily designed resistor pattern is manufactured and fired(S20). A real resistance value is measured from the fired resistor pattern(S30). The deviation between the real resistance value and the designed resistance value is obtained and an error correcting coefficient is set according to the deviation(S40,S50). The error correcting coefficient is added to the basic formulas and a predetermined design formula of a thick film resistor is obtained by determining an operational relation(S60). A size of a desired thick film resistor is obtained by substituting parameters of the resistor for the design formulas and outputted(S70,S80,S90).

Description

후막 저항체 설계 방법{A method for designing thick film resistor}A method for designing thick film resistor

본 발명은 후막 저항체 설계방법에 관한 것으로, 보다 상세하게는 후막 저항체의 설계 및 공정에 소요되는 시간을 단축하고 생산성을 획기적으로 향상시킬 수 있는 후막 저항체 설계방법에 관한 것이다.The present invention relates to a thick film resistor design method, and more particularly, to a thick film resistor design method that can shorten the time required to design and process the thick film resistor and significantly improve productivity.

일반적으로, 집적회로칩(Integrated Chip; "IC") 등에 사용되는 후막 저항체는 기판상에 후막 저항 페이스트(paste)를 코팅한 후 소성하여 형성시키게 된다.In general, a thick film resistor used in an integrated chip (“IC”) or the like is formed by coating a thick film resistor paste on a substrate and then baking it.

이러한 후막 저항체를 제조하는 공정에 대해 상세하게 설명하면 다음과 같다.The process of manufacturing such a thick film resistor is described in detail as follows.

먼저, 1) 후막 저항체의 크기(Dimension)를 설계하고, 2) 이 설계된 크기대로 기판 상에 저항 페이스트를 프린팅한 다음, 3) 프린팅된 저항 페이스를 건조시키고, 4) 열을 가하여 후막 저항체를 소성한 다음, 5) 소성이 완료된 후막 저항체의 저항값을 측정한다.First, 1) design the thickness of the thick film resistor, 2) print the resist paste on the substrate according to the designed size, 3) dry the printed resist face, and 4) apply heat to fire the thick film resistor. 5) Then, the resistance value of the thick film resistor after sintering is measured.

이때, 후막 저항체의 설계를 위해 사용되는 기본공식은 하기의 수학식 1에 도시된 바와 같다.At this time, the basic formula used for the design of the thick film resistor is as shown in Equation 1 below.

[수학식 1][Equation 1]

여기서, "R"은 저항체의 저항값(Resistance), "ρ"는 저항 페이스트의 고유 저항값(Sheet resitivity of resistir paste), "L"은 저항체의 길이(Length), "W"는 저항체의 폭(Width), "n"은 저항체의 가로/세로비(Aspect ratio), "T"는 저항체의 표준 두께(Standard thickness)이다.Where "R" is resistance of resistor, "ρ" is resistance of resist paste (Sheet resitivity of resistir paste), "L" is length of resistor, "W" is width of resistor (Width), "n" is the aspect ratio of the resistor, "T" is the standard thickness of the resistor (Width).

상기 수학식 1에서, 후막 저항체에 대한 소망하는 설계치의 저항값(R)을 정한 다음, 저항체의 가로/세로비(n)를 정해서 이 가로/세로비(n)를 근거로 저항체의 길이(L)와 폭(W)을 구해서 후막 저항체의 설계 크기를 정한다(도 1 참조).In Equation 1, the resistance value R of the desired design value for the thick film resistor is determined, and then the width / vertical ratio n of the resistor is determined, and the length of the resistor L is determined based on the width / vertical ratio n. ) And the width (W) to determine the design size of the thick film resistor (see Fig. 1).

그런데, 상기한 바와 같은 종래의 방법으로, 후막 저항체를 설계하는 경우, 저항 페이스트 재질(Material)의 고유 특성인 사이즈 이펙트(Size Effect)와 저항체 크기에 따른 설계 오차와 공정 오차 즉, 5M-1JPE 계수(Coefficient)를 반영하지 못하여 공정의 표준화를 이루기 어렵다.However, in the conventional method as described above, when designing a thick film resistor, a design error and a process error according to the size effect and the resistor size, which are inherent characteristics of the resistor paste material, that is, 5M-1JPE coefficient It is difficult to standardize the process because it does not reflect (Coefficient).

참고적으로, 상기 5M-1JPE 계수에서, 5M은 - 사람(Man)·기계(Machine)·재질(Material)· 방법(Method)· 측정(Measurement) - 을 각각 나타내고, J는 지그(Jig)를, P는 파트(Part)를, E는 환경(Environment)을 각각 나타낸다.For reference, in the 5M-1JPE coefficient, 5M represents Man, Machine, Material, Method, Measurement, respectively, and J represents Jig. , P stands for Part, and E stands for Environment.

이와 같이 종래의 후막 저항체 설계방법으로는, 후막 저항체의 공정 표준화를 이루지 못함에 따라, 목적하는 저항값의 후막 저항체를 설계하는데 장시간이 소요되고 생산성이 낮아지며 이로 인해 원재료와 노무 비용이 증대하는 문제점이 있었다.As described above, the conventional thick film resistor design method fails to standardize the thick film resistor, and thus, it takes a long time to design a thick film resistor having a desired resistance value and lowers productivity, thereby increasing raw materials and labor costs. there was.

이에 본 발명은 상기와 같은 종래 기술의 문제점을 해소하기 위해 안출한 것으로, 설계 및 실제 공정간의 오차값을 구해 이를 후막 저항체의 설계 공식에 반영함으로써 후막 저항체의 공정 표준화를 이룰 수 있는 후막 저항체 설계방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention has been made to solve the problems of the prior art as described above, by obtaining the error value between the design and the actual process and reflecting it in the design formula of the thick film resistor, the thick film resistor design method that can achieve the process standardization of the thick film resistor The purpose is to provide.

도 1은 일반적인 후막 저항체를 도시한 개략도,1 is a schematic view showing a general thick film resistor;

도 2는 본 발명을 수행하기 위한 하드웨어의 개략적인 블록구성도,2 is a schematic block diagram of hardware for carrying out the present invention;

도 3은 본 발명의 동작과정을 설명하기 위한 플로우챠트,3 is a flowchart illustrating the operation of the present invention;

도 4는 각기 다른 크기로 설계한 복수의 저항체 패턴을 각기 다른 소성장비로 소성하여 측정한 저항값 및 이 측정된 저항값과 설계치의 저항값 간의 편차에 대한 실험결과를 그래프로 예시한 도면.FIG. 4 is a graph illustrating test results of resistance values measured by firing a plurality of resistor patterns designed with different sizes with different firing equipment and deviations between the measured resistance values and the resistance values of design values.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 입력부 20: 연산부10: input unit 20: calculation unit

30: 출력부 40: 기억부30: output unit 40: storage unit

상기 목적을 달성하기 위한 본 발명에 따른 후막 저항체 설계방법은, 저항체의 저항값과 그 크기와 그 가로/세로비와 저항 페이스트의 고유 저항값 간의 관계를 정의하는 기본공식을 설정하는 스텝과, 상기 기본공식에 따라 서로 다른 크기를 갖는 복수의 저항체 패턴을 임의 설계하여 각각의 설계된 크기 및 저항값을 저장하는 스텝과, 상기 임의 설계된 각 저항체 패턴의 크기대로 실제 저항체 패턴을 제작하여 소성하는 스텝과, 각각의 소성된 저항체 패턴에 대한 실제 저항값을 측정하는 스텝과, 상기 측정된 실제 저항값과 설계 저항값을 비교하여 그 편차를 구하고 이 구해진 편차에 의해 오차보정 계수를 설정하는 스텝과, 상기 기본공식에 상기 오차보정 계수를 추가하고 그 연산관계를 정하여 후막 저항체 설계 공식을 구하는 스텝과, 소망하는 저항체에 대한 파라미터를 상기 설계 공식에 대입하여 저항체의 크기를 구하고 이를 출력하는 스텝을 포함하여 이루어진 것을 특징으로 한다.The thick film resistor design method according to the present invention for achieving the above object comprises the steps of setting a basic formula defining the resistance value of the resistor and its size and the relationship between the width / height ratio and the resistivity of the resist paste; Randomly designing a plurality of resistor patterns having different sizes according to the basic formula, storing the designed sizes and resistance values, and manufacturing and firing actual resistor patterns according to the sizes of the randomly designed resistor patterns; A step of measuring an actual resistance value for each fired resistor pattern, comparing the measured actual resistance value with a design resistance value, obtaining a deviation, and setting an error correction coefficient based on the obtained deviation; Calculating the thick film resistor design formula by adding the error correction coefficient to the formula and defining the arithmetic relations; And the step of obtaining the size of the resistor and outputting the same by substituting the parameters for the antibody into the design formula.

이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명을 수행하기 위한 하드웨어의 개략적인 블록구성도로서, 동도면을 참조하면 알 수 있듯이, 본 발명을 수행하기 위한 하드웨어는, 입력부(10)와 연산부(20)와 출력부(30) 및 기억부(40) 등으로 구성될 수 있다.FIG. 2 is a schematic block diagram of hardware for carrying out the present invention. As can be seen from the drawings, the hardware for carrying out the present invention includes an input unit 10, an operation unit 20, and an output unit 30. ) And the storage unit 40 or the like.

상기 입력부(10)는 후막 저항체를 설계하기 위한 파라미터(Parameter)를 입력하기 위한 것으로, 사용자 또는 상위의 컴퓨터 장치 등에서 후막 저항체를 설계하기 위한 파라미터를 입력할 수 있는 것이라면 현재까지 개발된 어떤 형태의 입력장치도 사용이 가능하다. 예컨대, 키보드 또는 네트워크 어뎁터 등이 이용될 수 있다.The input unit 10 is for inputting a parameter for designing a thick film resistor, and if a user or a higher level computer device can input a parameter for designing a thick film resistor, any type of input developed to date. Devices can also be used. For example, a keyboard or a network adapter may be used.

상기 연산부(20)는 입력부(10)를 통해 입력되는 각종의 파라미터에 의해 연산을 수행하여 후막 저항체를 설계하여 이를 출력부(30)를 통해 출력함과 더불어 기억부(40)에 기억한다.The calculation unit 20 performs calculation by various parameters input through the input unit 10, designs a thick film resistor, outputs it through the output unit 30, and stores the same in the storage unit 40.

상기 출력부(30)는 연산부(20)에 의해 연산된 결과를 출력하는 것으로, 데이터를 사용자가 알 수 있는 형태로 출력할 수 있는 장치라면 현재까지 개발된 어떤 장치라도 사용이 가능하다. 예컨대, 연산 결과를 디스플레이하는 모니터, 연산 결과를 인쇄 출력하는 프린터, 연산 결과를 타 컴퓨터 장치 등으로 전송하는 네트워크 어뎁터 등이 이용될 수 있다.The output unit 30 outputs the result calculated by the operation unit 20, and any device developed to date can be used as long as the device can output data in a form known to the user. For example, a monitor that displays arithmetic results, a printer that prints arithmetic results, and a network adapter that transmits arithmetic results to other computer devices may be used.

상기 기억부(40)는 연산부(20)의 연산에 필요한 각종의 공식, 데이터 등을 저장함과 더불어 연산부(20)에서 연산 처리하는 과정 또는 연산 결과에 의해 발생하는 각종의 데이터를 일시 또는 영구적으로 저장한다.The storage unit 40 stores various formulas, data, and the like necessary for the calculation of the calculation unit 20, and temporarily or permanently stores various data generated by a calculation process or a calculation result in the calculation unit 20. do.

이제 상기와 같이 구성된 하드웨어를 통해 수행되는 본 발명의 동작예를 첨부된 도면을 참조하여 설명하기로 한다.An operation example of the present invention performed through the hardware configured as described above will now be described with reference to the accompanying drawings.

우선, 설계자는 저항체의 저항값과 그 크기와 그 가로/세로비와 저항 페이스트의 고유 저항값 간의 관계를 정의하는 기본공식을 정하는데, 이 기본공식으로는 상기한 수학식 1이 사용된다.First, the designer defines a basic formula that defines the resistance value of the resistor and its size and the relationship between the width / length ratio and the intrinsic resistance value of the resistor paste. Equation 1 is used as the basic formula.

설계자는, 상기 수학식 1의 기본공식에 따라 저항 페이스트 업체에서 기준으로 하는 가로/세로비(n)가 1인 패턴을 포함하는 서로 다른 크기(Dimension)의 저항체 패턴을 복수개 설계하여 이 설계된 복수개의 저항체에 대한 크기 및 저항값(R)을 라이브러리(Library) 패턴 데이터로서 입력부(10)를 통해 기억부(40)에 입력하여 저장시킨다(S10).According to the basic formula of Equation 1, the designer designs a plurality of resistor patterns having different dimensions including a pattern having a horizontal / vertical ratio n of 1 based on a resistor paste company. The size and resistance value R of the resistor is input to the storage unit 40 through the input unit 10 and stored as library pattern data (S10).

이에 대한 변형예로서, 설계자가 임의로 정한 복수개의 저항체 패턴에 대한 길이(L)와 폭(W)을 입력부(10)로 입력하면, 연산부(20)가 기억부(40)에 미리 기억되어 있는 상기한 수학식 1의 기본공식에 의해 연산을 수행하여 입력된 각 저항체 패턴에 해당하는 저항값(R)을 산출해서 이를 라이브러리 패턴 데이터로서 기억부(40)에 저장함과 더불어 출력부(30)를 통해 출력하도록 할 수도 있다.As a modification of this, when the length L and the width W for the plurality of resistor patterns arbitrarily determined by the designer are input to the input unit 10, the calculation unit 20 is stored in advance in the storage unit 40. By calculating the resistance value (R) corresponding to each resistor pattern input by performing the operation by the basic formula of Equation 1, and storing it in the storage unit 40 as library pattern data, and through the output unit 30 You can also output it.

참고적으로, 가로/세로비(n)가 1인 저항체 패턴은 이론적으로 해당 저항 페이스트 업체에서 명시한 고유 저항값을 얻을 수 있으므로(예컨대, Dupont 10K??/Sq. 의 경우에 L*W=1.25*1.25(Aspect ratio(n)=1)이고 건조 두께 25㎛에서 소성 공정 조건이 적절한 경우 고유 저항값인 10K±10%Ω/Sq. 의 저항을 얻을 수 있음), 실제 저항체 패턴의 저항값 과의 편차를 보다 명확하게 나타낼 수 있는 기준값이 된다.For reference, a resistor pattern with a horizontal / vertical ratio (n) of 1 would theoretically yield the intrinsic resistance values specified by the resistor paste manufacturer (eg, L * W = 1.25 for Dupont 10K ?? / Sq.). * 1.25 (Aspect ratio (n) = 1) and at a drying thickness of 25 µm, if the firing process conditions are appropriate, a resistivity of 10K ± 10% Ω / Sq. It becomes a reference value which can express the deviation of more clearly.

다음, 설계자는 상기 스텝(S10)에서 설계된 복수의 저항체 패턴을 실제 제작하여 소성한 다음(S20), 소성된 각 저항체 패턴의 실제 저항값을 테스트장비를 이용해 측정하여 이를 입력부(10)를 통해 기억부(40)에 입력한다(S30).Next, the designer actually manufactures and fires a plurality of resistor patterns designed in step S10 (S20), and then measures actual resistance values of each of the fired resistor patterns using test equipment and stores them through the input unit 10. Input to the unit 40 (S30).

연산부(30)는 상기 입력부(10)로부터 입력된 실측 저항값을 기억부(40)에 기억함과 더불어, 기억부(40)에 기억되어 있는 설계치의 저항값을 읽어들여 이 설계치의 저항값과 그에 해당하는 실측 저항값을 비교하여 각 저항체 패턴별 저항값의 편차를 산출한다(S40).The calculation unit 30 stores the actual resistance value input from the input unit 10 in the storage unit 40, reads the resistance value of the design value stored in the storage unit 40, and then the resistance value of the design value and the value thereof. The deviation of the resistance value for each resistor pattern is calculated by comparing the corresponding actual resistance value (S40).

상기 스텝(S40)에서 산출된 각 저항체 패턴별 저항값의 편차는 연산부(20)에 의해 5M-1JPE 계수(이하, "오차보정 계수" 라 함)로 설정되어 기억부(40)에 기억됨과 더불어 출력부(30)를 통해 출력된다(S50).The deviation of the resistance value for each resistor pattern calculated in the step S40 is set by the calculation unit 20 to a 5M-1JPE coefficient (hereinafter referred to as an "error correction coefficient") and stored in the storage unit 40. It is output through the output unit 30 (S50).

참고적으로, 도 4에는, 각기 다른 크기로 설계한 복수의 저항체 패턴을 각기다른 소성장비(EM-1∼EM-4)로 소성한 다음 측정한 저항값의 그래프(G1)와, 그 측정된 저항값을 설계치의 저항값과 비교하여 산출한 편차값의 그래프(G2)를 나타내었다. 예컨대, 도 4에서, 길이(L) * 폭(W)이 1.25 * 1.25인 저항체 패턴의 경우 설계치 대비 20 % 정도의 편차가 발생함을 알 수 있고, 이 때의 편차가 오차보정 계수가 4된다.For reference, FIG. 4 is a graph G1 of resistance values measured after firing a plurality of resistor patterns designed with different sizes by different firing equipment EM-1 to EM-4, and the measured values. The graph G2 of the deviation value calculated by comparing the resistance value with the resistance value of the design value is shown. For example, in FIG. 4, in the case of the resistor pattern having a length L * width W of 1.25 * 1.25, it can be seen that a deviation of about 20% occurs from the design value, and the deviation at this time has an error correction coefficient of 4. .

다음, 연산부(20)는 상기 스텝(S40)에서 설정된 오차보정 계수를 상기한 수학식 1의 기본공식에 추가하여 하기의 수학식 2(이하, "후막 저항체 설계 공식" 라 함)을 구해 이를 기억부(40)에 기억시킴과 더불어 출력부(30)를 통해 출력한다(S60).Next, the calculating unit 20 adds the error correction coefficient set in the step S40 to the basic formula of Equation 1 to obtain the following Equation 2 (hereinafter, referred to as "thick film resistor design formula") and stores it. The memory is stored in the unit 40 and output through the output unit 30 (S60).

[수학식 2][Equation 2]

여기서, "R"은 저항체의 저항값, "ρ"는 저항 페이스트의 고유 저항값, "L"은 저항체의 길이, "W"는 저항체의 폭, "n"은 저항체의 가로/세로비, "T"는 저항체의 표준 두께, "α"는 오차보정 계수이다.Where "R" is the resistance of the resistor, "ρ" is the resistivity of the resist paste, "L" is the length of the resistor, "W" is the width of the resistor, "n" is the width / vertical ratio of the resistor, " T "is the standard thickness of the resistor, and" α "is the error correction coefficient.

이제, 설계자가 소망하는 후막 저항체의 저항값(R)을 선택하여 입력하면, 연산부(20)는 상기 입력된 후막 저항체의 저항값(R)을 후막 저항체 설계 공식(수학식 2)에 대입하여(S80), 설계자가 소망하는 후막 저항체의 저항값(R)을 만족할 수 있는 후막 저항체의 가로/세로비(n), 길이(L), 폭(W) 등의 크기 값을 산출하고 이를 기억부(40)에 라이브러리 패턴으로 기억시킴과 더불어 출력부(30)를 통해출력한다(S90). 참고적으로, 후막 저항체의 두께(T) 값은 미리 설정된 표준값으로 정해진다.Now, when the designer selects and inputs the desired resistance R of the thick film resistor, the calculation unit 20 substitutes the resistance R of the input thick film resistor into the thick film resistor design formula (Equation 2) ( S80), the designer calculates size values such as the width / vertical ratio (n), length (L), and width (W) of the thick film resistor that can satisfy the desired resistance value (R) of the thick film resistor. The library 40 is stored in the library pattern and output through the output unit 30 (S90). For reference, the thickness T value of the thick film resistor is determined as a preset standard value.

이때, 출력부(30)를 통해 출력되는 후막 저항체의 가로/세로비(n), 길이(L), 폭(W) 등의 크기 값은 오차 보정 계수(α)에 의해 편차 값이 반영되어 설계된 값이므로, 실제 제조 공정에서 소망하는 저항값과 정확하게 일치하는 후막 저항체를 얻을 수 있다.At this time, the size values such as the width / length ratio (n), the length (L), and the width (W) of the thick film resistor output through the output unit 30 are designed by reflecting the deviation value by the error correction coefficient (α). Since it is a value, a thick-film resistor that exactly matches the desired resistance value in the actual manufacturing process can be obtained.

상술한 바와 같이 본 발명은, 설계 및 실제 공정간의 오차값을 구해 이를 후막 저항체의 설계 공식에 반영함으로써, 후막 저항체의 설계 및 공정의 표준화를 이룰 수 있고 이를 통해 설계와 실제 공정 간의 통합 시스템 운용이 가능하다.As described above, the present invention obtains the error value between the design and the actual process and reflects it in the design formula of the thick film resistor, thereby achieving the standardization of the design and the process of the thick film resistor. It is possible.

따라서, 본 발명을 이용하면, 후막 저항체의 설계 및 공정에 소요되는 시간을 단축하고 소성 완료된 후막 저항체에 대한 평가시간을 단축할 수 있어 노무비의 절감과 획기적인 생산성 향상을 도모할 수 있으며 원자재의 불필요한 소모를 줄일 수 있어 원가를 대폭적으로 절감할 수 있다.Therefore, by using the present invention, it is possible to shorten the time required for the design and processing of the thick film resistor and to shorten the evaluation time for the finished thick film resistor, thereby reducing labor costs and dramatically improving productivity, and unnecessary consumption of raw materials. The cost can be greatly reduced by reducing the cost.

Claims (4)

후막 저항체 설계방법에 있어서,In the thick film resistor design method, 저항체의 저항값과 그 크기와 그 가로/세로비와 저항 페이스트의 고유 저항값 간의 관계를 정의하는 기본공식을 설정하는 스텝과,Setting a basic formula defining the resistance value of the resistor and its magnitude and the relationship between the width / length ratio and the intrinsic resistance value of the resistor paste; 상기 기본공식에 따라 서로 다른 크기를 갖는 복수의 저항체 패턴을 임의 설계하여 각각의 설계된 크기 및 저항값을 저장하는 스텝과,Designing a plurality of resistor patterns having different sizes according to the basic formula and storing the designed sizes and resistance values, respectively; 상기 임의 설계된 각 저항체 패턴의 크기대로 실제 저항체 패턴을 제작하여 소성하는 스텝과,Producing and firing an actual resistor pattern according to the size of each randomly designed resistor pattern; 각각의 소성된 저항체 패턴에 대한 실제 저항값을 측정하는 스텝과,Measuring the actual resistance value for each fired resistor pattern; 상기 측정된 실제 저항값과 설계 저항값을 비교하여 그 편차를 구하고 이 구해진 편차에 의해 오차보정 계수를 설정하는 스텝과,Comparing the measured actual resistance value with the design resistance value to obtain a deviation, and setting an error correction coefficient based on the obtained deviation; 상기 기본공식에 상기 오차보정 계수를 추가하고 그 연산관계를 정하여 후막 저항체 설계 공식을 구하는 스텝과,Obtaining a thick film resistor design formula by adding the error correction coefficient to the basic formula and determining the operation relationship thereof; 소망하는 저항체에 대한 파라미터를 상기 설계 공식에 대입하여 저항체의 크기를 구하고 이를 출력하는 스텝을 포함하여 이루어진 것을 특징으로 하는 후막 저항체 설계 방법.And substituting the parameters for the desired resistor into the design formula to obtain the size of the resistor and output the same. 제 1 항에 있어서, 상기 후막 저항체 설계 공식은,According to claim 1, wherein the thick film resistor design formula, 인 것을 특징으로 하는 후막 저항체 설계 방법.Thick film resistor design method characterized in that. 단, "R"은 저항체의 저항값, "ρ"는 저항 페이스트의 고유 저항값, "L"은 저항체의 길이, "W"는 저항체의 폭, "n"은 저항체의 가로/세로비, "T"는 저항체의 표준 두께, "α"는 오차보정 계수이다.Where "R" is the resistance of the resistor, "ρ" is the resistivity of the resist paste, "L" is the length of the resistor, "W" is the width of the resistor, "n" is the width / vertical ratio of the resistor, T "is the standard thickness of the resistor, and" α "is the error correction coefficient. 제 2 항에 있어서, 상기의 후막 저항체 설계 공식에, 입력 파라미터로서 소망하는 저항체의 저항값(R)을 대입하여 가로/세로비(n)와 저항체의 길이(L)와 폭(W) 등의 저항체 크기를 구하는 것을 특징으로 하는 후막 저항체 설계방법.3. The thick film resistor design formula according to claim 2, wherein the resistance value R of the desired resistor is substituted as an input parameter, and the width / length ratio n, the length L and the width W of the resistor, and the like. A thick film resistor design method, characterized in that the resistor size is obtained. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 임의 설계되는 복수의 저항체 패턴은, 가로/세로비가 1 인 패턴을 적어도 하나 포함하는 것을 특징으로 하는 후막 저항체 설계방법.The thick film resistor design method according to any one of claims 1 to 3, wherein the plurality of resistor patterns arbitrarily designed include at least one pattern having a horizontal / vertical ratio of one.
KR1020030033557A 2003-05-27 2003-05-27 A method for designing thick film resistor KR20040102244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030033557A KR20040102244A (en) 2003-05-27 2003-05-27 A method for designing thick film resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030033557A KR20040102244A (en) 2003-05-27 2003-05-27 A method for designing thick film resistor

Publications (1)

Publication Number Publication Date
KR20040102244A true KR20040102244A (en) 2004-12-04

Family

ID=37378563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030033557A KR20040102244A (en) 2003-05-27 2003-05-27 A method for designing thick film resistor

Country Status (1)

Country Link
KR (1) KR20040102244A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117787189A (en) * 2024-02-28 2024-03-29 中国电子科技集团公司第二十九研究所 Curve conformal resistance value correction method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117787189A (en) * 2024-02-28 2024-03-29 中国电子科技集团公司第二十九研究所 Curve conformal resistance value correction method
CN117787189B (en) * 2024-02-28 2024-05-14 中国电子科技集团公司第二十九研究所 Curve conformal resistance value correction method

Similar Documents

Publication Publication Date Title
US5993043A (en) Lithography processing apparatus for manufacturing semiconductor devices
CN113056742B (en) Design support device, design support method, and machine learning device
JP2002539644A (en) Correction model and positioning simulator device, and method of manufacturing printed circuit board
JP4272624B2 (en) Evaluation and optimization for measuring devices
US8355808B2 (en) Server device of group management system having function of performing fault detection and program
US20060173667A1 (en) Simulation device for integrated circuit
KR20040102244A (en) A method for designing thick film resistor
WO2000039535A9 (en) Method and apparatus for calibrating analog sensor measurement
US8079012B2 (en) Method for acquiring basic characteristic of simultaneous switching noise in method for estimating simultaneous switching noise on semiconductor device
CN116611380A (en) Resistance value calculation method
TWI535238B (en) Modem and method of adusting power
JP6752661B2 (en) Processing equipment, inspection systems and processing programs
KR20150017160A (en) Thickness measurement device and method for measuring the same
TWI721532B (en) Device and method for diagnosing fault of circuit board
CN116070476A (en) Method and system for simulating reliability of welding spots of electronic components
TW202136899A (en) Systems and methods for metrology optimization based on metrology landscapes
TWI733030B (en) Reliability simplified model establishment method and system applied to the design stage of mechanical equipment
TWI484142B (en) A multi-sensing element correction system, a correction method and a recording medium
CN1164998C (en) Method for judging failure percentage and choosing optimal pre-processing period
CN115164803B (en) Method for rapidly calculating copper thickness of PCB (printed circuit board)
CN111609778B (en) Method and device for checking machining precision
JP7378310B2 (en) Shape measurement system, shape measurement method and program
JP4222159B2 (en) Design support method and design support system
KR100613821B1 (en) Assessment and optimization for metrology instrument
CN112556653A (en) Measurement method, electronic device, and computer-readable storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application