KR20040079500A - Method Of Forming Window-Slit Of A Printed Circuit Board - Google Patents

Method Of Forming Window-Slit Of A Printed Circuit Board Download PDF

Info

Publication number
KR20040079500A
KR20040079500A KR1020030014367A KR20030014367A KR20040079500A KR 20040079500 A KR20040079500 A KR 20040079500A KR 1020030014367 A KR1020030014367 A KR 1020030014367A KR 20030014367 A KR20030014367 A KR 20030014367A KR 20040079500 A KR20040079500 A KR 20040079500A
Authority
KR
South Korea
Prior art keywords
slit
circuit board
printed circuit
window slit
window
Prior art date
Application number
KR1020030014367A
Other languages
Korean (ko)
Other versions
KR100522744B1 (en
Inventor
위경태
문혁수
강병언
이종걸
서준모
Original Assignee
엘지전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전선 주식회사 filed Critical 엘지전선 주식회사
Priority to KR20030014367A priority Critical patent/KR100522744B1/en
Publication of KR20040079500A publication Critical patent/KR20040079500A/en
Application granted granted Critical
Publication of KR100522744B1 publication Critical patent/KR100522744B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array

Abstract

PURPOSE: A method for forming a window slit of a PCB is provided to prevent cracks such as a tie bar burr and a glass fiber burr by adding a punching process to conventional processes. CONSTITUTION: A PCB including a plurality of solder ball pads is prepared(S1000). A plurality of tie bars connected to a power line through a bond pad are plated in parallel among each group of the solder ball pads(S2000). A window slit is formed by performing a punching process along the power line(S3000). A finishing process is performed by shaving a cut side of the window slit(S4000).

Description

인쇄회로기판의 윈도우슬릿 형성방법{Method Of Forming Window-Slit Of A Printed Circuit Board}Method of Forming Window Slit of Printed Circuit Board {Method Of Forming Window-Slit Of A Printed Circuit Board}

본 발명은 반도체 패키지용 인쇄회로기판의 상부에 윈도우슬릿(Window Slit)을 형성할 때 슬릿주변에 발생되는 버(Burr)를 방지할 수 있는 방법에 관한 것으로, 보다 상세하게는 리드프레임방식의 스템핑공정에서 쓰이는 펀칭단계를 이용하여 인쇄회로기판 상에 윈도우슬릿을 형성한 후 펀칭면을 셰이빙하여 윈도우슬릿 주변의 버와 같은 크랙을 최소화 할 수 있는 인쇄회로기판의 윈도우슬릿 형성방법에 관한 것이다.The present invention relates to a method for preventing burrs generated around the slit when forming a window slit on the printed circuit board for a semiconductor package, and more particularly, a stem of a lead frame method. The present invention relates to a method of forming a window slit on a printed circuit board which can minimize cracks such as burrs around the window slit by shaping the punching surface after forming a window slit on the printed circuit board using a punching step used in the ping process.

최근 들어 전자산업의 경박 단소화에 따라 기존의 반도체 패키지 공정과는 달리 반도체의 고집적화가 요구되게 되었고, 따라서 반도체 패키지 기술 또한 CSP(Chip Scale Package)공정과 같이 높은 신뢰성을 구현할 수 있는 공정이 요구되었다.In recent years, due to the light and short size of the electronics industry, high integration of semiconductors is required, unlike conventional semiconductor package processes. Therefore, semiconductor package technology also requires a process that can realize high reliability, such as a chip scale package (CSP) process. .

이중 보드와 반도체간의 인터컨넥션(Interconnection)과, 솔더볼(Solder Ball)을 이용한 BGA(Ball Grid Array)타입이 그 관심 대상이 되고 있으며, 기판 하부에서 와이어 본딩(Wire Bonding) 공정을 수행하는 wBGA(window Ball Grid Array) 타입이 개발되고 있다.Interconnection between double boards and semiconductors, and Ball Grid Array (BGA) types using solder balls are of interest, and wBGA (windowing) that performs a wire bonding process under the substrate. Ball Grid Array) type is being developed.

상기에서 wBGA(window Ball Grid Array) 타입의 반도체 패키지 공정이 수행되기 위해서는 다이와 기판 사이의 전기적 접촉이 가능한 윈도우슬릿(Window Silt)가공이 공정 상 선결되어야 하며, 본 발명에서는 슬릿 가공의 주요 방법 중 하나인 펀칭(Punching)공정을 이용한 슬릿 주변의 크랙(Crack)을 방지할 수 있는 기술에 관하여 제시하고자 한다.In order to perform the wBGA (window ball grid array) type semiconductor package process, window silt processing in which electrical contact between the die and the substrate is possible should be performed in advance, and in the present invention, one of the main methods of slit processing This paper proposes a technique for preventing cracks around the slit using a punching process.

도 1은 인쇄회로기판 및 라우팅공정을 통하여 형성된 인쇄회로기판의 윈도우슬릿을 도시한 평면도이며, 도 2는 도 1의 A선에 따른 부분확대도이다.1 is a plan view illustrating a window slit of a printed circuit board formed through a printed circuit board and a routing process, and FIG. 2 is a partially enlarged view taken along line A of FIG. 1.

도 1에 도시된 바와 같이, 윈도우슬릿(3) 형성 전의 인쇄회로기판(1)의 상부에는 상호간 전기적으로 연결되게 도금된 본드패드(1b), 전원선(1d) 및 타이바(1c)가 각각 형성되어 이루어져 있다. 이 후 상기 인쇄회로기판(1)의 전원선(1d)을 따라 펀칭하여 윈도우슬릿(3)을 형성하였다.As shown in FIG. 1, the bond pads 1b, power lines 1d, and tie bars 1c, which are plated to be electrically connected to each other, are respectively formed on the upper portion of the printed circuit board 1 before the window slit 3 is formed. It is formed. Thereafter, the window slit 3 was formed by punching along the power line 1d of the printed circuit board 1.

상기는 종래의 라우팅공정을 사용하여 에치백(Etch-Back)공정과 함께 작은 크기의 기판에 슬릿을 형성하는 방법이다.The above method is a method of forming a slit in a small sized substrate together with an etch-back process using a conventional routing process.

이러한 에치백공정을 이용한 라우팅공정은 윈도우슬릿 형성 전 전기적 연결선인 타이바를 제거하는 공정과, 슬릿이 형성될 위치에 라우터 비트(Router Bit)가 들어갈 홀을 파는 드릴링(Drilling) 공정과, 마지막으로 라우터비트로 슬릿(3)을 따는 공정으로 진행된다.Routing process using the etch back process is to remove the tie bar, which is an electrical connection line before forming the window slit, a drilling process to dig a hole into which the router bit is to be formed, and finally, a router. The process proceeds to picking the slit 3 with a bit.

이 때 에치백 공정(Etch-Back)은 타이바 제거 후 와이어 본드 패드(WireBond Pad) 표면에 구리 잔여물이 남아 있을 수 있고, 금도금 시 표면 조도가 높아지므로 이후 공정인 와이어 본딩 공정에서 다이와 인쇄회로기판 사이에 와이어(Wire)가 본딩(Bonding) 되지 않는 문제점이 발생할 수 있다.At this time, the etch-back process may leave copper residue on the surface of the wire bond pad after removing the tie bar, and the surface roughness is increased during gold plating. A problem may occur in which wires are not bonded between substrates.

또한 드릴링(Drilling) 공정을 이용한 홀 가공 방법은 기판에 고속으로 회전하며 진입하기 때문에 홀(Hole) 주변에 타이바-버(3a) 및 유리섬유-버(3b)와 같은 크랙(Crack)이 생길 수 있으며, 이후 라우팅(Routing) 공정 시 크랙(Crack)에 의한 슬릿(Slit)(3)의 크기를 조정하거나 크랙이 생성된 부분의 깨끗한 면치가 이루어 질 수 없는 문제점이 발생하게 된다.In addition, the hole drilling method using a drilling process rotates at a high speed into the substrate, so that cracks such as tie bars and burrs 3a and glass fibers and burs 3b are formed around the holes. In the routing process, a problem arises in that the size of the slit 3 due to a crack is not adjusted or a clean surface of the crack is not formed.

따라서 본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로써, 본 발명의 제 1목적은, 반도체 패키지용 인쇄회로기판의 상부에 슬릿(Slit)을 형성할 때 슬릿주변에 발생되는 타이바-버 및 유리섬유-버와 같은 크랙 등을 최소화할 수 있는 인쇄회로기판의 윈도우슬릿 형성방법를 제공하는 것이다.Accordingly, the present invention has been made in view of the above problems, and a first object of the present invention is a tie bar-burr generated around a slit when a slit is formed on an upper portion of a printed circuit board for a semiconductor package. And to provide a window slit forming method of a printed circuit board that can minimize cracks, such as glass fiber-burr.

그리고 본 발명의 제 2목적은, 리드프레임방식의 스템핑공정에서 쓰이는 펀칭단계를 이용하여 인쇄회로기판에 윈도우슬릿을 형성한 후 상기 윈도우슬릿의 절단면을 셰이빙하여 다듬질하는 단계를 추가하여 윈도우슬릿 주변의 크랙을 최소화 할 수 있는 인쇄회로기판의 윈도우슬릿 형성방법를 제공하는 것이다.The second object of the present invention is to form a window slit on a printed circuit board by using a punching step used in a lead frame stamping process, and then, by shaving the cut surface of the window slit, adding a step of surrounding the window slit. It is to provide a method of forming a window slit of a printed circuit board that can minimize cracks.

이러한 본 발명의 목적들은, 다수의 솔더볼패드가 일군을 이루어 형성된 인쇄회로기판을 준비하는 단계(S1000)와, 상기 솔더볼패드의 각 군 사이에 본드패드로 전원선에 연결되는 타이바를 병렬 도금처리하는 단계(S2000)와, 상기 전원선을따라 펀칭하여 윈도우슬릿을 형성하는 단계(S3000) 및 상기 윈도우슬릿의 절단면을 셰이빙하여 다듬질하는 단계(S4000)를 포함하여 구성되는 것을 특징으로 하는 인쇄회로기판의 윈도우슬릿 형성방법에 의해서 달성된다.The object of the present invention is to prepare a printed circuit board formed by forming a group of a plurality of solder ball pads (S1000), and parallel plating the tie bar connected to the power line with a bond pad between each group of the solder ball pads And forming a window slit by punching along the power line (S3000) and shaving and trimming the cut surface of the window slit (S4000) of the printed circuit board. It is achieved by the window slit forming method.

그리고 상기 도금처리단계(S2000)에서는, 상기 타이바의 폭은 상기 본드패드의 폭에 대해 60%로 처리하는 것이 바람직하다.In the plating process step (S2000), the width of the tie bar is preferably treated at 60% of the width of the bond pad.

아울러 상기 펀칭단계(S3000)에서는, 소망하는 윈도우슬릿의 90∼97%를 펀칭하는 것이 바람직하다.In addition, in the punching step (S3000), it is preferable to punch 90 to 97% of the desired window slit.

또한 상기 다듬질하는 단계(S4000)에서는, 상기 윈도우슬릿의 펀칭비율에 대응하여 소망하는 윈도우슬릿의 3∼10%를 셰이빙하는 것이 바람직하다.In addition, in the finishing step (S4000), it is preferable to shave 3 to 10% of the desired window slit corresponding to the punching ratio of the window slit.

상기에서 상기 다듬질하는 단계(S4000)에서는, 라우터비트를 사용하여 셰이빙하는 것이 바람직하다.In the finishing step (S4000), it is preferable to shave using a router bit.

본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.Other objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings.

도 1은 종래의 펀칭공정을 통하여 형성된 인쇄회로기판의 슬릿 전/후면을 도시한 평면도,1 is a plan view showing a front and rear slit of a printed circuit board formed through a conventional punching process,

도 2는 도 1의 A선에 따른 부분확대도,FIG. 2 is a partially enlarged view taken along line A of FIG. 1;

도 3은 본 발명의 인쇄회로기판의 윈도우슬릿 형성방법을 단계별로 도시한 순서도,3 is a flowchart illustrating a step-by-step method of forming a window slit of a printed circuit board of the present invention;

도 4는 본 발명의 인쇄회로기판에 전기도금된 전원선, 타이바 및 본드패드를 도시한 확대도,4 is an enlarged view of a power line, a tie bar, and a bond pad electroplated on a printed circuit board of the present invention;

도 5는 도 3의 순서도에 따른 다듬질 단계를 도시한 개념도,5 is a conceptual diagram illustrating a finishing step according to the flowchart of FIG. 3;

도 6은 도 3의 순서도에 따른 펀칭 및 다듬질 영역을 도시한 개념도,6 is a conceptual diagram illustrating a punching and finishing area according to the flowchart of FIG. 3;

도 7은 도 3의 순서도에 따른 다듬질 단계의 라우터비트의 진행방향을 도시한 개념도이다.FIG. 7 is a conceptual diagram illustrating a progress direction of a router bit of a finishing step according to the flowchart of FIG. 3.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1: 인쇄회로기판 1a: 솔더볼패드1: printed circuit board 1a: solder ball pad

1b: 본드패드 1c: 타이바1b: Bond Pad 1c: Tie Bar

1d: 전원선 3: 윈도우슬릿1d: power line 3: window slit

3a: 타이바-버 3b: 유리섬유-버3a: tie-bar bur 3b: fiberglass-bur

10: 인쇄회로기판 10a: 솔더볼패드10: printed circuit board 10a: solder ball pad

10b: 본드패드 10c: 타이바10b: bond pad 10c: tie bar

10d: 전원선 11: 윈도우슬릿10d: power line 11: window slit

20: 라우터비트20: Router Bit

이하에서는 본 발명에 따른 인쇄회로기판의 윈도우슬릿 형성방법에 관하여 첨부되어진 도면과 함께 설명하기로 한다.Hereinafter, a method of forming a window slit of a printed circuit board according to the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명의 인쇄회로기판의 윈도우슬릿 형성방법을 단계별로 도시한 순서도이며, 도 4는 본 발명의 인쇄회로기판에 전기도금된 전원선, 타이바 및 본드패드를 도시한 확대 평면도이다.3 is a flowchart illustrating a step-by-step method of forming a window slit of a printed circuit board of the present invention, and FIG. 4 is an enlarged plan view of a power line, a tie bar, and a bond pad electroplated on the printed circuit board of the present invention.

도 3에 도시된 바와 같이, 윈도우슬릿(11) 형성 방법은 펀칭단계 및 다듬 질 단계를 통하여 완성된다.As shown in FIG. 3, the method of forming the window slit 11 is completed through a punching step and a finishing step.

이를 위해 먼저 다수의 솔더볼패드(10a)가 일군을 이루도록 양측 길이방향을 따라 소정간격을 두고 병렬로 형성된 인쇄회로기판(10)을 준비하게 된다. 이 때 상기 인쇄회로기판(10)의 외면은 특수코팅되어 피막처리된다.(S1000)To this end, first, a plurality of solder ball pads 10a are prepared to have a printed circuit board 10 formed in parallel with a predetermined interval along both longitudinal directions so as to form a group. At this time, the outer surface of the printed circuit board 10 is coated with a special coating (S1000).

그리고 상기 각 솔더볼패드(10a)의 각 군 사이에 본드패드(10b)로 전원선(10d)에 연결되는 타이바(10c)를 병렬로 금도금 처리하여 각각의 본드패드(10b)를 전기적으로 연결시킨다. 이 때 도 4에 도시된 바와 같이, 상기 타이바(10c)의 폭(T)을 상기 본드패드(10b)의 폭(t)에 대해 약 60% 이상, 100% 미만 정도로 처리하는 것이 바람직하다. 또한 상기 타이바(10c)의 폭(T)은 상기 본드패드(10b)의 폭(t)에 대해 100%를 넘지 않는 것이 바람직하다.In addition, each bond ball pad 10a is electrically connected to each bond pad 10b by performing a gold plating process on the tie bars 10c connected to the power lines 10d in parallel with the bond pads 10b. . At this time, as shown in Figure 4, it is preferable to treat the width (T) of the tie bar (10c) to about 60% or more, less than 100% with respect to the width (t) of the bond pad (10b). In addition, it is preferable that the width T of the tie bar 10c does not exceed 100% of the width t of the bond pad 10b.

이는 타이바(10c)의 폭이 60% 미만이면, 상기 인쇄회로기판(10)과의 접지력이 약해지므로 다듬질하는 단계에서 타이바(10c)가 들뜨는 현상이 발생할 수 있기 때문이다. 이러한 현상은 다듬질 단계에서 라우터비트(20)의 회전에 따른 마찰력에 기인한다.(S2000)This is because when the width of the tie bar 10c is less than 60%, the traction force with the printed circuit board 10 is weakened, so that the tie bar 10c may be lifted in the finishing step. This phenomenon is due to the frictional force due to the rotation of the router bit 20 in the finishing step (S2000).

이 후 상기 전원선(10d)의 길이방향을 따라 펀칭하여 윈도우슬릿(11)을 형성하게 되는데, 이 때 펀칭 후 상기 윈도우슬릿(11)의 크기는 소망하고자 하는 윈도우슬릿(11)의 약 90∼97% 정도의 크기로 한다.Thereafter, the window slit 11 is formed by punching along the length direction of the power line 10d, wherein the size of the window slit 11 after punching is about 90 to about the desired window slit 11. It should be about 97% in size.

이는 상기 인쇄회로기판(10)과, 펀칭하는 금형간에 생길 수 있는 편차에서 기인한다. 더불어 설명하자면, 상기 윈도우슬릿(11)을 형성시키는 금형의 공차에따른 것이다.This is due to the deviation that may occur between the printed circuit board 10 and the punching mold. In addition, according to the tolerance of the mold for forming the window slit (11).

아울러 펀칭된 윈도우슬릿(11)이 소망하고자 하는 윈도우슬릿(11)의 크기에 비해 97% 이상이면, 이 후에 단계의 다듬질하는 단계에서 셰이빙 작업이 충분히 이루어지지 못해서 각종 타이바-버(3a) 및 유리섬유-버(3b)와 같은 크랙을 완전히 제거되지 못하는 단점에서 기인한다.In addition, if the punched window slit 11 is 97% or more than the size of the desired window slit 11, the shaving operation is not sufficiently performed in the finishing step of the various tie bar-burrs 3a and This is due to the disadvantage that cracks such as glass fiber-burr 3b are not completely removed.

그러나 펀칭된 윈도우슬릿(11)이 소망하고자 하는 윈도우슬릿(11)의 크기에 비해 90% 이하이면, 이 후에 다듬질하는 단계에서 셰이빙 작업을 하여야 하는 영역이 많아짐으로써, 셰이빙 작업중 타이바-버(3a)가 생길 가능성이 높으며, 이로 인한 인쇄회로기판(10)의 갈라짐현상 같은 크랙이 발생될 경우가 있다.(S3000)However, if the punched window slit 11 is 90% or less than the size of the desired window slit 11, there are more areas to be shaved in the finishing step, so that the tie bar-ber 3a during the shaving operation. ) Is likely to occur, and there may be a crack such as cracking of the printed circuit board 10. (S3000)

마지막으로 상기 인쇄회로기판(10)의 상부에 형성된 윈도우슬릿(11)의 절단면을 셰이빙하여 다듬질하게 된다.Finally, the cut surface of the window slit 11 formed on the printed circuit board 10 is shaved and finished.

상기에서 다듬질방법은 상기 윈도우슬릿(11)을 형성하기 위한 펀칭단계에서 발생된 타이바-버(3a) 및 유리섬유-버(3b)와 같은 크랙을 최소화하기 회전하는 라우터비트(20)를 삽입하여 절단면을 다듬질하게 된다.In the above finishing method, the router bit 20 is rotated to minimize cracks such as the tie bar burr 3a and the glass fiber burr 3b generated in the punching step for forming the window slit 11. To trim the cut surface.

이 때 상기 셰이빙(면치)가공은 상기 윈도우슬릿(11)의 펀칭 비율에 대응하여 소망하는 윈도우슬릿(11)의 3∼10%로 진행하는 것이 바람직하다.At this time, it is preferable that the shaving (face value) processing proceeds to 3 to 10% of the desired window slit 11 corresponding to the punching ratio of the window slit 11.

이는 상기 셰이빙가공이 3% 미만이면, 상기 윈도우슬릿(11)의 절단면에 형성된 버(3a, 3b)와 같은 크랙을 완전히 제거하지 못하기 때문이다.This is because if the shaving is less than 3%, cracks such as burrs 3a and 3b formed on the cut surface of the window slit 11 cannot be completely removed.

그리고 상기 셰이빙가공이 10% 이상이면, 가공시간이 오래 걸리거나, 가공중 마찰력으로 인한 가공면의 온도 상승으로 모재가 변형되어 정밀성이 떨어지는 단점이 있기 때문이다.If the shaving process is 10% or more, it takes a long time, or because the base material is deformed due to the temperature rise of the processing surface due to the frictional force during processing, there is a disadvantage that the precision is inferior.

도 5는 도 3의 순서도에 따른 다듬질 단계를 도시한 개념도이다.5 is a conceptual diagram illustrating a finishing step according to the flowchart of FIG. 3.

도 5에 도시된 바와 같이, 상기 다듬질하는 단계(S4000)에서는, 상기 윈도우슬릿(11)을 형성하기 위한 펀칭단계에서 발생된 타이바-버(3a) 및 유리섬유-버(3b)와 같은 크랙을 최소화하기 회전하는 라우터비트(20)를 삽입하여 절단면을 다듬질하게 된다.As shown in Figure 5, in the finishing step (S4000), cracks such as tie-bar bur (3a) and glass fiber bur (3b) generated in the punching step for forming the window slit 11 Insert the router router 20 is rotated to minimize the trimming the cut surface.

이 때 상기 라우터비트(20)는 칼날이 일방향으로 형성되어 셰이빙가공에 적합한 엔드밀인 것이 바람직하다.At this time, the router bit 20 is preferably the end mill blade is formed in one direction suitable for shaving.

도 6은 도 3의 순서도에 따른 펀칭 및 다듬질의 영역을 도시한 개념도이다.6 is a conceptual diagram illustrating regions of punching and finishing according to the flowchart of FIG. 3.

도 6에 도시된 바와 같이, 상기 인쇄회로기판(10)에 도금된 전원선(10d)의 길이방향을 따라 윈도우슬릿(11)이 형성된다. 이 때 펀칭단계에서 형성된 윈도우슬릿(11)은 다듬질 단계을 위해 소망하고자 하는 윈도우슬릿(11)에 대해 약 90∼97% 정도로 펀칭하는 것이 바람직하다.As shown in FIG. 6, a window slit 11 is formed along the longitudinal direction of the power line 10d plated on the printed circuit board 10. At this time, the window slit 11 formed in the punching step is preferably punched at about 90 to 97% with respect to the desired window slit 11 for the finishing step.

이 후 다듬질 단계에서는 상기 윈도우슬릿(11)의 펀칭 비율에 대응하여 소망하는 윈도우슬릿(11)에 대해 약 3∼10% 정도만 가공하여 버(3a, 3b)와 같은 크랙을 제거하면서 소망하고자 하는 윈도우슬릿(11)을 형성할 수 있다.In the finishing step thereafter, only about 3 to 10% of the desired window slit 11 is processed corresponding to the punching ratio of the window slit 11 to remove cracks such as burs 3a and 3b. The slit 11 can be formed.

도 7은 도 3의 순서도에 따른 단듬질 단계의 라우터비트의 진행방향을 도시한 개념도이다.FIG. 7 is a conceptual diagram illustrating a progress direction of a router bit in the finishing step according to the flowchart of FIG. 3.

도 7에 도시된 바와 같이, 상기 다듬질 단계에서, 상기 라우터비트(20)의 삽입방향은 중앙에서 부터 시작하여 윈도우슬릿(11) 절단면의 내벽으로 이동하면서셰이빙가공을 행한다. 이는 라우터비트(20)가 상기 인쇄회로기판(10)에 직접적으로 접촉되어 갈라짐과 같은 크랙이 형성되었던 문제를 해소할 수 있다.As shown in FIG. 7, in the finishing step, the insertion direction of the router bit 20 moves from the center to the inner wall of the cut surface of the window slit 11 to perform shaving. This may solve the problem that the router bit 20 is in direct contact with the printed circuit board 10 and cracks are formed, such as cracking.

또한 상기 라우터비트(20)의 진행방향은 엔드밀의 칼날방향, 회전방향 등을 고려하여 시계방향으로 진행하는 것이 바람직하다.In addition, the progress direction of the router bit 20 is preferable to proceed in the clockwise direction in consideration of the blade direction, the rotation direction of the end mill.

이상에서와 같이 인쇄회로기판의 윈도우슬릿 형성방법에서, 기존의 공정에 펀칭공정을 추가함으로서, 기존의 드릴링 과정에서 있었던 타이바-버 및 유리섬유-버와 같은 크랙을 방지할 수 있는 특징이 있다.As described above, in the method of forming a window slit of a printed circuit board, by adding a punching process to an existing process, there is a feature that can prevent cracks such as tie bars and glass fibers and burrs in the existing drilling process. .

아울러 1차로 펀칭으로 슬릿을 형성하고, 2차로 펀칭된 슬릿 절단면을 셰이빙함으로서, 슬릿주변의 크랙을 방지함과 동시에 빠른 시간내에 제품을 완성할 수 있는 특징이 있다.In addition, by forming the slit by punching first, and shaving the slit cutting surface punched second, there is a feature that can prevent the cracks around the slit and at the same time complete the product.

또한 기존의 설비에 펀칭하는 설비만을 추가함으로서, 최소한의 경비로 최대의 효과를 끌어낼 수 있는 장점이 있다.In addition, by adding only the punching equipment to the existing equipment, there is an advantage that can bring out the maximum effect at the minimum cost.

비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.Although the present invention has been described in connection with the above-mentioned preferred embodiments, it is possible to make various modifications or variations without departing from the spirit and scope of the invention. Accordingly, the appended claims will cover such modifications and variations as fall within the spirit of the invention.

Claims (5)

인쇄회로기판의 제작방법에 있어서,In the manufacturing method of a printed circuit board, 다수의 솔더볼패드(10a)가 일군을 이루어 형성된 인쇄회로기판(10)을 준비하는 단계(S1000);Preparing a printed circuit board 10 having a plurality of solder ball pads 10a formed in a group (S1000); 상기 솔더볼패드(10a)의 각 군 사이에 본드패드(10b)로 전원선(10d)에 연결되는 타이바(10c)를 병렬 도금처리하는 단계(S2000);Parallel plating the tie bars (10c) connected to the power lines (10d) with bond pads (10b) between the groups of the solder ball pads (10a) (S2000); 상기 전원선(10d)을 따라 펀칭하여 윈도우슬릿(11)을 형성하는 단계(S3000); 및Punching along the power line (10d) to form a window slit (11); And 상기 윈도우슬릿(11)의 절단면을 셰이빙하여 다듬질하는 단계(S4000);를 포함하여 구성되는 것을 특징으로 하는 인쇄회로기판의 윈도우슬릿 형성방법.Shaving the cut surface of the window slit (11) and finishing (S4000); forming a window slit of a printed circuit board, characterized in that it comprises a. 제 1항에 있어서,The method of claim 1, 상기 도금처리단계(S2000)에서는, 상기 타이바(10c)의 폭을 상기 본드패드(10b)의 폭에 대해 60%∼100%로 처리하는 것을 특징으로 하는 인쇄회로기판의 윈도우슬릿 형성방법.In the plating process step (S2000), the width of the tie bar (10c) to 60% to 100% of the width of the bond pad (10b) to process the window slit forming method of the printed circuit board. 제 1항에 있어서,The method of claim 1, 상기 펀칭단계(S3000)에서는, 소망하는 윈도우슬릿(11)의 90∼97%를 펀칭하는 것을 특징으로 하는 인쇄회로기판의 윈도우슬릿 형성방법.In the punching step (S3000), 90 to 97% of the desired window slit (11) is punched. 제 1항에 있어서,The method of claim 1, 상기 다듬질하는 단계(S4000)에서는, 상기 윈도우슬릿(11)의 펀칭비율에 대응하여 소망하는 윈도우슬릿(11)의 3∼10%를 셰이빙하는 것을 특징으로 하는 인쇄회로기판의 윈도우슬릿 형성방법.In the finishing step (S4000), shaving of 3 to 10% of the desired window slit (11) corresponding to the punching ratio of the window slit (11). 제 1항 또는 제 4항에 있어서,The method according to claim 1 or 4, 상기 다듬질하는 단계(S4000)에서, 상기 라우터비트(20)는 엔드밀을 사용하여 셰이빙하는 것을 특징으로 하는 인쇄회로기판의 윈도우슬릿 형성방법.In the step of finishing (S4000), the router bit (20) shaving using an end mill, characterized in that the window slit forming method of the printed circuit board.
KR20030014367A 2003-03-07 2003-03-07 Method Of Forming Window-Slit Of A Printed Circuit Board KR100522744B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030014367A KR100522744B1 (en) 2003-03-07 2003-03-07 Method Of Forming Window-Slit Of A Printed Circuit Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030014367A KR100522744B1 (en) 2003-03-07 2003-03-07 Method Of Forming Window-Slit Of A Printed Circuit Board

Publications (2)

Publication Number Publication Date
KR20040079500A true KR20040079500A (en) 2004-09-16
KR100522744B1 KR100522744B1 (en) 2005-10-20

Family

ID=37364449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030014367A KR100522744B1 (en) 2003-03-07 2003-03-07 Method Of Forming Window-Slit Of A Printed Circuit Board

Country Status (1)

Country Link
KR (1) KR100522744B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750456B2 (en) 2006-01-11 2010-07-06 Samsung Techwin Co., Ltd. Printed circuit board and method of manufacturing semiconductor package using the same
CN104354084A (en) * 2014-11-07 2015-02-18 梅州市志浩电子科技有限公司 De-burring method for high-frequency printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750456B2 (en) 2006-01-11 2010-07-06 Samsung Techwin Co., Ltd. Printed circuit board and method of manufacturing semiconductor package using the same
CN104354084A (en) * 2014-11-07 2015-02-18 梅州市志浩电子科技有限公司 De-burring method for high-frequency printed circuit board

Also Published As

Publication number Publication date
KR100522744B1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US3436810A (en) Method of packaging integrated circuits
JP3292723B2 (en) Semiconductor package and manufacturing method thereof
KR100522744B1 (en) Method Of Forming Window-Slit Of A Printed Circuit Board
KR102397616B1 (en) Manufacturing method of semiconductor apparatus
US4991286A (en) Method for replacing defective electronic components
JPH1022630A (en) Method for dividing metallic base print board
JPH09162507A (en) Metal base printed board
US4563811A (en) Method of making a dual-in-line package
KR20110073875A (en) Routing process of pcb
KR100571558B1 (en) How to prevent burrs of window slit during punching process of printed circuit board
JP2001168525A (en) Manufacturing method of printed wiring board with end- surface through hole
JP2001358257A (en) Method for manufacturing substrate for semiconductor device
US5270570A (en) Lead frame for a multiplicity of terminals
KR100610053B1 (en) Moulding stripper for slot processing in pcb fabrication
TWI826277B (en) Packaging method
US6538212B1 (en) Circuit board for semiconductor device and manufacturing method thereof
US6649450B2 (en) Method of producing an integrated circuit and an integrated circuit
CN218385210U (en) Semiconductor packaging structure
KR100866532B1 (en) Method of manufacturing board on chip semiconductor package substrate having ring-shaped plating line
KR100276275B1 (en) Printed Circuit Board Processing Method
JPH10202593A (en) Punch working method and punch working device for plastic substrate
JPH11163056A (en) Manufacture of tape carrier
JPH04103154A (en) Semiconductor device, manufacture thereof, and mounting method thereof
JP2000246730A (en) Groove working method of electronic part substrate
JP2001047399A (en) Contour processing method for printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081008

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee