KR20040078369A - Thin film transistor substrate - Google Patents

Thin film transistor substrate Download PDF

Info

Publication number
KR20040078369A
KR20040078369A KR1020030013284A KR20030013284A KR20040078369A KR 20040078369 A KR20040078369 A KR 20040078369A KR 1020030013284 A KR1020030013284 A KR 1020030013284A KR 20030013284 A KR20030013284 A KR 20030013284A KR 20040078369 A KR20040078369 A KR 20040078369A
Authority
KR
South Korea
Prior art keywords
contact hole
electrode
insulating layer
gate insulating
gate
Prior art date
Application number
KR1020030013284A
Other languages
Korean (ko)
Other versions
KR100962655B1 (en
Inventor
박경민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030013284A priority Critical patent/KR100962655B1/en
Publication of KR20040078369A publication Critical patent/KR20040078369A/en
Application granted granted Critical
Publication of KR100962655B1 publication Critical patent/KR100962655B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements

Abstract

PURPOSE: A TFT substrate is provided to improve the reflectance and the display quality by forming a contact hole on an interface between a reflecting window and a transmitting window. CONSTITUTION: An active pattern(202) is formed on an insulating substrate. A gate insulating layer(204) is formed on the insulating substrate and the active pattern. A gate electrode(205) is formed on the gate insulating layer. An interlayer dielectric(208) is formed on the gate electrode and the gate insulating layer. A source/drain electrode(206,207) is formed on both sides of an overlapped region between the active pattern and the gate insulating layer by patterning the interlayer dielectric. A protective layer having a contact hole is formed on the source/drain electrode and the interlayer dielectric. A reflective electrode(290) is formed on the protective layer.

Description

박막 트랜지스터 기판{THIN FILM TRANSISTOR SUBSTRATE}Thin Film Transistor Boards {THIN FILM TRANSISTOR SUBSTRATE}

본 발명은 박막 트랜지스터 기판에 관한 것으로, 보다 상세하게는 표시 품질을 향상시키기 위한 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a thin film transistor substrate, and more particularly, to a thin film transistor substrate for improving display quality.

액정표시장치는 외부로부터 발생된 제1 광을 제공받아 영상을 표시하는 반사형 액정 표시 장치와 자체적으로 생성된 제2 광을 제공받아 영상을 표시하는 투과형 액정 표시 장치로 구분된다. 최근에는, 전력의 소모를 줄이면서 고화질의 영상을 구현하기 위해 반사형 액정 표시 장치와 투과형 액정 표시 장치의 장점을 모두 살린 반사-투과형 액정 표시 장치가 개발되고 있다.The liquid crystal display device is classified into a reflective liquid crystal display device that receives an external first light and displays an image and a transmissive liquid crystal display device that receives an internally generated second light and displays an image. Recently, in order to realize high quality images while reducing power consumption, a reflection-transmissive liquid crystal display device utilizing both the advantages of the reflective liquid crystal display and the transmissive liquid crystal display has been developed.

이와 같은, 반사-투과형 액정표시장치는 외부 광양이 풍부한 곳에서는 제1 광을 이용하는 반사모드에서 영상을 디스플레이하고, 외부 광양이 부족한 곳에서는 자체에 충전된 전기 에너지를 소모하여 생성된 제2 광을 이용하는 투과모드에서 영상을 디스플레이한다.Such a reflection-transmissive liquid crystal display displays an image in a reflection mode using the first light in a place where the external light amount is abundant, and uses a second light generated by consuming electric energy charged in itself when the external light amount is insufficient. The image is displayed in the transmission mode used.

이러한 반사-투과형 액정표시장치의 경우 화소내에 반사창과 투과창이 동시에 존재하여 반사율과 투과율이 모두 높은 특성을 요구한다. 따라서, 반사율과 투과율은 반사창 및 투과창의 면적과 밀접한 관계를 갖는다.In the reflection-transmissive liquid crystal display device, a reflection window and a transmission window exist simultaneously in a pixel, and thus require high characteristics of both reflectance and transmittance. Therefore, the reflectance and the transmittance are closely related to the area of the reflecting window and the transmitting window.

즉, 면적에 비례하여 반사율 및 투과율이 증가하는 경향을 갖는다. 그런데 일반적으로 반사 면적이 증가하면 투과 면적이 감소하므로 반사율과 투과율 사이에는 반비례 관계를 갖는다.That is, the reflectance and transmittance tend to increase in proportion to the area. However, in general, as the reflection area increases, the transmission area decreases, and thus there is an inverse relationship between the reflectance and the transmittance.

반사-투과형 액정표시장치의 경우 반사창을 형성하기 위해서는 유기막을 이용하는데 이러한 유기막은 층간 절연막의 역할을 하므로 소오스/드레인 메탈영역과 공통 전극으로 사용되는 인듐 틴 옥사이드(Indium Tin Oxide)간의 전기적인 연결을 위해 콘택 홀(contact hole)을 형성한다.In the case of a reflection-transmissive liquid crystal display, an organic film is used to form a reflection window. Since the organic film functions as an interlayer insulating film, an electrical connection between a source / drain metal region and indium tin oxide used as a common electrode is used. Form a contact hole for this purpose.

이러한 콘택홀은 일반적으로 반사판 영역내에 형성되지만 반사율에는 전혀 기여하지 못하는 영역이다.Such contact holes are generally formed in the reflecting plate area but do not contribute to the reflectance at all.

도 1은 콘택홀의 면적과 반사율의 관계를 나타낸 그래프이다.1 is a graph showing the relationship between the area of a contact hole and reflectance.

S 그래프는 콘택홀의 면적이 5㎛×5㎛인 경우이고, L 그래프는 콘택홀의 면적이 11㎛×10㎛인 경우의 반사율로서 각각의 그래프는 여러 번의 실험결과를 나타낸 것이다.The S graph shows a case where the area of the contact hole is 5 μm × 5 μm, and the L graph shows a reflectance when the area of the contact hole is 11 μm × 10 μm. Each graph shows the results of several experiments.

콘택홀의 면적이 5㎛×5㎛인 경우의 반사율이 7% 와 9% 사이의 측정치를 보인 반면, 콘택홀의 면적이 11㎛×10㎛인 경우의 반사율이 5% 와 7% 사이의 측정치를 보인다.If the area of the contact hole is 5 μm × 5 μm, the reflectance is between 7% and 9%, whereas if the area of the contact hole is 11 μm × 10 μm, the reflectance is between 5% and 7%. .

따라서, 콘택홀의 면적이 클수록 반사율이 감소되는 것을 알 수 있다.Therefore, it can be seen that the reflectance decreases as the area of the contact hole increases.

그러므로 반사율의 향상을 위해 콘택홀 사이즈를 감소시켜야 하지만 공통전극의 접촉문제가 발생할 수 있으므로 콘택홀 사이즈를 유지하면서 반사율이 감소되지 않도록 하는 방법이 필요하다.Therefore, the contact hole size should be reduced to improve the reflectance, but there is a need for a method of preventing the reflectance from being reduced while maintaining the contact hole size because a contact problem of the common electrode may occur.

즉, 콘택홀은 소오스/드레인 메탈영역과 공통 전극의 연결을 위해 필수적인 부분이지만 반사판 영역 내에 형성됨으로써 반사율을 감소시키는 문제점이 발생한다.That is, although the contact hole is an essential part for connecting the source / drain metal region and the common electrode, the contact hole is formed in the reflecting plate region, thereby reducing the reflectance.

따라서, 본 발명의 목적은 광의 투과율에 영향을 주지 않으면서 반사전극의 광반사 효율을 향상시키기 위한 박막 트랜지스터 기판을 제공하는 것이다.Accordingly, an object of the present invention is to provide a thin film transistor substrate for improving the light reflection efficiency of the reflective electrode without affecting the light transmittance.

도 1은 콘택홀의 면적과 반사율의 관계를 나타낸 그래프이다.1 is a graph showing the relationship between the area of a contact hole and reflectance.

도 2는 본 발명의 특징에 따른 poly-si 타입의 박막 트랜지스터 기판을 도시한 단면도이다.2 is a cross-sectional view illustrating a poly-si type thin film transistor substrate according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 특징에 따른 poly-si 타입의 박막 트랜지스터 기판을 도시한 단면도이다.3 is a cross-sectional view illustrating a poly-si type thin film transistor substrate according to another exemplary embodiment of the present invention.

도 4는 본 발명의 특징에 따른 a-si 타입의 박막 트랜지스터 기판을 나타낸 도면이다.4 illustrates a-si type thin film transistor substrate according to an exemplary embodiment of the present invention.

도 5는 본 발명의 다른 특징에 따른 a-si 타입의 박막 트랜지스터 기판을 나타낸 도면이다.5 is a view showing a-si type thin film transistor substrate according to another feature of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 절연 기판 120, 205: 게이트 전극100: insulated substrate 120, 205: gate electrode

140, 204 : 게이트 절연막 160, 202 : 액티브 패턴140, 204: gate insulating film 160, 202: active pattern

200a, 206 : 소오스 전극 200b, 207 : 드레인 전극200a, 206: source electrode 200b, 207: drain electrode

220, 230 : 유기절연막 270 : 콘택홀220, 230: organic insulating film 270: contact hole

280 : 투명 전극280: transparent electrode

상기 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 poly-si 타입의 박막 트랜지스터는 절연 기판 상에 형성된 액티브 패턴; 상기 절연 기판 및 상기 액티브 패턴 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 게이트 전극; 상기 게이트 전극 및 상기 게이트 절연막상에 형성된 층간 절연막; 상기 층간 절연막을 패터닝하여 상기 액티브 패턴과 상기 게이트 절연막이 중첩되는 영역중 양측에 각각 형성된 소오스/드레인 전극; 상기 소오스/드레인 전극 및 상기 층간 절연막상에 형성되고, 상기 소오스 전극 및 상기 층간 절연막을 부분적으로 노출시키는 콘택홀을 갖는 보호막; 및 상기 보호막상에 일정 패턴으로 형성되고, 상기 콘택홀의 일부 영역을 포함한 복수개의 투과창을 갖는 반사 전극을 포함한다.In order to achieve the above object, a poly-si type thin film transistor according to an embodiment of the present invention includes an active pattern formed on an insulating substrate; A gate insulating film formed on the insulating substrate and the active pattern; A gate electrode formed on the gate insulating film; An interlayer insulating film formed on the gate electrode and the gate insulating film; Source / drain electrodes formed on both sides of the region where the active pattern and the gate insulating layer overlap by patterning the interlayer insulating layer; A protective film formed on the source / drain electrodes and the interlayer insulating film and having a contact hole partially exposing the source electrode and the interlayer insulating film; And a reflective electrode formed on the passivation layer in a predetermined pattern and having a plurality of transmission windows including a partial region of the contact hole.

또한, 본 발명의 일실시예에 따른 a-si 타입의 박막 트랜지스터는 절연 기판 상에 형성된 게이트 전극; 상기 절연 기판 및 상기 게이트 전극상에 형성된 게이트 절연막; 상기 게이트 전극과 상기 게이트 절연막이 중첩되는 영역중 양측에 각각 형성된 소오스/드레인 전극; 상기 소오스/드레인 전극 및 게이트 절연막상에 형성되고 상기 소오스 전극 및 상기 게이트 절연막을 부분적으로 노출시키는 콘택홀을 갖는 보호막; 및 상기 보호막상에 일정 패턴으로 형성되고, 상기 콘택홀의 일부 영역을 포함한 복수개의 투과창을 갖는 반사 전극을 포함한다.In addition, an a-si type thin film transistor according to an embodiment of the present invention includes a gate electrode formed on an insulating substrate; A gate insulating film formed on the insulating substrate and the gate electrode; Source / drain electrodes formed on both sides of regions where the gate electrode and the gate insulating layer overlap with each other; A protective film formed on the source / drain electrode and the gate insulating film and having a contact hole partially exposing the source electrode and the gate insulating film; And a reflective electrode formed on the passivation layer in a predetermined pattern and having a plurality of transmission windows including a partial region of the contact hole.

본 발명에서는 상기 소오스 전극과 층간 절연막 혹은 게이트 절연막을 모두노출시키도록 콘택홀을 형성시킴으로써 목적을 달성할 수 있다.In the present invention, the object can be achieved by forming contact holes to expose both the source electrode and the interlayer insulating film or gate insulating film.

즉, 반사영역과 투과영역의 경계에 콘택홀을 형성시킴으로서 광의 투과율에 영향을 주지 않으면서 반사율을 향상시키게 된다.That is, by forming a contact hole at the boundary between the reflection area and the transmission area, the reflectance is improved without affecting the light transmittance.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 2는 본 발명의 특징에 따른 poly-si타입의 박막 트랜지스터 기판을 나타낸 단면도이다.2 is a cross-sectional view illustrating a poly-si type thin film transistor substrate according to an exemplary embodiment of the present invention.

도 2를 참조하면, 박막 트랜지스터(Thin Film Transistor; TFT) 기판(1000)에는 poly-si TFT 공정에 의해 절연 기판(100), 상기 절연 기판(100)상에 구비된 박막 트랜지스터(200)를 덮고 있는 유기 절역막(230), 상기 유기 절연막(230)상에 구비된 투명 전극(280) 및 상기 투명 전극(280)상에 구비된 반사 전극(290)을 포함한다.Referring to FIG. 2, a thin film transistor (TFT) substrate 1000 covers an insulating substrate 100 and a thin film transistor 200 provided on the insulating substrate 100 by a poly-si TFT process. And an organic switching layer 230, a transparent electrode 280 provided on the organic insulating layer 230, and a reflective electrode 290 provided on the transparent electrode 280.

구체적으로, 절연 기판(100)을 실리콘 웨이퍼 형태로 가공하여 일반 반도체 공정 설비를 써서 폴리 실리콘(202)을 형성한 후에 폴리 실리콘(202)을 산화시켜 게이트 절연막(204)을 형성하고 게이트 절연막(204)상에 건식 식각법에 의해 게이트 전극(205)을 형성한다.Specifically, the insulating substrate 100 is processed into a silicon wafer to form polysilicon 202 using general semiconductor processing equipment, and then the polysilicon 202 is oxidized to form the gate insulating layer 204 and the gate insulating layer 204. ), The gate electrode 205 is formed by dry etching.

게이트 전극(205)이 형성된 게이트 절연막(204)상에 층간 절연막(208)을 증착하고, 상기 층간 절연막(208)에 소오스/드레인 전극(206, 207)이 형성될 위치에 홀을 형성하여 상기 홀에 알루미늄 등의 금속을 증착하여 소오스/드레인 전극(206, 207)을 형성한다.The interlayer insulating film 208 is deposited on the gate insulating film 204 on which the gate electrode 205 is formed, and the hole is formed at the position where the source / drain electrodes 206 and 207 are to be formed in the interlayer insulating film 208. Metals such as aluminum are deposited on the source and drain electrodes 206 and 207.

상기 소오스/드레인 전극(206, 207)을 형성한 후 유기 절연막(230)을 증착한다.After forming the source / drain electrodes 206 and 207, an organic insulating layer 230 is deposited.

상기 유기 절연막(230)의 표면에는 박막 트랜지스터(200)의 소오스 전극(206)이 노출되도록 콘택홀(270)이 형성되어 있다.The contact hole 270 is formed on the surface of the organic insulating layer 230 to expose the source electrode 206 of the thin film transistor 200.

상기 투명 전극(280)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO)또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO)로 이루어지고, 상기 유기 절연막(230)상에 소정의 두께를 가지고 구비된다. 따라서, 상기 유기 절연막(230)에 형성된 콘택홀(270)을 통해 상기 박막 트랜지스터(200)의 소오스 전극(206)과 전기적으로 연결된다.The transparent electrode 280 is made of indium tin oxide (ITO) or indium zinc oxide (IZO), and has a predetermined thickness on the organic insulating layer 230. Accordingly, the thin film transistor 200 is electrically connected to the source electrode 206 of the thin film transistor 200 through the contact hole 270 formed in the organic insulating layer 230.

상기 투명 전극(280)상에는 반사 전극(290)이 돌출된 등방성 다각형의 형상을 가지고 구비되고 있으며, 각각의 반사 전극(290)은 서로 접하지 않고 소정 간격 이격되어 구비된다.The reflective electrode 290 is provided on the transparent electrode 290 having a shape of an isotropic polygon protruding from each other, and each of the reflective electrodes 290 is provided to be spaced apart from each other without being in contact with each other.

상기 반사 전극(290)은 알루미늄(Al)과 같은 반사율이 우수한 금속으로 이루어진다. 또한, 상기 반사 전극(290)은 상기 투명 전극(280)으로부터 동일한 높이를 가지고 구비되며 상기 반사 전극(290)의 프로파일은 모두 동일하다.The reflective electrode 290 is made of a metal having excellent reflectance such as aluminum (Al). In addition, the reflective electrode 290 is provided to have the same height from the transparent electrode 280 and the profile of the reflective electrode 290 are all the same.

상기 반사 전극(290)은 상기 투명 전극(280)상에 각각 독립적인 섬 형상을 가지고 구비되므로, 상기 박막 트랜지스터 기판(1000)에는 상기 반사 전극(290)이 구비된 영역으로부터 외부로부터 입사되는 광을 반사시키는 반사 영역(R)과, 상기 반사 전극(290)이 구비되지 않아 외부로 노출된 상기 투명 전극(280)영역으로 상기 절연 기판(100)하측에 구비된 광발생 수단(미도시)에 의해 출사되는 광을 투과시키는 투과 영역(T)이 구비된다.Since the reflective electrode 290 has independent island shapes on the transparent electrode 280, the thin film transistor substrate 1000 receives light incident from the outside from a region where the reflective electrode 290 is provided. By the light generating means (not shown) provided below the insulating substrate 100 to the reflective region R for reflecting and the transparent electrode 280 which is not provided with the reflective electrode 290 and is exposed to the outside. A transmission area T for transmitting the light emitted is provided.

따라서, 외부로부터 광이 입사되는 경우 상기 광은 반사 전극에 의해 반사되고, 상기 광발생 수단으로부터 출사되는 상기 광은 상기 투명전극을 투과하여 한다.Therefore, when light is incident from the outside, the light is reflected by the reflective electrode, and the light emitted from the light generating means passes through the transparent electrode.

여기서, 상기 콘택홀(270)은 반사창(R)과 투과창(T)의 경계면에 걸쳐서 형성된다.Here, the contact hole 270 is formed over the interface between the reflective window (R) and the transmission window (T).

즉, 콘택홀(270)은 층간 절연막(208) 및 상기 소오스 전극(206)이 중첩된 영역의 에지(A), 상기 에지(A)에서 연장된 소오스 전극의 측면(B)을 밑면으로 하여 형성된다.That is, the contact hole 270 is formed with the edge A of the region where the interlayer insulating film 208 and the source electrode 206 overlap and the side surface B of the source electrode extending from the edge A as a bottom surface. do.

이러한 구조를 취하게 됨으로써 콘택홀(270)의 면적을 1/2로 감소시키는 효과를 가져와 그에 따른 반사율의 증가를 가져올 수 있을 뿐만 아니라 반사창의 면적을 늘리지 않으면서도 투과율에 영향을 주지 않게 된다.By taking such a structure, the area of the contact hole 270 may be reduced to 1/2, thereby increasing the reflectance, and not affecting the transmittance without increasing the area of the reflecting window.

도 3은 본 발명의 다른 특징에 따른 poly-si 타입의 박막 트랜지스터 기판을 도시한 도면이다.3 is a view illustrating a poly-si type thin film transistor substrate according to another feature of the present invention.

도 3을 참조하면, 박막 트랜지스터(Thin Film Transistor; TFT) 기판(2000)에는 poly-si TFT 공정에 의해 절연 기판(100), 상기 절연 기판(100)상에 구비된 박막 트랜지스터(200)를 덮고 있는 유기 절역막(230), 상기 유기 절연막(230)상에 구비된 투명 전극(280) 및 상기 투명 전극(280)상에 구비된 반사 전극(290)을 포함한다.Referring to FIG. 3, a thin film transistor (TFT) substrate 2000 covers an insulating substrate 100 and a thin film transistor 200 provided on the insulating substrate 100 by a poly-si TFT process. And an organic switching layer 230, a transparent electrode 280 provided on the organic insulating layer 230, and a reflective electrode 290 provided on the transparent electrode 280.

상기 유기 절연막(230)의 표면에는 박막 트랜지스터(200)의 소오스전극(206)이 노출되도록 콘택홀(270)이 형성되어 있다.The contact hole 270 is formed on the surface of the organic insulating layer 230 to expose the source electrode 206 of the thin film transistor 200.

상기 투명 전극(280)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO)또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO)로 이루어지고, 상기 유기 절연막(230)상에 소정의 두께를 가지고 구비된다. 따라서, 상기 유기 절연막(230)에 형성된 콘택홀(270)을 통해 상기 박막 트랜지스터(200)의 소오스 전극(206)과 전기적으로 연결된다.The transparent electrode 280 is made of indium tin oxide (ITO) or indium zinc oxide (IZO), and has a predetermined thickness on the organic insulating layer 230. Accordingly, the thin film transistor 200 is electrically connected to the source electrode 206 of the thin film transistor 200 through the contact hole 270 formed in the organic insulating layer 230.

여기서, 상기 콘택홀(270)은 반사창(R)과 투과창(T)의 경계면에 걸쳐서 형성된다.Here, the contact hole 270 is formed over the interface between the reflective window (R) and the transmission window (T).

여기서, 콘택홀(270)은 층간 절연막(208) 및 상기 소오스 전극(206)이 중첩된 영역의 에지(A), 상기 에지(A)에서 연장된 소오스 전극의 측면(B) 및 층간 절연막의 일부 영역(C)을 밑면으로 하여 형성된다.The contact hole 270 may include an edge A of a region where the interlayer insulating layer 208 and the source electrode 206 overlap each other, a side surface B of the source electrode extending from the edge A, and a part of the interlayer insulating layer. It is formed with the area C as the bottom surface.

층간 절연막의 일부 영역(C)을 밑면으로 추가하더라도 도2에서 도시한 콘택홀(270)의 구조와 동일한 결과를 가져오게 된다.Even if a part C of the interlayer insulating layer is added to the bottom surface, the same result as that of the contact hole 270 shown in FIG. 2 is obtained.

콘택홀(270)의 밑면을 제외한 다른 구조는 도 2에서 설명한 것과 동일하므로 나머지 설명은 생략하기로 한다.Other structures except for the bottom of the contact hole 270 are the same as those described with reference to FIG. 2, and thus the rest of the description will be omitted.

이러한 구조를 취하게 됨으로써 콘택홀(270)의 면적을 1/2로 감소시키는 효과를 가져와 그에 따른 반사율의 증가를 가져올 수 있을 뿐만 아니라 반사창의 면적을 늘리지 않으면서도 투과율에 영향을 주지 않게 된다.By taking such a structure, the area of the contact hole 270 may be reduced to 1/2, thereby increasing the reflectance, and not affecting the transmittance without increasing the area of the reflecting window.

도 4는 본 발명의 특징에 따른 a-si 타입의 박막 트랜지스터 기판을 나타낸 도면이다.4 illustrates a-si type thin film transistor substrate according to an exemplary embodiment of the present invention.

도 4를 참조하면, 유리, 석영 또는 사파이어로 이루어진 투명 기판(100)상에 게이트 막으로서, 예컨대, 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 또는 몰리브덴 텅스텐(MoW)등의 단일 금속 막이나 이중 금속 막을 증착한 후, 사진 식각 공정으로 상기 게이트 막을 패터닝하여 게이트 배선을 형성한다.Referring to FIG. 4, as a gate film on a transparent substrate 100 made of glass, quartz or sapphire, for example, a single metal such as chromium (Cr), aluminum (Al), molybdenum (Mo) or molybdenum tungsten (MoW) After depositing a film or a double metal film, the gate film is patterned by a photolithography process to form a gate wiring.

상기 게이트 배선이 형성된 기판(100)상에 실리콘 질화물로 이루어진 게이트 절연막(140)을 약 4500Å의 두께로 형성된다. 상기 게이트 절연막(140)상에 비정질 실리콘과 같은 반도체 막을 증착하고 이를 사진 식각 공정으로 패터닝하여 박막 트랜지스터의 액티브 패턴(160)을 형성한다.A gate insulating layer 140 made of silicon nitride is formed on the substrate 100 on which the gate wiring is formed to a thickness of about 4500 kW. A semiconductor film such as amorphous silicon is deposited on the gate insulating layer 140 and patterned by a photolithography process to form an active pattern 160 of the thin film transistor.

상기 액티브 패턴(160) 및 게이트 절연막(140)상에 금속 막을 증착한후 사진 식각 공정으로 상기 금속 막을 패터닝하여 데이터 배선을 형성한다. 상기 데이터 배선은 소오스 전극(200a), 드레인 전극(200b) 및 화상 신호를 전달하기 위한 데이터 패드(미도시)를 포함한다.After depositing a metal film on the active pattern 160 and the gate insulating layer 140, the metal film is patterned by a photolithography process to form a data line. The data line includes a source electrode 200a, a drain electrode 200b, and a data pad (not shown) for transferring an image signal.

상기 데이터 배선 및 게이트 절연막(140)상에 실리콘 질화물로 이루어진 무기 보호막(220)을 약4000Å의 두께로 형성한후, 사진 식각 공정으로 상기 소오스 전극(200b)위, 게이트 배선 위 및 데이터 패드 위의 상기 무기 보호막(220) 및 게이트 절연막(140)을 건식 식각한다.An inorganic protective film 220 made of silicon nitride is formed on the data line and the gate insulating layer 140 to a thickness of about 4000 μm, and then a photolithography process is performed on the source electrode 200b, on the gate line, and on the data pad. The inorganic protective layer 220 and the gate insulating layer 140 are dry-etched.

상기 무기 보호막(220)의 표면에는 박막 트랜지스터(200')의 소오스 전극(206)이 노출되도록 콘택홀(270)이 형성되어 있다.The contact hole 270 is formed on the surface of the inorganic passivation layer 220 to expose the source electrode 206 of the thin film transistor 200 ′.

상기 투명 전극(280)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO)또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO)로 이루어지고, 상기 무기 보호막(220)상에소정의 두께를 가지고 구비된다. 따라서, 상기 무기 보호막(220)에 형성된 콘택홀(270)을 통해 상기 박막 트랜지스터(200')의 소오스 전극(206)과 전기적으로 연결된다.The transparent electrode 280 is made of indium tin oxide (ITO) or indium zinc oxide (IZO), and has a predetermined thickness on the inorganic protective film 220. Therefore, the contact hole 270 formed in the inorganic passivation layer 220 is electrically connected to the source electrode 206 of the thin film transistor 200 ′.

상기 투명 전극(280)상에는 반사 전극(290)이 상기 투명 전극(280)상에 돌출된 등방성 다각형의 형상을 가지고 구비되고 있으며, 각각의 반사 전극(290)은 서로 접하지 않고 소정 간격 이격되어 구비된다.The reflective electrode 290 is provided on the transparent electrode 280 having an isotropic polygonal shape protruding from the transparent electrode 280, and each reflective electrode 290 is provided to be spaced apart from each other without being in contact with each other. do.

상기 반사 전극(290)은 알루미늄(Al)과 같은 반사율이 우수한 금속으로 이루어진다. 또한, 상기 반사 전극(290)은 상기 투명 전극(280)으로부터 동일한 높이를 가지고 구비되며 상기 반사 전극(290)의 프로파일은 모두 동일하다.The reflective electrode 290 is made of a metal having excellent reflectance such as aluminum (Al). In addition, the reflective electrode 290 is provided to have the same height from the transparent electrode 280 and the profile of the reflective electrode 290 are all the same.

상기 반사 전극(290)은 상기 투명 전극(280)상에 각각 독립적인 섬 형상을 가지고 구비되므로, 상기 박막 트랜지스터 기판(3000)에는 상기 반사 전극(290)이 구비된 영역으로부터 외부로부터 입사되는 광을 반사시키는 반사 영역(R)과, 상기 반사 전극(290)이 구비되지 않아 외부로 노출된 상기 투명 전극(280)영역으로 상기 절연 기판(100)하측에 구비된 광발생 수단(미도시)에 의해 출사되는 광을 투과시키는 투과 영역(T)이 구비된다.Since the reflective electrode 290 has independent island shapes on the transparent electrode 280, the thin film transistor substrate 3000 receives light incident from the outside from a region provided with the reflective electrode 290. By the light generating means (not shown) provided below the insulating substrate 100 to the reflective region R for reflecting and the transparent electrode 280 which is not provided with the reflective electrode 290 and is exposed to the outside. A transmission area T for transmitting the light emitted is provided.

따라서, 외부로부터 광이 입사되는 경우 상기 광은 반사 전극에 의해 반사되고, 상기 광발생 수단으로부터 출사되는 상기 광은 상기 투명전극을 투과하여 한다.Therefore, when light is incident from the outside, the light is reflected by the reflective electrode, and the light emitted from the light generating means passes through the transparent electrode.

여기서, 상기 콘택홀(270)은 반사창(R)과 투과창(T)의 경계면에 걸쳐서 형성된다.Here, the contact hole 270 is formed over the interface between the reflective window (R) and the transmission window (T).

즉, 콘택홀(270)은 게이트 절연막(140) 및 상기 소오스 전극(200a)이 중첩된 영역의 에지(a), 상기 에지(a)에서 연장된 소오스 전극의 측면(b) 및 게이트 절연막의 일부 영역(c)에 접하여 형성된다.That is, the contact hole 270 may include an edge (a) of a region where the gate insulating layer 140 and the source electrode 200a overlap, a side surface (b) of the source electrode extending from the edge (a), and a part of the gate insulating layer It is formed in contact with the region (c).

도 5는 본 발명의 다른 특징에 따른 a-si 타입의 박막 트랜지스터 기판을 도시한 도면이다.5 illustrates a-si type thin film transistor substrate according to another exemplary embodiment of the present invention.

도 5를 참조하면, 유리, 석영 또는 사파이어로 이루어진 투명 기판(100)상에 게이트 막으로서, 예컨대, 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo) 또는 몰리브덴 텅스텐(MoW)등의 단일 금속 막이나 이중 금속 막을 증착한후, 사진 식각 공정으로 상기 게이트 막을 패터닝하여 게이트 배선을 형성한다.Referring to FIG. 5, as a gate film on a transparent substrate 100 made of glass, quartz or sapphire, for example, a single metal such as chromium (Cr), aluminum (Al), molybdenum (Mo), or molybdenum tungsten (MoW) After depositing a film or a double metal film, the gate film is patterned by a photolithography process to form a gate wiring.

상기 무기 보호막(220)의 표면에는 박막 트랜지스터(200')의 소오스 전극(206)이 노출되도록 콘택홀(270)이 형성되어 있다.The contact hole 270 is formed on the surface of the inorganic passivation layer 220 to expose the source electrode 206 of the thin film transistor 200 ′.

여기서, 상기 콘택홀(270)은 반사창(R)과 투과창(T)의 경계면에 걸쳐서 형성된다.Here, the contact hole 270 is formed over the interface between the reflective window (R) and the transmission window (T).

즉, 콘택홀(270)은 게이트 절연막(140) 및 상기 소오스 전극(206)이 중첩된 영역의 에지(a), 상기 에지(a)에서 연장된 소오스 전극의 측면(b) 및 게이트 절연막의 일부 영역(c)을 밑면으로 하여 형성된다.That is, the contact hole 270 may include an edge (a) of a region where the gate insulating layer 140 and the source electrode 206 overlap each other, a side surface (b) of the source electrode extending from the edge (a), and a part of the gate insulating layer. It is formed with the area c as a bottom surface.

게이트 절연막의 일부 영역(c)을 밑면으로 추가하더라도 도4에서 도시한 콘택홀(270)의 구조와 동일한 결과를 가져오게 된다.Even if a part of the gate insulating layer c is added to the bottom surface, the same result as that of the contact hole 270 shown in FIG. 4 is obtained.

콘택홀(270)의 밑면을 제외한 다른 구조는 도 4에서 설명한 것과 동일하므로 나머지 설명은 생략하기로 한다.Other structures except for the bottom of the contact hole 270 are the same as those described with reference to FIG. 4, and thus the rest of the description will be omitted.

이러한 구조를 취하게 됨으로써 콘택홀(270)의 면적을 1/2로 감소시키는 효과를 가져와 그에 따른 반사율의 증가를 가져올 수 있을 뿐만 아니라 반사창의 면적을 늘리지 않으면서도 투과율에 영향을 주지 않게 된다.By taking such a structure, the area of the contact hole 270 may be reduced to 1/2, thereby increasing the reflectance, and not affecting the transmittance without increasing the area of the reflecting window.

상술한 박막 트랜지스터 기판에 따르면, 콘택홀을 소오스 전극과 층간 절연막 혹은 게이트 절연막이 모두 노출되도록 형성한다.According to the above-described thin film transistor substrate, the contact hole is formed so that both the source electrode and the interlayer insulating film or gate insulating film are exposed.

즉, 박막 트랜지스터 기판의 반사창과 투과창의 경계에 콘택홀을 형성시킴으로써 광의 반사율을 향상시켜 궁극적으로 표시 품질을 향상시킬 수 있다.That is, by forming a contact hole at the boundary between the reflective window and the transmission window of the thin film transistor substrate, the reflectance of the light can be improved and ultimately the display quality can be improved.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims (8)

절연 기판 상에 형성된 액티브 패턴;An active pattern formed on the insulating substrate; 상기 절연 기판 및 상기 액티브 패턴 상에 형성된 게이트 절연막;A gate insulating film formed on the insulating substrate and the active pattern; 상기 게이트 절연막 상에 형성된 게이트 전극;A gate electrode formed on the gate insulating film; 상기 게이트 전극 및 상기 게이트 절연막상에 형성된 층간 절연막;An interlayer insulating film formed on the gate electrode and the gate insulating film; 상기 층간 절연막을 패터닝하여 상기 액티브 패턴과 상기 게이트 절연막이 중첩되는 영역중 양측에 각각 형성된 소오스/드레인 전극;Source / drain electrodes formed on both sides of the region where the active pattern and the gate insulating layer overlap by patterning the interlayer insulating layer; 상기 소오스/드레인 전극 및 상기 층간 절연막상에 형성되고, 상기 소오스 전극 및 상기 층간 절연막을 부분적으로 노출시키는 콘택홀을 갖는 보호막; 및A protective film formed on the source / drain electrodes and the interlayer insulating film and having a contact hole partially exposing the source electrode and the interlayer insulating film; And 상기 보호막상에 일정 패턴으로 형성되고, 상기 콘택홀의 일부 영역을 포함한 복수개의 투과창을 갖는 반사 전극을 포함하는 박막 트랜지스터 기판.And a reflective electrode formed on the passivation layer in a predetermined pattern and having a plurality of transmission windows including a partial region of the contact hole. 제1 항에 있어서, 상기 투과창은 상기 콘택홀의 층간 절연막을 노출시키는 영역을 포함하여 형성된 것을 특징으로 하는 박막 트랜지스터 기판.The thin film transistor substrate of claim 1, wherein the transmission window includes a region that exposes the interlayer insulating layer of the contact hole. 제1 항에 있어서, 상기 콘택홀은 상기 층간 절연막 및 상기 소오스 전극이 중첩된 영역의 에지, 상기 에지에서 연장된 소오스 전극의 측면을 밑면으로 하여 형성된 것을 특징으로 하는 것을 특징으로 하는 박막 트랜지스터 기판.The thin film transistor substrate of claim 1, wherein the contact hole is formed with an edge of a region where the interlayer insulating layer and the source electrode overlap and a side surface of a source electrode extending from the edge as a bottom surface. 제3 항에 있어서, 상기 밑면은 층간 절연막의 일부 영역을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.The thin film transistor substrate of claim 3, wherein the bottom surface further comprises a portion of an interlayer insulating layer. 절연 기판 상에 형성된 게이트 전극;A gate electrode formed on the insulating substrate; 상기 절연 기판 및 상기 게이트 전극상에 형성된 게이트 절연막;A gate insulating film formed on the insulating substrate and the gate electrode; 상기 게이트 전극과 상기 게이트 절연막이 중첩되는 영역중 양측에 각각 형성된 소오스/드레인 전극;Source / drain electrodes formed on both sides of regions where the gate electrode and the gate insulating layer overlap with each other; 상기 소오스/드레인 전극 및 게이트 절연막상에 형성되고 상기 소오스 전극 및 상기 게이트 절연막을 부분적으로 노출시키는 콘택홀을 갖는 보호막; 및A protective film formed on the source / drain electrode and the gate insulating film and having a contact hole partially exposing the source electrode and the gate insulating film; And 상기 보호막상에 일정 패턴으로 형성되고, 상기 콘택홀의 일부 영역을 포함한 복수개의 투과창을 갖는 반사 전극을 포함하는 박막 트랜지스터 기판.And a reflective electrode formed on the passivation layer in a predetermined pattern and having a plurality of transmission windows including a partial region of the contact hole. 제5 항에 있어서, 상기 투과창은 상기 콘택홀의 게이트 절연막을 노출시키는 영역을 포함하여 형성된 것을 특징으로 하는 박막 트랜지스터 기판.The thin film transistor substrate of claim 5, wherein the transmission window comprises a region exposing a gate insulating layer of the contact hole. 제5 항에 있어서, 상기 콘택홀은 상기 게이트 절연막 및 상기 소오스 전극이 중첩된 영역의 에지, 상기 에지에서 연장된 소오스 전극의 측면을 밑면으로 하여 형성된 것을 특징으로 하는 것을 특징으로 하는 박막 트랜지스터 기판.The thin film transistor substrate of claim 5, wherein the contact hole is formed with an edge of a region where the gate insulating layer and the source electrode overlap and a side surface of a source electrode extending from the edge as a bottom surface. 제7 항에 있어서, 상기 밑면은 게이트 절연막의 일부 영역을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.The thin film transistor substrate of claim 7, wherein the bottom surface further includes a portion of the gate insulating layer.
KR1020030013284A 2003-03-04 2003-03-04 Thin film transistor substrate KR100962655B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030013284A KR100962655B1 (en) 2003-03-04 2003-03-04 Thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030013284A KR100962655B1 (en) 2003-03-04 2003-03-04 Thin film transistor substrate

Publications (2)

Publication Number Publication Date
KR20040078369A true KR20040078369A (en) 2004-09-10
KR100962655B1 KR100962655B1 (en) 2010-06-11

Family

ID=37363682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030013284A KR100962655B1 (en) 2003-03-04 2003-03-04 Thin film transistor substrate

Country Status (1)

Country Link
KR (1) KR100962655B1 (en)

Also Published As

Publication number Publication date
KR100962655B1 (en) 2010-06-11

Similar Documents

Publication Publication Date Title
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
US6683666B1 (en) Reflective-transmission type thin film transistor liquid crystal display
JP4855457B2 (en) Manufacturing method of reflection-transmission type liquid crystal display device
US7714963B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR20050069113A (en) Trans-reflective liquid crystal display device and method for fabricating the same
US6946680B2 (en) Liquid crystal display device with short-circuit preventing structure and method of fabricating the same
KR100685296B1 (en) Method of fabricating array substrate for transflective liquid crystal dispaly device
JP2006330471A (en) Substrate for display device, and liquid crystal display device equipped with same
US20080143908A1 (en) Thin film transistor substrate and method of fabricating the same
US20070153170A1 (en) Method of fabricating pixel structure
US6509943B2 (en) Reflective liquid crystal display device
US7903209B2 (en) Reflection-transmission type liquid crystal display device and method for manufacturing the same
KR100719333B1 (en) A thin film transistor liquid crystal display device capable of displaying images in both reflective and transmissive modes and a method for manufacturing it
KR100962655B1 (en) Thin film transistor substrate
KR20030050273A (en) Array substrate of transflective liquid crystal display device and the fabrication method
JP4818576B2 (en) Thin film transistor and display device including thin film transistor
KR100796936B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR100789148B1 (en) Transreflective type liquid crystal display apparatus
KR20070080105A (en) Thin flim transistor array substrate and method for fabricating the same
KR20060037699A (en) Method of manufacturing an array substrate
KR20060082640A (en) Manufacturing method of thin film transistor array panel
KR20050043411A (en) Thin film transistor array panel
KR20060082916A (en) Manufacturing method of thin film transistor array panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee