KR20040070513A

KR20040070513A - Display driving circuit and method

Info

Publication number: KR20040070513A
Application number: KR1020030006614A
Authority: KR
Inventors: 고대협
Original assignee: 엘지전자 주식회사
Priority date: 2003-02-03
Filing date: 2003-02-03
Publication date: 2004-08-11

Abstract

PURPOSE: A circuit and a method for driving a display are provided to simplify the construction of the circuit by reducing the number of devices connected to the driver chip as well as to drive the plasma display panel(PDP) with low power consumption. CONSTITUTION: A circuit for driving a display includes a driver chip(310) and a controller(320). The driver chip(310) is provided with a plurality of buffers(BF1_BFN) arranged in parallel and a plurality of switches(SW1-SWN) for outputting the PDP driving data. And, the controller(320) control the plurality of the switches(SW1-SWN) to be connected with one so as to generates the common charge between the output terminals of the plurality of buffers(BF1_BFN) before outputting the PDP driving data.

Description

DISPLAY DRIVING CIRCUIT AND METHOD}

본 발명은 디스플레이 장치에 관한 것으로 특히, PDP(Plasma Display Panel)에 있어서 디스플레이 구동 회로 및 방법에 관한 것이다.The present invention relates to a display device, and more particularly, to a display driving circuit and a method in a plasma display panel (PDP).

PDP(Plasma Display Panel)는 대형화가 용이한 평판 디스플레이(display)로서, 앞으로 기존 브라운관 방식의 티브이(TV)를 대체할 것으로 예측되는 제품이다.Plasma Display Panel (PDP) is a flat panel display that is easy to enlarge, and is expected to replace existing CRT TVs.

하지만, PDP는 생산 단가가 너무 비싸 대중화를 위해서는 저가격화를 실현해야 하는 문제가 남아 있다.However, PDP is too expensive to produce in order to popularize.

PDP의 생산 단가가 높은 이유의 하나는 셀 구동에 소모되는 전력(power)이너무 커서 이를 해결하기 위해 구동 회로에 에너지 회수 회로를 포함하기 때문이다.One reason for the high production cost of PDP is that the power consumed to drive the cell is so large that the energy recovery circuit is included in the driving circuit to solve this problem.

기존의 PDP 구동 회로는 이전 데이터에 의해 셀에 저장되어 있는 전하를 회수하여 다시 사용할 수 있도록 하는 방법을 많이 사용하고 있다.Conventional PDP driving circuits use a lot of methods to recover and reuse the charges stored in the cell by the previous data.

도1은 종래의 디스플레이 구동 회로를 도시한 것으로, 구동 칩에 탱크 캐패시터(tank capacitor)를 사용한 예를 도시한 것이다.1 shows a conventional display driving circuit, and shows an example in which a tank capacitor is used for a driving chip.

도1에서 'Ct'는 탱크 캐패시터로서 Vcc/2로 초기화되며, 스위치(S1)(S2)의 열고 닫음에 의한 탱크 캐패시터(Ct), 코일(L), 부하(Cload 즉, output capacitor)의 LC 공진을 이용하여 셀 전하를 저장하기 위한 것이다.In FIG. 1, 'Ct' is initialized to Vcc / 2 as a tank capacitor, and the LC of the tank capacitor Ct, the coil L, and the load (ie, the output capacitor) by opening and closing the switches S1 and S2. It is for storing cell charge by using resonance.

도1에서 각 다이오드(D1)(D2)는 LC 공진에 의한 오버슈트(overshoot)에 의해 탱크 캐패시터(Ct)에 과전압이 걸리는 것을 막기 위한 것이다.In Fig. 1, each of the diodes D1 and D2 is intended to prevent an overvoltage from being applied to the tank capacitor Ct by overshoot due to LC resonance.

그리고, 스위치(S3)(S4)는 에너지 회수에 의해 재사용되는 전하가 전력으로 재공급될 때 그 전력이 출력(output)을 충분히 구동시키지 못하므로 나머지의 전력을 채우기 위해 사용된다.Then, the switches S3 and S4 are used to fill the rest of the power since the electric power does not sufficiently drive the output when the charge reused by the energy recovery is supplied to the electric power again.

따라서, 종래 기술의 에너지 회수 과정을 설명하면, 스위치(S1,S2,S3)는 열려 있고 스위치(S4)는 닫혀 있는 초기 상태에서 시작하여 스위치(S4)를 열고 스위치(S2)를 닫은 후 피크치 검출(peak detection) 혹은 일정 시간 이후 스위치(S2)를 열고 스위치(S3)를 닫으며, 하이(high) 전위 유지 시간 이후 스위치(S3)를 열고 스위치(S1)를 닫은 후 일정 전위 검출 혹은 일정 시간 이후 스위치(S1)를 열고 스위치(S4)를 닫는 순서로 동작시키게 된다.Therefore, in the energy recovery process of the prior art, starting with the initial state in which the switches S1, S2 and S3 are open and the switch S4 is closed, the peak value is detected after opening the switch S4 and closing the switch S2. (peak detection) or after a certain time, open the switch (S2) and close the switch (S3), after the high potential holding time, open the switch (S3) and close the switch (S1) after a certain potential detection or after a certain time The switch S1 is opened and the switch S4 is operated in the order of closing.

이러한 도1의 회로는 매우 양호한 에너지 회수율을 가진다.This circuit of Figure 1 has a very good energy recovery.

그러나, 종래의 기술은 매우 양호한 에너지 회수율을 가지지만, 고전압에서 쓸 수 있는 고용량의 탱크 캐패시터와 저 저항의 스위치 및 다이오드 등과 같이 많은 부품을 구동 칩에 연결하기 때문에 회로 구성이 복잡해짐은 물론 생산 단가를 낮추는데 걸림돌로 작용하는 문제점이 있다.However, while the conventional technology has a very good energy recovery rate, the circuit configuration is complicated as well as the production cost because many components such as high capacity tank capacitors and low resistance switches and diodes that can be used at high voltages are connected to the driving chip. There is a problem acting as a stumbling block to lower.

또한, 종래 기술은 다수의 스위치의 열고 닫음에 의해 LC 공진을 이용하여 전하를 회수하는 방식임으로 스위치의 저항값에 의해 큰 지연 시간이 발생하는 경우 전하 공유를 달성하지 못하여 구동칩이 셀 전압을 주어진 시간 안에 원하는 값까지 충분히 올리지 못하는 문제점이 발생할 수 있다.In addition, the conventional technology is to recover the charge by using LC resonance by opening and closing a plurality of switches, when a large delay time occurs due to the resistance value of the switch does not achieve the charge sharing, the driving chip is given a cell voltage There may be a problem of not raising the desired value sufficiently in time.

따라서, 본 발명은 종래의 단점을 개선하기 위하여 PDP 구동칩의 출력신호를 천이시키기 직전에 순간적으로 출력단자를 하나로 연결함으로써 PDP 전극의 기생 캐패시터 간에 서로 전하를 공유하도록 하여 그 공유된 전하량만큼 전하 공급을 줄일 수 있도록 창안한 디스플레이 구동 회로 및 방법을 제공함에 목적이 있다.Therefore, in order to improve the disadvantages of the related art, the present invention connects the output terminals to a single terminal immediately before transitioning the output signal of the PDP driving chip so that the parasitic capacitors of the PDP electrodes share charge with each other, thereby supplying the charge by the amount of the shared charge. It is an object of the present invention to provide a display driving circuit and method invented so as to reduce the number of times.

도1은 일반적인 디스플레이 구동 회로를 보인 도면.1 shows a typical display driving circuit.

도2는 본 발명의 일실시예를 보인 회로도.2 is a circuit diagram showing an embodiment of the present invention.

도3은 본 발명의 다른 실시예를 보인 회로도.3 is a circuit diagram showing another embodiment of the present invention.

* 도면의 주요부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

210,310 : 구동칩 220,320 : 콘트롤러(controller)210,310: Driver chip 220,320: Controller

BF1~BFn : 버퍼 SW1~SWn : 스위치BF1 ~ BFn: Buffer SW1 ~ SWn: Switch

본 발명은 상기의 목적을 달성하기 위하여 디스플레이 구동 장치에 있어서, 병렬 배치된 다수의 버퍼(BF)와 각 버퍼의 출력 단자에 연결된 다수의 스위치(SW)를 내장하며 PDP 구동 데이터를 출력하는 구동칩(driver chip)과, 상기 다수의 스위치(SW)의 타측 단자에 공통으로 연결되어 상기 다수의 버퍼의 출력 단자에 공유 전하를 제공하는 탱크 캐패시터와, PDP 구동 데이터를 출력하기 전에 상기 다수의버퍼의 출력단자에 공유 전하를 제공하도록 상기 다수의 스위치를 하나로 연결시키는 콘트롤러를 구비하여 구성함을 특징으로 한다.In order to achieve the above object, the present invention provides a display driving device, comprising: a plurality of buffers (BF) arranged in parallel and a plurality of switches (SW) connected to output terminals of each buffer, and a driving chip for outputting PDP driving data; (driver chip), a tank capacitor commonly connected to the other terminals of the plurality of switches (SW) to provide shared charges to the output terminals of the plurality of buffers, and the plurality of buffers before outputting the PDP driving data. And a controller for connecting the plurality of switches to one to provide a shared charge to the output terminal.

또한, 본 발명은 상기의 목적을 달성하기 위하여 병렬 배치된 다수의 버퍼(BF)와 각 버퍼의 출력 단자에 연결된 다수의 스위치(SW)를 내장하며 PDP 구동 데이터를 출력하는 구동칩(driver chip)과, PDP 구동 데이터를 출력하기 전에 상기 다수의 버퍼의 출력단자 간에 공유 전하가 발생하도록 상기 다수의 스위치를 하나로 연결시키는 콘트롤러를 구비하여 구성할 수 있다.In addition, the present invention is a driver chip for outputting the PDP drive data by embedding a plurality of buffers (BF) and a plurality of switches (SW) connected to the output terminal of each buffer in parallel to achieve the above object And a controller that connects the plurality of switches to one to generate a shared charge between output terminals of the plurality of buffers before outputting the PDP driving data.

즉, 본 발명은 상기의 목적을 달성하기 위하여 디스플레이 구동 방법에 있어서, PDP 구동 데이터의 출력 시점인지를 판단하는 단계와, 상기에서 PDP 구동 데이터의 출력 시점으로 판단되면 데이터를 출력하기 직전에 전하 공유를 위해 순간적으로 다수의 출력단자들을 하나로 연결하는 단계와, 상기에서 다수의 출력단자들의 연결을 해지함과 동시에 PDP 구동 데이터를 출력하는 단계를 수행하도록 구성하는 것이다.In other words, the present invention provides a display driving method in order to achieve the above object, the step of determining whether the output time of the PDP drive data, and if it is determined that the output time of the PDP drive data, the charge sharing just before outputting the data For the sake of simplicity, the steps of connecting the plurality of output terminals to one moment and the step of disconnecting the plurality of output terminals and outputting the PDP driving data at the same time.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the drawings.

우선, 본 발명의 일실시예로서 도2는 구동 칩에 탱크 캐패시터(Ct)만을 연결한 회로를 도시한 것이다.First, FIG. 2 illustrates a circuit in which only a tank capacitor Ct is connected to a driving chip as an embodiment of the present invention.

도2에서 구동칩(210)은 버퍼(BF1~BFn)의 출력단자에 각각의 스위치(SW1~SWn)의 일측단자를 연결하고 그 스위치(SW1~SWn)의 타측단자를 탱크 캐패시터(Ct)에 공통 연결하여 구성한다.In FIG. 2, the driving chip 210 connects one terminal of each switch SW1 to SWn to the output terminal of the buffers BF1 to BFn, and the other terminal of the switches SW1 to SWn is connected to the tank capacitor Ct. Configure by connecting in common.

이와같이 구성한 본 발명의 일실시예에 대한 동작을 설명하면 다음과 같다.Referring to the operation of the embodiment of the present invention configured as described above are as follows.

디스플레이 패널을 구동하려는 경우 제어부(220)는 셀을 구동하기 전에 먼저 구동칩(210)의 각 출력단자(output1~outputN)를 탱크 캐패시터(Ct)에 연결하여 탱크 캐패시터(Ct)와 부하(Cload)의 전하 공유를 발생시키게 된다.In order to drive the display panel, the controller 220 first connects each output terminal (output 1 to output N) of the driving chip 210 to the tank capacitor Ct before driving the cell, and thus the tank capacitor Ct and the load Cload. Will cause charge sharing.

이때, 탱크 캐패시터(Ct)의 전위는 Vcc의 1/2 정도로 수렴하게 된다.At this time, the potential of the tank capacitor Ct converges to about 1/2 of Vcc.

이에 따라, rising 셀은 Vcc/2 볼트의 전위를 갖는 탱크 캐패시터(Ct)와 '0' 볼트의 전위를 갖는 부하(Cload) 간의 전하 공유에 의한 값을 갖게 되며, falling 셀은 Vcc 볼트의 전위를 갖는 부하(Cload)와 Vcc/2 볼트의 전위를 갖는 탱크 캐패시터(Ct) 간의 전하 공유에 의한 값을 갖게 된다.Accordingly, the rising cell has a value due to charge sharing between the tank capacitor Ct having a potential of Vcc / 2 volts and a load Cload having a potential of '0' volts, and the falling cell has a potential of Vcc volts. It has a value due to the charge sharing between the load (Cload) having and the tank capacitor (Ct) having a potential of Vcc / 2 volts.

이러한 본 발명의 일실시예는 탱크 캐패시터(Ct)와 셀의 기생 캐패시터 간의 전하 공유에 의한 에너지 회수를 하는 방법으로, 외부 소자가 매우 단순화되는 장점이 있다.One embodiment of the present invention is a method for energy recovery by the charge sharing between the tank capacitor (Ct) and the parasitic capacitor of the cell, there is an advantage that the external device is very simplified.

하지만, 본 발명의 일실시예는 탱크 캐패시터(Ct)와 셀의 기생 캐패시터 간의 전하 공유에 의한 에너지 회수를 사용함으로 외부 소자를 매우 단순화할 수 있지만, 종래 기술과 마찬가지로 고가의 고전압용 탱크 캐패시터를 구비하여야 함으로 생산 단가를 낮추는데 한계가 있다.However, one embodiment of the present invention can greatly simplify the external device by using the energy recovery by the charge sharing between the tank capacitor (Ct) and the parasitic capacitor of the cell, but, as in the prior art, it is provided with an expensive high voltage tank capacitor There is a limit to lower the production cost.

따라서, 본 발명의 다른 실시예로서 도3과 같이 탱크 캐패시터를 제거한 회로를 제안한다.Therefore, as another embodiment of the present invention, a circuit in which the tank capacitor is removed as shown in FIG. 3 is proposed.

본 발명의 다른 실시예는 도2의 회로에 고가의 고전압 탱크 캐패시터를 연결하여야 함으로 종래 기술에 비하여 생산 단가를 많이 줄이지 못하는 단점을 해결하기 위해 에너지 회수 효율이 조금 떨어지더라도 탱크 캐패시터를 제거하여 저가격/저전력으로 PDP 구동이 가능하도록 구성한다.Another embodiment of the present invention is to connect the expensive high voltage tank capacitor to the circuit of Figure 2 in order to solve the disadvantage that does not reduce the production cost much compared to the prior art even if the energy recovery efficiency is a little lower by removing the tank capacitor It is configured to enable PDP driving at low power.

즉, 본 발명의 다른 실시예는 도3의 회로도에 도시한 바와 같이, PDP(도면 미도시)로 구동 데이터를 출력하는 구동칩(310)과, PDP 구동 데이터를 PDP(도면 미도시)로 출력하기 직전에 상기 구동칩(310)의 내장 스위치(SW1~SWn)을 모두 온시키는 콘트롤러(320)를 구비하여 상기 구동칩(310)의 각 출력단자(output1~outputN) 간에 기생 캐패시터의 전하를 공유시킴으로 인해 그 전하량만큼의 전력 공급을 줄이도록 구성한다.That is, another embodiment of the present invention, as shown in the circuit diagram of Figure 3, the drive chip 310 for outputting the drive data to the PDP (not shown), and outputting the PDP drive data to the PDP (not shown) The controller 320 for turning on all of the built-in switches SW1 to SWn of the driving chip 310 to share the charge of the parasitic capacitors between the output terminals of the driving chip 310 is output. It is configured to reduce the power supply by that amount of charge.

이와 같이 구성한 본 발명의 다른 실시예에 대한 동작을 설명하면 다음과 같다.Referring to the operation of another embodiment of the present invention configured as described above are as follows.

디스플레이 패널을 구동하려는 경우 구동칩(310)은 버퍼(BF1~BFn)를 통해 PDP 구동 데이터를 출력단자(outut1~outputN)로 출력하는데, 콘트롤러(320)는 구동 데이터를 출력하기 직전에 상기 구동칩(310)의 내장 스위치(SW1~SWn)를 순간적으로 동시에 온(ON)시키게 된다.When driving the display panel, the driving chip 310 outputs the PDP driving data to the output terminals outut1 to outputN through the buffers BF1 to BFn, and the controller 320 immediately before outputting the driving data. The built-in switches SW1 to SWn of the 310 are turned on instantaneously.

이때, 구동칩(310)의 출력 단자(output1~outputN)에는 PDP 데이터 전극에 있는 기생 캐패시터(C1~Cn)가 모두 하나로 연결되어 그 기생 캐피시터(C1~Cn) 간에 전하 공유가 발생하게 된다. 즉, 데이터 천이 시점에서 rising 셀과 falling 셀을 순간적으로 연결시킴으로써 각 셀들 간의 전하를 공유시키게 된다.At this time, all of the parasitic capacitors C1 to Cn of the PDP data electrode are connected to the output terminals output1 to outputN of the driving chip 310 so that charge sharing occurs between the parasitic capacitors C1 to Cn. That is, at the time of data transition, the rising and falling cells are instantaneously connected to share charges between the cells.

따라서, 구동칩(310)에서 구동 데이터를 출력할 때 PDP(도면 미도시)의 기생 캐패시터(C1~Cn) 간의 공유된 전하량만큼 공급 전원을 줄이게 된다.Therefore, when the driving data is output from the driving chip 310, the supply power is reduced by the amount of electric charge shared between the parasitic capacitors C1 to Cn of the PDP (not shown).

상기에서 상세히 설명한 바와 같이 본 발명은 구동칩에 연결되는 소자를 줄임으로써 회로 구성을 단순화시킴은 물론 저전력으로 PDP 구동을 가능하게 하는 효과가 있다.As described in detail above, the present invention has the effect of simplifying the circuit configuration by reducing the elements connected to the driving chip and of enabling the PDP driving at low power.

특히, 본 발명은 다른 실시예의 경우 탱크 캐패시터도 제거하고 PDP의 기생 캐패시터의 전하를 공유하도록 함으로써 회로 구성을 단순화함은 물론 생산 단가를 절감시키는 효과가 있다.In particular, the present invention has the effect of simplifying the circuit configuration and reducing the production cost by removing the tank capacitor and sharing the charge of the parasitic capacitor of the PDP in another embodiment.

Claims

In the PDP (Plasma Display Panel) driving device,

A driver chip for outputting PDP driving data with a plurality of buffers (BF) arranged in parallel and a plurality of switches (SW) connected to output terminals of each buffer;

And a controller for connecting the plurality of switches to one to generate a shared charge between the output terminals of the plurality of buffers before outputting the PDP driving data.

The display driving circuit according to claim 1, further comprising a tank capacitor which is commonly connected to the other terminals of the plurality of switches (SW) to provide shared charges to the output terminals of the plurality of buffers.

In the plasma display panel (PDP) driving method,

Determining whether it is an output time point of the PDP driving data;

If it is determined that the output time of the PDP drive data, the step of sharing a charge by connecting a plurality of output terminals to one immediately before outputting data,

And outputting PDP driving data at the same time as disconnecting the plurality of output terminals.