KR20040069528A

KR20040069528A - Spacer structure of fed panel

Info

Publication number: KR20040069528A
Application number: KR1020030005951A
Authority: KR
Inventors: 조영목
Original assignee: 엘지전자 주식회사
Priority date: 2003-01-29
Filing date: 2003-01-29
Publication date: 2004-08-06

Abstract

PURPOSE: A structure of a spacer for FED panel is provided to remove the electric charges electrified with the spacer, prevent the distortion of the electric field, and improve the color purity and the luminance by forming the spacer having a specific resistance of 10¬6 to 10¬12¥Øm with a mixing phase of a conductor and a nonconductor. CONSTITUTION: An FED panel includes an anode plate, a cathode plate, and a spacer. The spacer is installed between the anode plate and the cathode plate. The spacer is formed with a mixing phase material of a conductor and a nonconductor. A specific resistance of the mixing phase material corresponds to a range of 10¬6 to 10¬12¥Øm.

Description

Spacer structure of FD panel {SPACER STRUCTURE OF FED PANEL}

본 발명은 에프이디 패널의 스페이서에 관한 것으로, 특히 스페이서의 대전을 방지하여 전계의 왜곡이 발생되는 것을 방지할 수 있도록 한 에프이디 패널의 스페이서 구조에 관한 것이다.The present invention relates to a spacer of an FDP panel, and more particularly, to a spacer structure of an FDP panel to prevent the electric charge of the spacer from being generated.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 디스플레이의 수요는 더욱 증가하고, 요구되는 디스플레이 형태도 다양해지고있다.With the rapid development of information and communication technology and the demand for the visualization of diversified information, the demand for electronic displays is increasing and the required display forms are also diversified.

일예로 휴대용 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다. 또한 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서 이러한 요구사항을 만족시키기 위해서는 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판디스플레이장치의 개발이 절실히 필요하게 되었다.For example, in an environment where mobility is emphasized, such as a portable information device, a display having a small weight, volume, and power consumption is required, and when used as an information medium for the public, display characteristics of a large viewing angle are required. In addition, in order to satisfy such demands, electronic displays require conditions such as large size, low price, high performance, high definition, thinness, and light weight, so that a light and thin flat panel display that can replace the existing CRT is required to satisfy these requirements. The development of the device is urgently needed.

현재 정보표시매개체의 대부분을 차지하고 있는 CRT는 성능을 우수하지만 대화면화를 하면 할수록 부피와 무게가 증가되고 고전압, 고소비전력 등의 문제점을 가지고 있다.CRT, which currently occupies most of information display media, has excellent performance, but the larger the screen, the larger the volume and weight, and the problems such as high voltage and high power consumption.

따라서, 이러한 CRT를 대체할 평판 디스플레이의 개발이 활발하게 진행되고 있으며, 현재 LCD, PDP, VFD 등은 상용화에 이르렇고, 그밖에 FED는 이들 디스플레이들의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다.Accordingly, the development of flat panel displays to replace such CRTs is actively underway. Currently, LCD, PDP, and VFD have been commercialized, and FED has attracted attention as a next-generation flat panel display for overcoming all these displays. I am getting it.

특히 전계방출소자(FED:Field Emission Device)는 전극구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 풀 칼라(full-color), 풀 그레이 스케일(full-gray scale), 높은 휘도, 높은 비디오 레이트(video rate) 속도 등 디스플레이가 갖추어야야 할 장점들을 고루 갖추고 있다.In particular, the field emission device (FED) has a simple electrode structure, high-speed operation based on the same principle as the CRT, full color, full gray scale, high luminance, It has all the advantages that a display should have, such as a high video rate rate.

도 1은 종래 마이크로 팁형 전계방출소자가 적용된 FED 패널의 개략단면도이고, 도 2는 도 1의 A부 확대단면도로서, 이에 도시된 바와 같이, 에노드 플레이트(anode plate)(1)와 캐소드 플레이트(cathode plate)(2)가 진공상태의 갭(gap)(3)이 형성되도록 일정간격을 두고 상,하측에 설치되어 있고, 그 에노드 플레이트(1)와 캐소드 플레이트(2)의 사이에 갭(3)이 유지될 수 있도록 스페이서(spacer)(4)가 설치되어 있다.1 is a schematic cross-sectional view of a FED panel to which a conventional micro-tip field emission device is applied, and FIG. 2 is an enlarged cross-sectional view of part A of FIG. 1, and as shown therein, an anode plate 1 and a cathode plate ( Cathode plates (2) are provided on the upper and lower sides at regular intervals to form vacuum gaps (3), and the gap between the anode plate (1) and the cathode plate (2) Spacers 4 are provided to hold 3).

그리고, 상기 에노드 플레이트(1)는 전면판(5)의 내측면에 콘트라스트(contrast)를 높이기 위한 블랙 메트릭스(black matrix)(6)와 형광체(7) 및 에노드 전극((8)이 차례로 형성되어 있고, 상기 스페이서(4)의 하측에는 그라운드 전극(9)이 형성되어 있다.In addition, the anode plate 1 has a black matrix 6, a phosphor 7, and an anode electrode 8 in order to increase contrast on the inner surface of the front plate 5. The ground electrode 9 is formed below the spacer 4.

또한, 상기 캐소드 플레이트(2)는 기판(11)의 상면에 캐소드 전극(12)이 형성되어 있고, 그 캐소드 전극(12)의 상면에는 전자방출원인 에미터(emitter)(13)가 형성되어 있다.The cathode plate 2 has a cathode electrode 12 formed on an upper surface of the substrate 11, and an emitter 13, which is an electron emission source, is formed on an upper surface of the cathode electrode 12. .

또한, 상기 캐소드 전극(12)의 상측에는 에미터(13)에서 발생되는 전자를 끌어내기 위한 게이트(gate)(14a)가 형성된 게이트 전극(14)이 형성되어 있고, 게이트 전극(14)과 캐소드 전극(12)은 게이트 인슐레이터(insulator)(15)에 의해 절연이 되어 있다.In addition, a gate electrode 14 having a gate 14a for drawing electrons generated from the emitter 13 is formed above the cathode electrode 12, and the gate electrode 14 and the cathode are formed. The electrode 12 is insulated by a gate insulator 15.

그리고, 상기 게이트 전극(14)의 상측에는 전자를 집속하기 위한 포커싱 전극(16)이 설치되어 있고, 그 포커싱 전극(16)과 게이트 전극(14)은 포커싱 인슐레이터(17)에 의해 절연되어 있다.A focusing electrode 16 for focusing electrons is provided above the gate electrode 14, and the focusing electrode 16 and the gate electrode 14 are insulated by a focusing insulator 17.

상기와 같이 설치되는 전계방출소자는 게이트 전극(14)과 캐소드 전극(12)의양단에 충분한 전압이 인가되면 이로인해 강한 전계가 형성되며, 그와 같이 형성된 전계에 의해 에미터(13)에서 양자역학적 터널링 현상에 의해 전자들이 방출된다. 방출된 전자들은 게이트 전극(14)의 게이트(14a)를 통과하게 되며, 이때 전계방출어레이(FEA:Field Emitter Array)는 게이트 전극(14)과 캐소드 전극(12)을 통하여 메트릭스 어드레스(matrix addres)되며, 게이트 전극(14)에 전압이 걸리는 시간동안 전자의 방출되어 진다.In the field emission device installed as described above, when a sufficient voltage is applied to both ends of the gate electrode 14 and the cathode electrode 12, a strong electric field is formed thereby, and thus the quantum is emitted from the emitter 13 by the electric field thus formed. Electrons are emitted by the mechanical tunneling phenomenon. The emitted electrons pass through the gate 14a of the gate electrode 14, and a field emitter array (FEA) is formed through matrix gates through the gate electrode 14 and the cathode electrode 12. The electrons are emitted during the time when the voltage is applied to the gate electrode 14.

상기와 같이 방출되어 가속된 전자들은 상측의 에노드 전극(8) 후면에 위치한 형광체(7)의 픽셀(pixel)에 높은 에너지를 가지고 충돌하여 발광하며, 메트릭스 배열된 R(red), G(green), B(blue)의 형광체 도트들(phosphor dots)에 의해 칼라 디스플레이(color display)가 구현되어 진다.The electrons emitted and accelerated as described above collide and emit light with high energy at a pixel of the phosphor 7 positioned on the rear side of the upper anode electrode 8, and are arranged in matrix R (red) and G (green). ), A color display is realized by phosphor dots of B (blue).

상기와 같은 전계방출소자에서 높은 색순도와 휘도를 갖는 패널을 제작하기 위해서는 에미터(13)에서 방출된 전자가 정확히 그에 대응되는 형광체(7)에 가속되어 충돌하여야 한다. 만약 전자가 에미터(13)에 해당하는 형광체(7)를 때리지 못하고 인접하고 있는 형광체(7)를 때리게 되면 인접 형광체(7)에서도 발광이 일어나서 색순도가 떨어지는 문제가 발생된다. 또한 해당되는 형광체(7)는 휘도가 그만큼 감소되어 어둡게 나타난다. 따라서 이상적인 전계방출소자의 전자빔은 캐소드 플레이트(2)에서 수직하게 이동하여 각 해당하는 형광체(7)만을 여기하여야 한다.In order to fabricate a panel having high color purity and brightness in the field emission device as described above, electrons emitted from the emitter 13 must be accelerated and collided with the phosphor 7 corresponding thereto. If the electrons do not hit the phosphors 7 corresponding to the emitter 13 but hit the adjacent phosphors 7, light emission occurs in the adjacent phosphors 7, thereby degrading color purity. In addition, the corresponding phosphor 7 is reduced in brightness to appear dark. Therefore, the electron beam of the ideal field emission device must move vertically in the cathode plate 2 to excite only each corresponding phosphor 7.

전자빔은 근본적으로 등전위면에 수직하게 이동하는 힘을 받게 된다. 서로 평행하게 마주보고 있는 캐소드 플레이트(2)와 에노드 플레이트(1) 사이에 전압이 인가되면 두판의 사이에는 두판과 평행인 등전위면이 형성되므로 전자빔은 캐소드플레이트(2)에 수직하게 이동하여야 한다. 그러나 실제 전계방출소자에서는 이와 같은 전자빔의 이동을 방해하여 빔의 왜곡을 발생시키는 요소들이 존재한다.The electron beam is essentially forced to move perpendicular to the equipotential plane. When voltage is applied between the cathode plate 2 and the anode plate 1 facing in parallel to each other, an equipotential surface parallel to the two plates is formed between the two plates, so the electron beam must move perpendicular to the cathode plate 2. . However, in actual field emission devices, there are elements that disturb the movement of the electron beam to generate the distortion of the beam.

여러 가지 요소들 중 스페이서(4)에 의한 전자빔의 왜곡이 가장 심각한 문제를 나타내고 있다. 전계방출표시소자에서 전계를 유지하기 위해서는 스페이서(4)는 기본적으로 절연체이어야 한다. 절연체는 이차전자 방출계수가 1보다 크기 때문에 인접 에미터(13)에서 전자빔을 맞는 경우 (+)로 대전이 이루어진다. 이런 스페이서(4)의 대전은 스페이서(4) 주변의 전계를 왜곡하고 이에 의하여 전자빔의 왜곡이 발생된다.Among the various factors, the distortion of the electron beam by the spacer 4 represents the most serious problem. In order to maintain an electric field in the field emission display device, the spacer 4 should basically be an insulator. Since the insulator has a secondary electron emission coefficient greater than 1, the charge is positive when the electron beam is hit by the adjacent emitter 13. Such charging of the spacer 4 distorts the electric field around the spacer 4, thereby causing distortion of the electron beam.

따라서, 종래에는 상기와 같은 전계왜곡을 방지하기 위한 여러 가지의 방안들이 제안되고 있다. 그 방안중 대표적인 것은 스페이서(4)의 측면에 이차전자방출계수가 낮은 물질을 증착하는 방법, 스페이서(4)의 측면에 전도성박막을 증착하는 방법, 스페이서(4)의 측면에 금속의 전극띠를 형성하는 방법 등이 있다. 그러나 이와 같은 방법들은 스페이서(4)를 제작한 후에 별도의 공정을 추가하여 행해지는 것으로 제조공수 및 제조원가를 증가시키는 문제점이 있었다.Accordingly, various methods for preventing the electric field distortion as described above have been proposed. Representative methods include a method of depositing a material having a low secondary electron emission coefficient on the side of the spacer 4, a method of depositing a conductive thin film on the side of the spacer 4, and a metal electrode strip on the side of the spacer 4. Forming method; However, these methods are performed by adding a separate process after manufacturing the spacer 4, there is a problem to increase the manufacturing labor and manufacturing cost.

상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 스페이서에 추가적인 공정없이 대전이 방지되어지도록 하여 대전에 의한 전계의 왜곡이 발생되는 것을 방지할 수 있도록 하는데 적합한 에프이디 패널의 스페이서 구조를 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention devised in view of the above problems is to provide a spacer structure of an FD panel suitable for preventing electric charge from occurring due to electric charge so that charging is prevented without additional processing on the spacer. have.

도 1은 종래 마이크로 팁형 전계방출소자가 적용된 FED 패널의 개략단면도.1 is a schematic cross-sectional view of a FED panel to which a conventional micro-tip field emission device is applied.

도 2는 종래 A부의 확대단면도.2 is an enlarged cross-sectional view of a conventional portion A;

도 3은 본 발명의 스페이서를 가지는 MIM형 FED 패널의 개략단면도.3 is a schematic cross-sectional view of a MIM type FED panel having a spacer of the present invention.

도 4는 본 발명에 따른 전계방출소자의 확대단면도.Figure 4 is an enlarged cross-sectional view of the field emission device according to the present invention.

도 5는 본 발명에 따른 스페이서 재료의 미세구조변화 모식도.5 is a schematic view of the microstructure change of the spacer material according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

101 : 에노드 플레이트 102 : 캐소드 플레이트101: anode plate 102: cathode plate

104 : 스페이서104: spacer

상기와 같이 구성되는 본 발명의 목적을 달성하기 위하여In order to achieve the object of the present invention configured as described above

에노드 플레이트와 캐소드 플레이트의 사이에 스페이서가 설치되어 있는 에프이디 패널에 있어서,In the FPD panel in which a spacer is provided between the anode plate and the cathode plate,

상기 스페이서는 전도체와 부도체의 혼합상을 이루는 물질로 된 것을 특징으로 하는 에프이디 패널의 스페이서 구조가 제공된다.The spacer is provided with a spacer structure of the FDP panel, characterized in that the material of the mixed phase of the conductor and the non-conductor.

이하, 상기와 같이 구성되는 본 발명 에프이디 패널의 그라운드 전극구조를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.Hereinafter, the ground electrode structure of the FDP panel of the present invention configured as described above will be described in detail with reference to embodiments of the accompanying drawings.

도 3은 본 발명의 스페이서를 가지는 MIM형 FED 패널의 개략단면도이고, 도 4는 본 발명에 따른 전계방출소자의 확대단면도이며, 도 5는 본 발명에 따른 스페이서 재료의 미세구조변화 모식도이다.3 is a schematic cross-sectional view of a MIM type FED panel having a spacer of the present invention, FIG. 4 is an enlarged cross-sectional view of the field emission device according to the present invention, and FIG. 5 is a schematic diagram showing the microstructure change of the spacer material according to the present invention.

도시된 바와 같이, 상부의 에노드 플레이트(101)와 하부의 캐소드 플레이트(102)가 일정간격으로 두고 배치되어 있고, 그 에노드 플레이트(101)와 캐소드 플레이트(102) 사이의 가장자리에는 내부를 진공으로 유지할 수 있도록 실링하는 실링재(미도시)가 설치되어 있으며, 그 실링재(미도시)가 설치된 에노드 플레이트(101)와 캐소드 플레이트(102)의 내부에는 에노드 플레이트(101)와 캐소드 플레이트(102)가 항상 일정간격이 유지될 수 있도록 스페이서(104)가 설치되어 있다.As shown, the upper anode plate 101 and the lower cathode plate 102 are arranged at regular intervals, and the inside is vacuumed at the edge between the anode plate 101 and the cathode plate 102. Sealing material (not shown) is installed to maintain the sealing material, the inside of the anode plate 101 and the cathode plate 102, the sealing material (not shown) is installed, the anode plate 101 and the cathode plate 102 The spacer 104 is installed so that a constant distance can be maintained at all times.

그리고, 상기 에노드 플레이트(101)는 소정면적의 전면유리(111) 내측면에 형광체(112)가 형성된 구조로 되어 있다.The anode plate 101 has a structure in which a phosphor 112 is formed on an inner surface of the windshield 111 having a predetermined area.

또한, 상기 캐소드 플레이트(102)는 후면유리(201)의 상면에 형성되는 제1버퍼층(202) 및 제2버퍼층(203)과, 그 제2버퍼층(203)의 상면에 형성되는하부전극(204)과, 그 하부전극(204)의 상면에 형성되는 터널절연막(205)과, 그 터널절연막(205)의 외측에 형성되는 필드절연막(206)과, 상기 터널절연막(205)의 상면에 형성되는 상부전극(207)과, 그 상부전극(207의 외측에 형성되는 상부전극버스(208)와, 그 상부전극버스(208)의 상부에 차례로 형성되는 오버행 절연막(209) 및 탑전극(210)으로된 MIM(metal-insulator-metal)형의 전계방출소자(211)들이 형성되어 있어서, 상부전극(207)과 하부전극(204)에 전계를 가했을때 터널절연막(205)에서 전자가 상측의 형광체(112) 방향으로 방출되어지도록 되어 있다.In addition, the cathode plate 102 includes a first buffer layer 202 and a second buffer layer 203 formed on an upper surface of the rear glass 201, and a lower electrode 204 formed on an upper surface of the second buffer layer 203. ), The tunnel insulating film 205 formed on the upper surface of the lower electrode 204, the field insulating film 206 formed on the outer side of the tunnel insulating film 205, and the upper surface of the tunnel insulating film 205. An upper electrode 207, an upper electrode bus 208 formed outside the upper electrode 207, and an overhang insulating film 209 and a top electrode 210 sequentially formed on the upper electrode bus 208. MIM (metal-insulator-metal) field emission devices 211 are formed, and when the electric field is applied to the upper electrode 207 and the lower electrode 204, electrons in the tunnel insulating film 205 are formed on the upper phosphor ( 112).

그리고, 상기 에노드 플레이트(101)와 캐소드 플레이트(102)의 사이에 설치되는 스페이서(104)는 전도체와 부도체의 혼합상을 이루는 구조의 재료로 되어 있다. 전도체로는 금속, 세라믹스 등 전자전도성을 나타내는 재료를 이용하며 부도체로는 기계적 강도 및 절연성을 나타내는 산화물 및 유리 등을 이용한다.The spacer 104 provided between the anode plate 101 and the cathode plate 102 is made of a material having a structure forming a mixed phase of a conductor and a nonconductor. As the conductor, a material exhibiting electronic conductivity such as metal and ceramics is used, and as the insulator, oxide and glass exhibiting mechanical strength and insulation are used.

또한, 상기와 같이 제조되는 혼합상의 스페이서(104)는 비저항이 10⁶-10¹²Ωm의 범위를 가지도록 하는 것이 바람직하다.In addition, it is preferable that the spacer 104 prepared as described above has a specific resistance in the range of 10 ⁶ -10 ¹² Ωm.

부연하여 설명하면, 전계방출표시소자에 적용되는 스페이서(104)는 여러 가지 조건을 갖추어야 하는데, 상,하측의 전계를 유지하기 위해 기본적으로 절연체이어야 한다. 그런데는 절연체는 이차전자방출계수가 1보다 크기 때문에 대전이 이루어지고, 그에 따라 전계의 왜곡 및 전자빔의 왜곡이 발생한다. 그러나 스페이서(104)가 기본적으로 절연특성이 요구되기 때문에 전도성이 높은 재료의 사용은 불가하며, 비저항이 10⁶-10¹²Ωm의 범위를 가지는 것이 재료가 가능한 것으로 연구결과 밝혀졌다.In detail, the spacer 104 applied to the field emission display device must have various conditions, and should be basically an insulator in order to maintain the upper and lower electric fields. By the way, the insulator is charged because the secondary electron emission coefficient is greater than 1, thereby causing electric field distortion and electron beam distortion. However, since the spacer 104 basically requires an insulating property, it is impossible to use a material having high conductivity, and research has shown that the material can have a specific resistance in the range of 10 ⁶ -10 ¹² Ωm.

상기와 같은 비저항 범위를 가지는 재료의 제조는 전도체와 부도체의 혼합상을 이루는 재료를 제조하는 것에 의해 가능하며, 이와 같은 재료를 제조할때의 주의할 점은 도 5의 a)에서와 같이 전도체의 조성이 적은 경우 부도체의 특성이 나타나지만 b)와 같이 전도체의 조성이 증가함에 따라 전도체간의 평균거리가 줄어들어 이들간의 터널링 전류 등에 의한 전도가 가능해져 비저항의 감소가 나타나며 c)와 같이 더욱 조성이 증가할 경우 전도체 간의 완전한 전도패스가 형성되어 전체 물질은 완전한 전도성을 갖게 된다. 따라서 적절한 전도체 물질의 조성을 선택하여 물질 전체의 저항을 조절하는 것이 가능하다.The production of a material having a specific resistance range as described above is possible by manufacturing a material that forms a mixed phase of a conductor and a non-conductor, and care should be taken when manufacturing such a material as shown in FIG. When the composition is small, the characteristics of the insulator are shown, but as the composition of the conductor increases as shown in b), the average distance between the conductors decreases, so that conduction by tunneling currents between them becomes possible, resulting in a decrease in specific resistance. In this case, a complete conduction path is formed between the conductors so that the entire material has full conductivity. It is therefore possible to control the resistance of the material as a whole by selecting the appropriate composition of the conductor material.

즉, 전도체의 조성에 따라 부도체-도체 전이가 발생하며, 전도체 조성의 조절을 통하여 목적 비저항인 10⁶-10¹²Ωm의 구현이 가능하다.That is, a non-conductor transition occurs according to the composition of the conductor, and by controlling the composition of the conductor, it is possible to realize a target resistivity of 10 ⁶ -10 ¹² Ωm.

이상에서 상세히 설명한 바와 같이, 본 발명 에프이디 패널의 스페이서 구조는 전도체와 부도체의 혼합상으로 제조하되, 비저항이 10⁶-10¹²Ωm의 범위를 가지도록 제조하여, 스페이서에 대전되는 전자가 외부로 제거되어 전계의 왜곡을 방지하고, 그에 따라 전자빔의 왜곡이 방지되어 높은 색순도와 휘도를 가지는 패널의 제작이 가능한 효과가 있다.As described in detail above, the spacer structure of the FDP panel of the present invention is manufactured by a mixed phase of a conductor and a non-conductor, and manufactured to have a specific resistance in the range of 10 ⁶ -10 ¹² Ωm, so that electrons charged to the spacer are externally It is removed to prevent the distortion of the electric field, thereby preventing the distortion of the electron beam it is possible to produce a panel having a high color purity and brightness.

Claims

In the FPD panel in which a spacer is provided between the anode plate and the cathode plate,

The spacer is a spacer structure of the FDP panel, characterized in that the material consisting of a mixed phase of the conductor and the non-conductor.

The method of claim 1,

The spacer material of the FDP panel, characterized in that the mixed phase material of the spacer has a specific resistance of 10 ⁶ -10 ¹² Ωm.