KR20040069151A - Spacer for fed panel and fabrication method thereof - Google Patents

Spacer for fed panel and fabrication method thereof Download PDF

Info

Publication number
KR20040069151A
KR20040069151A KR1020030005608A KR20030005608A KR20040069151A KR 20040069151 A KR20040069151 A KR 20040069151A KR 1020030005608 A KR1020030005608 A KR 1020030005608A KR 20030005608 A KR20030005608 A KR 20030005608A KR 20040069151 A KR20040069151 A KR 20040069151A
Authority
KR
South Korea
Prior art keywords
spacer
tape
insulating
conductive
panel
Prior art date
Application number
KR1020030005608A
Other languages
Korean (ko)
Other versions
KR100504789B1 (en
Inventor
최호성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0005608A priority Critical patent/KR100504789B1/en
Publication of KR20040069151A publication Critical patent/KR20040069151A/en
Application granted granted Critical
Publication of KR100504789B1 publication Critical patent/KR100504789B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/88Mounting, supporting, spacing, or insulating of electrodes or of electrode assemblies
    • H01J1/96Spacing members extending to the envelope
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/18Assembling together the component parts of electrode systems
    • H01J9/185Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86Vessels; Containers; Vacuum locks
    • H01J29/864Spacers between faceplate and backplate of flat panel cathode ray tubes

Abstract

PURPOSE: A spacer for FED panel and a fabricating method thereof are provided to prevent the distortion of the electric field and reduce the power consumption by preventing the electrification of the spacer. CONSTITUTION: An FED panel includes a spacer, which is installed between an anode plate and a cathode plate. The spacer is formed with a three-layer tape including an insulating tape(111) and a conductive tape(112) adhered on both sides of the insulating tape. A specific resistance of an insulating material of the insulating tape is more than 10¬12¥Øcm. The insulating material of the insulating tape is formed with one of Al2O3 and SiN.

Description

에프이디 패널용 스페이서 및 그 제조방법{SPACER FOR FED PANEL AND FABRICATION METHOD THEREOF}Spacer for FPD panel and manufacturing method therefor {SPACER FOR FED PANEL AND FABRICATION METHOD THEREOF}

본 발명은 에프이디 패널의 스페이서에 관한 것으로, 특히 스페이서의 대전을 방지하여 전계의 왜곡이 발생되는 것을 방지할 수 있도록 함과 아울러 소모전력이 감소되어지도록 한 에프이디 패널용 스페이서 및 그 제조방법에 관한 것이다.The present invention relates to a spacer of a FDP panel, and in particular to prevent the electric charge of the spacer to prevent the distortion of the electric field and to reduce the power consumption of the FDP panel spacer and its manufacturing method It is about.

CRT와 같은 우수한 특성의 화질을 제공하면서도 LCD나 PDP의 두께를 구현할 수 있는 FED(전계방출소자)는 여러 가지의 장점으로 인해 그에 대한 연구가 활발하게 진행되고 있다.FED (Field Emission Device), which can realize the thickness of LCD or PDP while providing image quality with excellent characteristics like CRT, is being actively researched due to various advantages.

상기와 같은 FED를 구비하는 FED 패널이 도 1에 도시된 바, 이를 참고로 간단히 설명하면, 전면판(1)의 내측면에 발광이 되는 형광체(2)와 블랙메트릭스(3)가 도포되어 있는 에노드 플레이트(4)와, 그 에노드 플레이트(4)의 하측에 일정 갭이 유지되도록 배치되며 기판(5)의 상면에 전자방출원이 에미터(6)를 가지는 다수개의 FED(7)가 설치되어 이루어진 캐소드 플레이트(8) 및 상기 에노드 플레이트(4)와 캐소드 플레이트(8)의 사이에 설치되어 일정 진공 갭이 유지될 수 있도록 지지하는 스페이서(9)로 구성되어 있다.The FED panel having the FED as described above is shown in FIG. 1, which is briefly described with reference to FIG. 1, in which phosphors 2 and black metrics 3 which emit light are coated on the inner surface of the front plate 1. An anode plate 4 and a plurality of FEDs 7 are arranged so that a constant gap is maintained below the anode plate 4 and an electron emission source has an emitter 6 on the upper surface of the substrate 5. It is composed of a cathode plate (8) formed and a spacer (9) provided between the anode plate (4) and the cathode plate (8) to support a constant vacuum gap.

상기와 같이 설치되는 전계방출소자는 게이트 전극과 캐소드 전극의 양단에 충분한 전압이 인가되면 이로인해 강한 전계가 형성되며, 그와 같이 형성된 전계에 의해 에미터(6)에서 양자역학적 터널링 현상에 의해 전자들이 방출된다.In the field emission device installed as described above, when a sufficient voltage is applied to both ends of the gate electrode and the cathode electrode, a strong electric field is formed thereby. Are released.

상기와 같이 방출되어 가속된 전자들은 상측에 위치한 형광체(2)의 픽셀(pixel)에 높은 에너지를 가지고 충돌하여 발광하며, 메트릭스 배열된 R(red), G(green), B(blue)의 형광체 도트들(phosphor dots)에 의해 칼라 디스플레이(color display)가 구현되어 진다.The electrons emitted and accelerated as described above collide and emit light with high energy at a pixel of the phosphor 2 located above, and the matrix of R (red), G (green), and B (blue) phosphors is arranged in a matrix. Color displays are realized by dots.

상기와 같은 전계방출소자에서 높은 색순도와 휘도를 갖는 패널을 제작하기위해서는 에미터(6)에서 방출된 전자가 정확히 그에 대응되는 형광체(2)에 가속되어 충돌하여야 한다. 만약 전자가 에미터(6)에 해당하는 형광체(2)를 때리지 못하고 인접하고 있는 형광체(2)를 때리게 되면 인접 형광체(2)에서도 발광이 일어나서 색순도가 떨어지는 문제가 발생된다. 또한 해당되는 형광체(2)는 휘도가 그만큼 감소되어 어둡게 나타난다. 따라서 이상적인 전계방출소자의 전자빔은 캐소드 플레이트(8)에서 수직하게 이동하여 각 해당하는 형광체(2)만을 여기하여야 한다.In order to manufacture a panel having high color purity and luminance in the field emission device as described above, electrons emitted from the emitter 6 must be accelerated and collided with the phosphor 2 corresponding to the same. If the electrons do not hit the phosphors 2 corresponding to the emitter 6 but hit the adjacent phosphors 2, light emission occurs in the adjacent phosphors 2, thereby degrading color purity. In addition, the corresponding phosphor 2 is reduced in brightness and appears dark. Therefore, the electron beam of the ideal field emission device must move vertically in the cathode plate 8 to excite only each corresponding phosphor 2.

전자빔은 근본적으로 등전위면에 수직하게 이동하는 힘을 받게 된다. 서로 평행하게 마주보고 있는 캐소드 플레이트(8)와 에노드 플레이트(4) 사이에 전압이 인가되면 두판의 사이에는 두판과 평행인 등전위면이 형성되므로 전자빔은 캐소드 플레이트(8)에 수직하게 이동하여야 한다. 그러나 실제 전계방출소자에서는 이와 같은 전자빔의 이동을 방해하여 빔의 왜곡을 발생시키는 요소들이 존재한다.The electron beam is essentially forced to move perpendicular to the equipotential plane. When voltage is applied between the cathode plate 8 and the anode plate 4 facing in parallel to each other, an equipotential surface parallel to the two plates is formed between the two plates, so that the electron beam must move perpendicular to the cathode plate 8. . However, in actual field emission devices, there are elements that disturb the movement of the electron beam to generate the distortion of the beam.

여러 가지 요소들 중 스페이서(9)에 의한 전자빔의 왜곡이 가장 심각한 문제를 나타내고 있다. 전계방출소자에서 전계를 유지하기 위해서는 스페이서(9)는 기본적으로 절연체이어야 한다. 절연체는 이차전자 방출계수 1보다 크기 때문에 인접 에미터(6)에서 전자빔을 맞는 경우 (+)로 대전이 이루어진다. 이런 스페이서(9)의 대전은 스페이서(9) 주변의 전계를 왜곡하고 이에 의하여 전자빔의 왜곡이 발생된다.Among the various factors, the distortion of the electron beam by the spacer 9 represents the most serious problem. In order to maintain an electric field in the field emission device, the spacer 9 should basically be an insulator. Since the insulator is larger than the secondary electron emission coefficient 1, the charge is positive when the electron beam is hit by the adjacent emitter 6. This charging of the spacer 9 distorts the electric field around the spacer 9, thereby causing distortion of the electron beam.

따라서, 종래에는 상기와 같은 전계왜곡을 방지하기 위한 여러 가지의 방안들이 제안되고 있다. 그 방안중 대표적인 것은 스페이서(9)의 측면에 이차전자방출계수가 낮은 물질을 증착하는 방법, 스페이서(9)의 측면에 전도성박막을 증착하는방법, 스페이서(9)의 측면에 금속의 전극띠를 형성하는 방법 등이 있다.Accordingly, various methods for preventing the electric field distortion as described above have been proposed. Representative methods include a method of depositing a material having a low secondary electron emission coefficient on the side of the spacer 9, a method of depositing a conductive thin film on the side of the spacer 9, and a metal electrode strip on the side of the spacer 9. Forming method;

그러나 이와 같은 방법들은 스페이서(9)를 제작한 후에 별도의 공정을 추가하여 행해지는 것으로 제조공수 및 제조원가를 증가시키는 문제점이 있었다.However, these methods are performed by adding a separate process after manufacturing the spacer 9, there is a problem to increase the manufacturing cost and manufacturing cost.

그밖에 절연체인 스페이서(9) 자체에 전도성을 부여하는 방법이 있으나, 비저항이 아주 낮은 경우에는 에노드 플레이트(4)에 인가된 고전압에 의해 소모전력이 너무커지고, 발열에 의한 스페이서(9) 및 에미터(6)의 열화가 발생되는 문제점이 있었다.In addition, there is a method of imparting conductivity to the spacer 9 itself, which is an insulator. However, when the resistivity is very low, the power consumption becomes too large due to the high voltage applied to the anode plate 4, and the spacer 9 and the emi due to heat generation. There was a problem that deterioration of the rotor 6 occurred.

상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 스페이서 자체에서 전하의 축적이 방지되도록 하여 대전에 의한 전계의 왜곡이 발생되는 것을 방지할 수 있도록 함과 아울러 스페이서에서의 소모전력이 감소되도록 하는데 적합한 에프이디 패널용 스페이서 및 그 제조방법을 제공함에 있다.An object of the present invention devised in view of the above problems is to prevent the accumulation of charge in the spacer itself to prevent the distortion of the electric field caused by charging and to reduce the power consumption in the spacer. Disclosed is a suitable spacer for a FPD panel and a method of manufacturing the same.

도 1은 종래 전계방출소자를 구비한 FED 패널의 개략단면도.1 is a schematic cross-sectional view of a FED panel having a conventional field emission device.

도 2는 본 발명의 스페이서를 가지는 MIM형 FED 패널의 개략단면도.2 is a schematic cross-sectional view of a MIM type FED panel having a spacer of the present invention.

도 3은 본 발명에 따른 전계방출소자의 확대단면도.Figure 3 is an enlarged cross-sectional view of the field emission device according to the present invention.

도 4는 본 발명에 따른 스페이서의 단면도.4 is a cross-sectional view of a spacer according to the present invention.

도 5는 본 발명에 따른 스페이서의 제조순서를 보인 사시도.5 is a perspective view showing a manufacturing process of the spacer according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

101 : 에노드 플레이트 102 : 캐소드 플레이트101: anode plate 102: cathode plate

104 : 스페이서 111 : 절연성 테이프104: spacer 111: insulating tape

112 : 전도성 테이프 113 : 절연성 그린 테이프112: conductive tape 113: insulating green tape

114 : 전도성 그린 테이프 120 : 롤 라미네이터114: conductive green tape 120: roll laminator

121 : 소결체121: sintered body

상기와 같이 구성되는 본 발명의 목적을 달성하기 위하여In order to achieve the object of the present invention configured as described above

에노드 플레이트와 캐소드 플레이트의 사이에 스페이서가 설치되어 있는 에프이디 패널에 있어서,In the FPD panel in which a spacer is provided between the anode plate and the cathode plate,

상기 스페이서는 절연성 테이프의 양면에 전도성 테이프가 접착된 3층 테이프인 것을 특징으로 하는 에프이디 패널용 스페이서가 제공된다.The spacer is provided with a spacer for the FD panel, characterized in that the three-layer tape is a conductive tape adhered to both sides of the insulating tape.

또한, 에프이디 패널용 스페이서의 제조방법에 있어서,Moreover, in the manufacturing method of the spacer for FPD panels,

세라믹 파우더와 전도성 물질 및 바인더를 혼합하여 테이프 캐스팅을 통하여전도성 그린 테이프를 제작하고, 그와는 별도로 세라믹 파우더와 절연성 물질 및 바인더를 혼합하여 테이프 캐스팅으로 절연성 그린 테이프를 제작하며, 상기 전도성 그린 테이프의 양면에 절연성 그린 테이프를 접착한 후, 그 접착된 3층 테이프를 소결하고, 그 적층된 소결체를 소정 크기로 절단하는 순서로 제조되는 것을 특징으로 하는 에프이디 패널용 스페이서의 제조방법이 제공된다.A conductive green tape is manufactured by mixing a ceramic powder, a conductive material, and a binder through tape casting, and separately, a ceramic green tape is produced by a tape casting by mixing a ceramic powder, an insulating material, and a binder, and the conductive green tape After the insulating green tape is adhered to both surfaces, the bonded three-layer tape is sintered, and the laminated sintered body is manufactured in the order of cutting to a predetermined size.

이하, 상기와 같이 구성되는 본 발명 에프이디 패널용 스페이서 및 그 제조방법을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the embodiment of the present invention, the FD panel spacer and the manufacturing method of the accompanying drawings configured as described above.

도 2는 본 발명의 스페이서를 가지는 MIM형 FED 패널의 개략단면도이고, 도 3은 본 발명에 따른 전계방출소자의 확대단면도이며, 도 4는 본 발명에 따른 스페이서의 단면도이다.2 is a schematic cross-sectional view of a MIM type FED panel having a spacer of the present invention, FIG. 3 is an enlarged cross-sectional view of a field emission device according to the present invention, and FIG. 4 is a cross-sectional view of the spacer according to the present invention.

도시된 바와 같이, 상부의 에노드 플레이트(101)와 하부의 캐소드 플레이트(102)가 일정간격으로 두고 배치되어 있고, 그 에노드 플레이트(101)와 캐소드 플레이트(102) 사이의 가장자리에는 내부를 진공으로 유지할 수 있도록 실링하는 실링재(미도시)가 설치되어 있으며, 그 실링재(미도시)가 설치된 에노드 플레이트(101)와 캐소드 플레이트(102)의 내부에는 에노드 플레이트(101)와 캐소드 플레이트(102)가 항상 일정간격이 유지될 수 있도록 스페이서(104)가 설치되어 있다.As shown, the upper anode plate 101 and the lower cathode plate 102 are arranged at regular intervals, and the inside is vacuumed at the edge between the anode plate 101 and the cathode plate 102. Sealing material (not shown) is installed to maintain the sealing material, the inside of the anode plate 101 and the cathode plate 102, the sealing material (not shown) is installed, the anode plate 101 and the cathode plate 102 The spacer 104 is installed so that a constant distance can be maintained at all times.

그리고, 상기 에노드 플레이트(101)는 소정면적의 전면유리(111) 내측면에 형광체(112)가 형성된 구조로 되어 있다.The anode plate 101 has a structure in which a phosphor 112 is formed on an inner surface of the windshield 111 having a predetermined area.

또한, 상기 캐소드 플레이트(102)는 후면유리(201)의 상면에 형성되는 제1버퍼층(202) 및 제2버퍼층(203)과, 그 제2버퍼층(203)의 상면에 형성되는하부전극(204)과, 그 하부전극(204)의 상면에 형성되는 터널절연막(205)과, 그 터널절연막(205)의 외측에 형성되는 필드절연막(206)과, 상기 터널절연막(205)의 상면에 형성되는 상부전극(207)과, 그 상부전극(207의 외측에 형성되는 상부전극버스(208)와, 그 상부전극버스(208)의 상부에 차례로 형성되는 오버행 절연막(209) 및 탑전극(210)으로된 MIM(metal-insulator-metal)형의 전계방출소자(211)들이 형성되어 있어서, 상부전극(207)과 하부전극(204)에 전계를 가했을때 터널절연막(205)에서 전자가 상측의 형광체(112) 방향으로 방출되어지도록 되어 있다.In addition, the cathode plate 102 includes a first buffer layer 202 and a second buffer layer 203 formed on an upper surface of the rear glass 201, and a lower electrode 204 formed on an upper surface of the second buffer layer 203. ), The tunnel insulating film 205 formed on the upper surface of the lower electrode 204, the field insulating film 206 formed on the outer side of the tunnel insulating film 205, and the upper surface of the tunnel insulating film 205. An upper electrode 207, an upper electrode bus 208 formed outside the upper electrode 207, and an overhang insulating film 209 and a top electrode 210 sequentially formed on the upper electrode bus 208. MIM (metal-insulator-metal) field emission devices 211 are formed, and when the electric field is applied to the upper electrode 207 and the lower electrode 204, electrons in the tunnel insulating film 205 are formed on the upper phosphor ( 112).

그리고, 상기 에노드 플레이트(101)와 캐소드 플레이트(102)의 사이에 설치되는 스페이서(104)는 절연성 테이프(111)의 양면에 전도성 테이프(112)가 접착된 3층 테이프로 되어 있다.The spacer 104 provided between the anode plate 101 and the cathode plate 102 is made of a three-layer tape having a conductive tape 112 adhered to both sides of the insulating tape 111.

상기 절연성 테이프(111)는 절연물인 Al2O3또는 SiN 등의 세라믹 파우더와 바인더 및 기타 첨가제가 혼합된 것이고, 상기 전도성 테이프(112)도 세라믹 파우더와 전도성 물질 및 바인더를 기타 첨가제와 함께 혼합된 것이다.The insulating tape 111 is a mixture of a ceramic powder, such as Al 2 O 3 or SiN, an insulating material and a binder and other additives, and the conductive tape 112 is also mixed with a ceramic powder, a conductive material and a binder together with other additives. will be.

상기 절연물은 비저항이 1012Ωcm 이상의 물질로서, 소결시 형상유지와 발열에 의한 변형을 방지하기 위해서는 열팽창계수가 전도성 물질과는 적어도 10%이상 차이가 나지 않는 것을 선택하는 것이 바람직하다.The insulator is a material having a specific resistance of 10 12 Ωcm or more, and in order to prevent shape retention and deformation due to heat generation during sintering, it is preferable to select one whose thermal expansion coefficient does not differ by at least 10% from the conductive material.

상기와 같은 본 발명의 스페이서(104)를 제조하는 방법을 도 5를 참조하여 상세히 설명하면 다음과 같다.The method of manufacturing the spacer 104 of the present invention as described above will be described in detail with reference to FIG.

먼저, 도 5의 a)와 같이 전도성 물질을 세라믹 파우더에 바인더 및 기타 첨가제를 혼합하여 테이프 캐스팅에 의해 소결전의 원판인 전도성 그린 테이프(114)를 만들고, 그와는 별도로 전기전도성이 없는 즉, 절연물의 세라믹 파우더를 이용하여 위와 같은 방법으로 절연성 그린 테이프(113)를 제작한다. 여기에 사용되는 절연물은 비저항이 1012Ωcm 이상의 물질로서 Al2O3또는 SiN 등을 사용할 수 있는데, 소결시 형상유지와 발열에 의한 변형을 막기 위하여 열팽창계수가 전도성 물질과 적어도 10% 이상 차이나지 않는 것을 선택해야 한다.First, as shown in a) of FIG. 5, a binder and other additives are mixed with a ceramic powder to make a conductive green tape 114, which is a disc before sintering, by tape casting, and there is no electrical conductivity separately, that is, an insulator. Using the ceramic powder of the insulating green tape 113 is produced in the same manner as above. As the insulator used herein, Al 2 O 3 or SiN may be used as a material having a specific resistance of 10 12 Ωcm or more, and the thermal expansion coefficient does not differ by at least 10% from the conductive material in order to maintain shape during sintering and to prevent deformation due to heat generation. You must choose one.

다음은 도 5의 b)와 같이 제작된 전도성 그린 테이프(114)의 양측에 절연성 그린 테이프(113)를 적층한 상태에서 롤 라미네이터(120)를 이용하여 접착시켜서 판체상의 3층 적층체(115)를 만든다. 이와 같이 접착된 3층의 적층체(115)는 세라믹 소결공정을 이용하여 소결(sintering)을 실시하여 c)와 같이 3층 소결체(121)로 만든다. 앞에서 그린 테이프(113)(114)의 두께를 결정할때는 적층된 소결체(121)의 전체 두께가 디스플레이 패널에 적용하고자 하는 스페이서(104)의 두께와 동일하거나 약간 두꺼운 정도가 될 수 있도록 초기 그린 테이프(113)(114)의 두께를 맞추어야 한다. 전자빔의 입사시 전하가 축적되는 부분은 스페이서(104)의 표면에 집중되어 있으므로 표면부위만을 전도성 물질로 하고, 전하의 제거에 역할을 하지 않는 중심부는 절연물로 만드는 것이다.Next, the insulating green tape 113 is laminated on both sides of the conductive green tape 114 manufactured as shown in FIG. 5 b, and then bonded using the roll laminator 120 to form a three-layer laminate 115 having a plate shape. Make The laminated three-layer body 115 bonded in this way is sintered using a ceramic sintering process to make a three-layer sintered body 121 as in c). When the thickness of the green tapes 113 and 114 is determined, the initial green tape may be equal to or slightly thicker than the thickness of the spacer 104 to be applied to the display panel. 113) (114) should be matched. Since the charge accumulation portion is concentrated on the surface of the spacer 104 when the electron beam is incident, only the surface portion is made of a conductive material, and the center portion which does not play a role in removing the charge is made of an insulator.

그런다음, 상기와 같이 얻어진 3층 소결체(121)의 표면조도를 맞추거나 , 두께를 원하는 정도로 맞추기 위해 상,하면을 갈아낸다. 그리고, 다이아몬드 휠 등을이용하여 도 5의 d)와 같이 판체상의 3층 소결체(121)를 휠(122)로 절단하여 e)와 같이 최종적으로 절연성 테이프(111)의 양면에 전도성 테이프(112)가 접착된 3층구조의 스페이서(104)를 완성한다.Then, the upper and lower surfaces are ground to match the surface roughness of the three-layer sintered body 121 obtained as described above or to adjust the thickness to a desired degree. Then, using a diamond wheel or the like, the plate-like three-layer sintered body 121 is cut by the wheel 122 as shown in FIG. 5 d), and finally, the conductive tape 112 is formed on both surfaces of the insulating tape 111 as shown in e). Completes the spacer 104 having a three-layer structure bonded thereto.

상기와 같은 공정을 거쳐서 최종적으로 도 5의 e)와 같은 스페이서(104)가 제작되며, 이렇게 만들어진 스페이서(104)의 소모전력 감소효과를 예를 통하여 계산해 보면 다음과 같다.Finally, the spacer 104 as shown in e) of FIG. 5 is manufactured through the above process, and the power consumption reduction effect of the spacer 104 thus produced is calculated as follows.

동일 두께의 스페이서에 대해서 전체를 전도성 물질로 만들었을 경우의 저항 R1과 두께의 1/3의 중심부를 절연성물질로 만들고, 양측의 2/3을 전도성 물질로 만든 경우의 저항 R2는 다음과 같은 관계가 성립한다.The resistance R1 when the entire thickness is made of a conductive material and the center of 1/3 of thickness is made of an insulating material, and the resistance R2 when 2/3 of both sides are made of a conductive material are as follows. Is established.

ρi : 절연물의 비저항ρi: resistivity of insulation

ρc : 전도성 물질의 비저항ρc: resistivity of conductive material

위의 관계에서 절연물의 비저항이 전도성 물질의 비저항 보다 100배 더 크다면, R2는 R1의 약1.5배가 된다. 이와 같은 고전압의 인가시 스페이서를 통한 소모전력을 70%로 감소시킬 수 있음을 의미한다.In the above relationship, if the resistivity of the insulator is 100 times greater than the resistivity of the conductive material, then R2 is about 1.5 times R1. This means that when the high voltage is applied, power consumption through the spacer can be reduced to 70%.

실제 스페이서에서 전자빔의 입사에 의해서 전하가 축적되는 부분은 표면에서부터 약 10μm 정도에 지나지 않기 때문에 전도성 물질의 두께를 전체 두께의 1/5에서 1/10까지 줄일수 있다. 전도성 물질의 두께를 줄일수록 소모전력의 감소는 더욱 커질 수 있게 된다.In the actual spacer, the charge accumulation by the electron beam incident is only about 10 μm from the surface, so the thickness of the conductive material can be reduced from 1/5 to 1/10 of the total thickness. The smaller the thickness of the conductive material, the greater the reduction in power consumption.

상기와 같은 원리를 이용하여 스페이서를 세그먼트 타입 또는 원통형으로 제작하는 것도 가능하다.It is also possible to manufacture the spacer into a segment type or a cylindrical shape using the above principle.

이상에서 상세히 설명한 바와 같이, 본 발명 에프이디 패널용 스페이서 및 그 제조방법은 절연성 테이프의 양면에 전도성 테이프가 접합된 3층의 접합체로서, 절연성 테이프에 의해 절연체로서의 스페이서 고유의 역할을 하고 전도성 테이프를 통하여 대전되는 전하가 빠져나가도록 함으로써, 대전에 의한 전계의 왜곡이 방지되는 효과가 있다.As described in detail above, the present invention, the FDP panel spacer and its manufacturing method is a three-layer bonded body in which the conductive tape is bonded to both sides of the insulating tape, and serves as a spacer insulator as the insulator by the insulating tape. By discharging the electric charges charged through, there is an effect that the distortion of the electric field due to charging is prevented.

또한, 전기전도의 특성을 유지한채 소모전력을 낮춤으로써, 전원공급의 안정성이 확보되어지고, 발열에 의한 스페이서 및 에미터, 형광체 등의 열화가 방지되어 지는 효과가 있다.In addition, by lowering the power consumption while maintaining the characteristics of the electrical conductivity, the stability of the power supply is secured, and the deterioration of spacers, emitters, phosphors, etc. due to heat generation is prevented.

Claims (4)

에노드 플레이트와 캐소드 플레이트의 사이에 스페이서가 설치되어 있는 에프이디 패널에 있어서,In the FPD panel in which a spacer is provided between the anode plate and the cathode plate, 상기 스페이서는 절연성 테이프의 양면에 전도성 테이프가 접착된 3층 테이프인 것을 특징으로 하는 에프이디 패널용 스페이서.And the spacer is a three-layer tape having conductive tape adhered to both sides of the insulating tape. 제 1항에 있어서,The method of claim 1, 상기 절연성 테이프의 절연물은 비저항이 1012Ωcm 이상의 물질로서 Al2O3또는 SiN 중 어느 하나인 것을 특징으로 하는 에프이디 패널의 스페이서.The insulating material of the insulating tape is a spacer of the FD panel, characterized in that the specific resistance of 10 12 Ωcm or more of any one of Al 2 O 3 or SiN. 에프이디 패널용 스페이서의 제조방법에 있어서,In the manufacturing method of the spacer for FD panel, 세라믹 파우더와 전도성 물질 및 바인더를 혼합하여 테이프 캐스팅을 통하여 전도성 그린 테이프를 제작하고, 그와는 별도로 세라믹 파우더와 절연성 물질 및 바인더를 혼합하여 테이프 캐스팅으로 절연성 그린 테이프를 제작하며, 상기 전도성 그린 테이프의 양면에 절연성 그린 테이프를 접착한 후, 그 접착된 3층 테이프를 소결하고, 그 적층된 소결체를 소정 크기로 절단하는 순서로 제조되는 것을 특징으로 하는 에프이디 패널용 스페이서의 제조방법.The conductive green tape is manufactured by mixing the ceramic powder, the conductive material and the binder through tape casting, and separately from the ceramic powder, the insulating material and the binder are mixed to produce the insulating green tape by the tape casting. After the insulating green tape is adhered to both surfaces, the bonded three-layer tape is sintered, and the laminated sintered body is manufactured in the order of cutting to a predetermined size. 제 3항에 있어서,The method of claim 3, wherein 상기 절연성 그린 테이프와 전도성 그린 테이프의 접착은 롤 라미네이터에서 실시하는 것을 특징으로 하는 에프이디 패널용 스페이서의 제조방법.A method of manufacturing a spacer for an FPD panel, wherein the insulating green tape and the conductive green tape are adhered to each other in a roll laminator.
KR10-2003-0005608A 2003-01-28 2003-01-28 Spacer for fed panel and fabrication method thereof KR100504789B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0005608A KR100504789B1 (en) 2003-01-28 2003-01-28 Spacer for fed panel and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0005608A KR100504789B1 (en) 2003-01-28 2003-01-28 Spacer for fed panel and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20040069151A true KR20040069151A (en) 2004-08-04
KR100504789B1 KR100504789B1 (en) 2005-08-01

Family

ID=37358043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0005608A KR100504789B1 (en) 2003-01-28 2003-01-28 Spacer for fed panel and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR100504789B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891619B1 (en) * 2007-07-02 2009-04-02 재단법인 구미전자정보기술원 Manufacturing method of Spacer for Field Emission Display and FED using The Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891619B1 (en) * 2007-07-02 2009-04-02 재단법인 구미전자정보기술원 Manufacturing method of Spacer for Field Emission Display and FED using The Same

Also Published As

Publication number Publication date
KR100504789B1 (en) 2005-08-01

Similar Documents

Publication Publication Date Title
JP2004246317A (en) Cold cathode type flat panel display
JP2004265781A (en) Flat display device
US20070290602A1 (en) Image display device and manufacturing method of the same
KR100504789B1 (en) Spacer for fed panel and fabrication method thereof
US7291963B2 (en) Image display device
TWI287817B (en) Image display and method for manufacturing the same
US20080180019A1 (en) Image display device
JP2003242908A (en) Image display device
JP2003109524A (en) Image display device
US7994696B2 (en) Electron emission device, electron emission type backlight unit including the electron emission device, and method of manufacturing the electron emission device
KR100447132B1 (en) Field emission display with spacer and method of adhesion the same
EP1786017A1 (en) Image display device
JP2004047368A (en) Image display device
JPWO2003102999A1 (en) Image display device
US7518304B2 (en) Flat panel display device
KR100511260B1 (en) Fabricating method for a spacer of fed panel and spacer fabricated thereby
KR100381432B1 (en) The FED equipped with gear-type spacer
KR100511265B1 (en) Field emission device spacer and manufacturing method thereof
JP3159826B2 (en) Method of manufacturing gas discharge panel
JP2003123672A (en) Image display device
JP3984102B2 (en) Image display device and manufacturing method thereof
JP2003297266A (en) Image display device and method of manufacturing the same
JP2006012503A (en) Image display device and its manufacturing method
JP2004303458A (en) Image display device
JP2009059589A (en) Image display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee