KR20040061283A - 터보 디코딩의 인터리버 주소 발생 방법 - Google Patents

Abstract

본 발명은 이동통신 수신부의 터보 디코딩에 관한 것으로, 특히, 슬라이딩 윈도우 방식을 사용하는 터보 디코더에서 내부 인터리버를 위한 메모리를 사용하지 않고 슬라이딩 윈도우 구간 별로 인터리버 주소를 생성하는 것이며, 구간별 인터리버 주소를 발생하여 인터리버를 처리하고 제2 맵에 의하여 디코딩 처리하는 인터리버 과정과; 상기 구간별 인터리버 주소를 이용하여 상기 디코딩 처리된 신호를 디인터리버 처리하여 제1 맵에 궤환시키는 디인터리버 과정을 포함하는 특징에 의하여, 인터리버 주소를 저장할 메모리가 필요하지 않고, 터보 디코딩을 병렬 처리할 수 있어 디코딩의 속도를 향상시키며, 코드분할다중접속 방식 수신기의 크기를 줄이고 가격을 저렴하게 하는 효과가 있다.

Description

터보 디코딩의 인터리버 주소 발생 방법{A METHOD OF GENERATING INTERLEAVER ADDRESS FOR TURBOR DECODING}

본 발명은 이동통신 기지국 및 휴대단말기의 수신부 터보 디코딩에 관한 것으로, 특히, 슬라이딩 윈도우 방식을 사용하는 터보 디코더에서 내부 인터리버 메모리를 사용하지 않고 슬라이딩 윈도우 구간별로 인터리버 주소를 생성하는 방식에 관한 것이다.

터보 디코딩은 수신된 데이터를 디코딩하여 외부정보를 발생시키고 이 외부정보를 또한 디코딩을 반복하여 점점 신뢰성 있는 디코딩 결과를 얻는 채널코드로, 코드분할다중접속 방식 이동통신 시스템의 수신부에서 복조된 기저대역(BASEBAND) 디지털 신호의 해독(DECODING) 과정에서 사용하는 방식이다.

이하 종래 기술에 의한 터보 디코더의 인터리버 방식에 대하여 첨부된 도면을 참조하여 설명한다.

종래 기술을 설명하기 위하여 첨부된 것으로, 도1 은 일반적인 터보 디코더의 기능 구성도 이고, 도2 는 종래 기술에 의한 터보 디코더의 인터리버 주소 발생방법 순서도 이며, 도3 은 종래 기술에 의한 타이밍 순서도 이다.

상기 도1을 참조하면, 일반적인 터보 디코더는 수신된 신호(SYSTEMATIC 성분, PARITY 성분)를 해당 처리하여, 순방향 알파 메트릭 연산 및 역방향 베타 메트릭 연산하여 디코딩(DECODING) 하는 제1 맵(MAP: MAXIMUM A POSTERIOR)(10)과, 상기 제1 맵(10)으로부터 디코딩(DECODING)된 신호를, 사전 발생되고 설정된 인터리버 주소에 의하여 인터리빙(INTERLEAVING) 하여 출력하는 인터리버(20)와, 상기 인터리버(20)로부터 인가된 디코딩 신호를, 다시 순방향 알파 메트릭 연산 및 역방향 베타 메트릭 연산하여 디코딩(DECODING)된 신호를 출력하는 제2 맵(30)과, 상기 인터리버(20)에 저장된 인터리버 주소를 읽고, 상기 제2 맵(30)으로부터 인가된 디코딩 신호의 인터리빙 상태를 원상 복구하여 제1 맵(10)으로 출력하는디인터리버(40)로 구성된다.

상기 첨부된 도2를 참조하면, 종래 기술에 의한 터보 디코더의 인터리버 주소 발생방법은, 상기 제1 맵(10)에 의하여 디코딩을 하는 제1 단계(S10)와, 상기 단계(S10)에서 디코딩된 신호 전체를 인터리버하기 위한 인터리버 주소를 상기 인터리버(20)에서 발생하는 제2 단계(S20)와, 상기 단계에서 발생된 인터리버 주소를 상기 인터리버(20)의 해당 메모리에 저장하는 제3 단계(S30)와, 상기 단계(S30)에서 발생된 인터리버 주소를 이용하여 상기 인터리버(20)에서 입력된 디코딩 신호를 인터리버 하여 출력하는 제4 단계(S40)와, 상기 단계(S40)에서 인가된 신호를 인가받은 제2 맵(30)에 의하여 디코딩 처리하는 제5 단계(S50)와, 상기 단계(S50)에 의한 제2 맵(30)의 출력신호와 상기 인터리버(20)로부터 인터리버 주소를 인가받은 디인터리버(40)에 의하여 인터리버 상태를 원상복구 하여 상기 제1 맵(10)에 출력하는 제6 단계(S60)로 구성된다.

이하, 상기와 같은 구성의 종래 기술에 의한 터보 디코딩의 인터리버 주소 발생 방식을 첨부된 도1 내지 도3을 참조하여 상세히 설명한다.

상기 제1 맵(10)은 입력되는 신호(SYSTEMATIC 성분과 PARITY-1 성분)를 해당 처리하여 순방향 및 역방향의 디코딩을 하므로써, 정확성을 향상시켜 디코딩된 신호를 출력하며(S10), 상기 출력된 신호는 인터리버(20)에 인가된다.

상기 인터리버(20)는 상기 제1 맵(10)으로부터 인가되는 신호의 전체에 대한 인터리버 주소를 발생하며(S20), 상기와 같이 발생된 인터리버 주소를 해당 메모리에 저장하고(S30), 상기 인터리버 주소에 의하여 상기 입력되는 디코딩 신호를 인터리버 처리하므로써 뒤섞는다(S40).

상기와 같이 인터리버(20)에 의하여 인터리버 처리된 신호는, 제2 맵(30)에 출력되고 상기 제2 맵(30)은 패리티 2 신호를 함께 입력하여, 상기 제1 맵(10)과 동일한 방식으로, 순방향 디코딩과 역방향 디코딩을 하므로써 정확성이 향상된 디코딩 신호를 출력한다(S50).

상기 제2 맵(30)으로부터 출력되는 디코딩 신호는 출력신호로써 사용되는 동시에 상기 디인터리버(40)에 인가된다.

상기 디인터리버(40)는 인터리버(20)로부터 전체 인터리버 주소를 읽고 상기 제2 맵(30)으로부터 인가되는 디코딩 신호를 디인터리버 처리하므로써 원상 복구하여 상기 제1 맵(10)에 궤환입력시킨다(S60).

상기와 같은 과정을, 일 예로, 5회 내지 6회 반복하며, 마지막 반복이 완료된 신호는 상기 제2 맵(30)으로부터 출력되고, 디인터리버(40)를 이용하여 원상 복구되어 정확도가 향상된 디코딩 신호를 경판정(HARD DECISION)하여 사용된다.

상기 첨부된 도3은, 상기와 같은 처리의 타이밍 순서도로써, 상기 제1 맵(MAP 1)(10)이 순방향과 역방향 디코딩 처리를 하는 동시에 인터리버 주소를 발생하고 있음을 보여준다.

상기와 같이 제1 맵(10)으로부터 디코딩이 완료된 신호가 출력되면, 이미 발생된 인터리버 주소를 이용하여 인터리버된 순서의 신호를 제2 맵에 인가되어 디코딩 처리되고, 상기 디코딩 출력이 발생하면 인터리버 주소를 이용하여 원래의 위치로 디인터리버 처리되는 것을 보여준다.

그러나, 상기와 같은 종래 기술은 상기 인터리버(20)에서 전체 인터리버 주소를 발생하여 메모리에 저장하므로, 메모리의 크기가 커야 하는 동시에 전체 하드웨어의 크기를 증가시키는 문제가 있다.

또한, 디코딩 속도를 높이기 위하여 상기 터보 디코딩 장치를 병렬로 사용하는 경우, 병렬 사용되는 숫자에 비례하여 디코딩 시간이 감소되나, 인터리버 주소 발생시간을 줄이지 못하여 디코딩 시간을 향상시키지 못하는 문제가 있다.

본 발명은 터보 디코딩을 하는데 있어서, 인터리버 주소를 저장하지 않으므로, 메모리를 필요로 하지 않는 방법을 제공하는 것이 그 목적이다.

상기와 같은 목적을 달성하기 위하여 안출한 본 발명은, 구간별 인터리버 주소를 발생하여 인터리버를 처리하고 제2 맵에 의하여 디코딩 처리하는 인터리버 과정과; 상기 구간별 인터리버 주소를 이용하여 상기 디코딩 처리된 신호를 디인터리버 처리하여 제1 맵에 궤환시키는 디인터리버 과정을 포함하는 특징이 있다.

도1 은 일반적인 터보 디코더의 기능 구성도,

도2 는 종래 기술의 터보 디코더 인터리버 주소 발생방법 순서도,

도3 은 종래 기술에 의한 타이밍 순서도,

도4 는 본 발명에 의한 터보 디코딩의 인터리버 주소 발생방법 순서도,

도5 는 본 발명에 의한 슬라이딩 윈도우 디코딩 방식 설명도,

도6 은 본 발명에 의한 블록 인터리버 방식의 설명도,

도7은 본 발명의 디코딩 타이밍도 이다.

** 도면의 주요 부분에 대한 부호 설명 **

10 : 제1 맵 20 : 인터리버

30 : 제2 맵 40 : 디인터리버

이하 본 발명에 의한 터보 디코딩의 인터리버 주소 발생방법을 첨부된 도면을 참조하여 설명한다.

본 발명을 설명하기 위하여 첨부된 것으로, 도4 는 본 발명에 의한 터보 디코딩의 인터리버 주소 발생방법 순서도 이고, 도5 는 본 발명에 의한 슬라이딩 윈도우 디코딩 방식 설명도 이고, 도6 은 본 발명에 의한 블록 인터리버 방식의 설명도 이며, 도7은 본 발명의 디코딩 타이밍도 이다.

상기 도4를 참조하면, 본 발명에 의한 터보 디코딩의 인터리버 주소 발생방법은, 터보 디코딩 장치를 구성하는 제1 맵(10)에 의하여 디코딩(DECODING) 처리하고 동시에 인터리버 MATRIX의 슬라이딩 구간의 시작점에 해당하는 ROW와 COLUMN을 계산하는(S110)과정과,

계산된 각 구간별 ROW와 COLUMN을 이용하여 인터리버 주소를 발생시키는 과정(S120)과,

이 주소를 이용하여 제1 맵이 끝난 데이터를 제2 맵에 입력할 때 인터리버를 수행하고 제2 맵이 끝난 데이터 또한 이 주소를 이용할 때 원래의 위치로 복원시켜 디인터리버를 수행하는 과정(S130)과,

제2 맵이 끝나면 현재 반복회수와 사전에 정해진 반복회수와 비교하며, 작으면 다시 제1 맵 디코딩부터 디코딩을 반복하는 과정(S140)으로 이루어진다.

또한, 상기 제1 맵(10)과 제2 맵(30)을 병렬로 다수 구비하는 경우, 병렬구비 숫자에 비례하여 디코딩 속도를 향상시킨다.

이하, 상기와 같은 구성의 본 발명에 의한 터보 디코딩의 인터리버 주소 발생 방법을 첨부된 도4 내지 도7을 참조하여 상세히 설명한다.

상기 터보 디코딩 장치를 구성하는 제1 맵(10)은 입력되는 신호(SYSTEMATIC 부분과 PARITY 1 부분)를 제1 맵 디코딩을 하며(S100), 상기 제1 맵 연산과 동시에 인터리버의 시작 ROW와 COLUMN을 계산한다(S110).

상기 인터리버(S110)는 디코딩 신호가 입력되면 인터리버 처리를 위한 슬라이딩 윈도우 구간별로 인터리버 주소의 시작 ROW와 COLUMN을 계산하며(S120), 상기인터리버 처리되는 즉시 제2 맵(30)에 인가하며, 상기 제2 맵(30)은 인터리버 처리되어 입력되는 신호를 제2맵 디코딩을 처리하고(S130), 상기 인터리버(S110)에 의하여 슬라이딩 윈도우 구간별로 디인터리버 처리하여 상기 제1 맵(10)에 궤환입력한다(S140).

상기 첨부된 도5를 참조하면, 전체 처리할 인터리버 블록 단위를 구성하는 다수의 슬라이딩 윈도우의 구성을 보여주며, 각 슬라이딩 윈도우는 상기 맵 디코딩하는 구간을 표시한다.

상기 인터리버(20)에 의한 인터리버 주소 발생은, 제2 맵(30)의 동작을 위한 것으로써, 블록 인터리버의 로우(R: ROW)와 칼럼(C: COLUMN) 위치만을 계산하면 해당 인터리버 주소를 확인할 수 있으므로, 상기 제2 맵(30)에 디코딩 데이터가 인가되는 경우 해당 인터리버 주소를 위한 로우(R)와 칼럼(C)을 발생시키는 형태이다.

터보 코드의 블록 인터리버는, 세계적 통신규격인 3GPP(3rd GENERATION PARTNERSHIP PROJECT) 25.212에 정의된 바에 의하면, 블록 인터리버 크기보다 작은 코드 블록인 경우는 나머지 부분에 0을 채워 넣고, 상기 0의 값은 인터리버 처리되어 출력에서 제거한다.

상기 통신규격에 의한 터보 코드 블록인터리버는, 인트라 로우 퍼뮤테이션(INTRA ROW PERMUTATION)에 의하여, 로우(R) 단위를 구성하는 다수의 칼럼(C) 위치를 변경되는 인터리버를 하고, 상기와 같은 각 로우 단위의 베이스 시퀀스(BASE SEQUENCY) S는 상기 규칙에 정해져 있다.

또한, 칼럼(C) 단위에 의한 베이스 시퀀스 Q는, 해당 칼럼(C)을 구성하는 상기 로우(R)의 위치를, 규칙적으로 변경하는 것으로써, 첨부된 도6을 참조하여 설명하면, a)의 경우 20번째 로우(R)가 인터리버에 의하여 1 번째 위치로 변동하는 동시에 상기 로우(R)를 구성하는 칼럼(C)의 순서가 인터리버 처리되어 위치변동을 하며, 상기 인터리버는 규칙적인 해당 인터리버 주소에 의하여 처리된다.

상기 b)는 19번째 로우(R)가 인터리버 되어 10번째 로우(R) 위치로 변동되는 동시에 해당 칼럼(C)이 인터리버 된 상태와 20번째 로우(R)가 인터리버 되어 1번째 로우(R) 위치로 변동되고, 모두 0의 값을 갖고 있음을 보여주고, c)는 상기와 동일한 규칙에 의하여 20번째 로우(R)는 인터리버 되어 1번째 로우(R)로 위치변동하고, 19번째 로우(R)는 10번째 로우(R)로 위치변동하며, 18번째 로우(R)는 인터리버에 의하여 14 번째 로우(R)의 위치로 변동함을 보여준다.

일 예로, 터보 디코딩 처리할 코드 블록을 구성하는 비트의 크기가 K 이면, 상기 3GPP 25.212 규격에 의하여 블록 인터리버의 로우(R) 크기와 칼럼(C)의 크기가 결정되므로, 0의 개수 N은 다음 식과 같이 표시할 수 있다.

또한, 슬라이딩 윈도우 크기 W와 학습 윈도우 크기 L의 합을 상기 R로 나누어 C를 계산하고, 해당 칼럼 내의 0의 개수에 의하여 인터리버 주소의 시작 로우(R)와 칼럼(C)을 찾으며, 블록 인터리버는 로우 바이 로우(ROW BY ROW)로 순차적 채워지므로, 칼럼 번호 0부터 채워진다.

상기 첨부된 도7은 병렬 방식에 의한 인터리버 처리 타이밍을 보여주는 것으로, 왼쪽은 종래 기술로써, 병렬 디코딩하는 경우, 제1 맵(10)이 디코딩을 완료할 때까지 인터리버 주소 발생을 완료하지 못하므로, 다음 단계의 제2 맵(30)에 의한 디코딩 처리가 지연되어야 함을 보여주고, 오른쪽은 본 발명에 의한 것으로써, 인터리버 주소를 저장하지 않고, 제2 맵(30)에 디코딩 신호가 인가되는 즉시 인터리버 주소를 발생하므로, 메모리가 필요하지 않은 동시에 인터리버 주소의 발생이 완료될 때까지 기다리지 않음을 보여준다.

상기 3GPP 규칙에 의하면, 터보 디코딩 처리되는 최대 블록의 크기는 5114 비트(BIT)로 정의되고, 상기 5114 비트의 인터리버 되는 주소는 13 비트(BIT)가 필요하므로, 총 5114 * 13 비트(BIT) 크기의 메모리가 필요하지만, 상기와 같은 구성의 본 발명에서는 메모리가 필요하지 않고 크기를 작게 하며 제조비용을 줄일 수 있다.

상기와 같은 본 발명은, 터보 디코딩 장치의 인터리버 주소를 사전에 발생하지 않고 제2 맵이 디코딩을 시작하는 경우에 즉시 발생하는 방식이므로, 인터리버 주소를 저장할 메모리가 필요하지 않은 공업적 이용효과가 있다.

또한, 터보 디코딩을 병렬 처리할 수 있어 디코딩의 속도를 향상시키고 수신신호를 신속하게 처리하는 사용상 편리한 효과가 있다.

또한, 인터리버 주소를 저장할 메모리가 필요하지 않으므로, 코드분할다중접속 방식 수신기의 크기를 줄이고 가격을 저렴하게 하는 공업적 이용효과가 있다.

Claims (1)

1. 구간별 인터리버 주소를 발생하여 인터리버를 처리하고 제2 맵에 의하여 디코딩 처리하는 인터리버 과정과,

   상기 구간별 인터리버 주소를 이용하여 상기 디코딩 처리된 신호를 디인터리버 처리하여 제1 맵에 궤환시키는 디인터리버 과정을 포함하는 것을 특징으로하는 더보디코딩의 인터리버 주소 발생방법.