KR20040060120A

KR20040060120A - Method for packaging by use of bumped substrate

Info

Publication number: KR20040060120A
Application number: KR1020020086649A
Authority: KR
Inventors: 박민수
Original assignee: 동부전자 주식회사
Priority date: 2002-12-30
Filing date: 2002-12-30
Publication date: 2004-07-06
Also published as: KR100641510B1

Abstract

PURPOSE: A packaging method using a bumped substrate is provided to reduce cycle time and prevent the damage of a chip by previously forming a solder bump on a bonded pad of the substrate. CONSTITUTION: A solder bump(204) is formed on a bonded pad. The bonded pad is formed on a substrate(202). An UBM(Under Bump Metallurgy) is formed on an Al pad. The Al pad is formed on a chip(200). The chip is bonded to the substrate by carrying out a flip-chip bonding process. At this time, the solder bump is between the Al pad of the chip and the bonded pad of the substrate. A passivation layer is formed at both sides of the Al pad and the UBM.

Description

PACKAGING METHOD USING Bumped SUBSTRATE {METHOD FOR PACKAGING BY USE OF BUMPED SUBSTRATE}

본 발명은 반도체 패키징 방법에 관한 것으로, 특히 범프드 서브스트레이트(Bumped Substrate)를 이용한 패키징 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a semiconductor packaging method, and more particularly, to a packaging method using a bumped substrate.

반도체 패키징 기술중 범핑(Bumping) 기술을 이용한 반도체 패키징 기술은 최근 반도체의 소형화 및 고집적화 등의 반도체 제조 경향에 따라 연구가 활발히 진행되고 있고 있으며, 향후 반도체 패키지 시장을 이끌어갈 주류라 할 수 있다.Among semiconductor packaging technologies, semiconductor packaging technology using bumping technology is being actively researched according to semiconductor manufacturing trends such as miniaturization and high integration of semiconductors, and it can be said to be the mainstream that will lead the semiconductor package market in the future.

현재 대부분의 반도체 패키지 업체에서 적용하고 있는 범핑 기술을 살펴보면, 웨이퍼 위의 본디드 패드(Bonded Pad)에 골드 와이어(Gold wire)를 이용하여 골드 범프(Gold bump)를 형성하거나 또는 솔더(Solder)를 이용하여 솔더 범프(Solder bump)를 형성하는 등 웨이퍼 레벨에서의 범핑 기술이 일반화되어 가고있다.Looking at the bumping technology currently applied by most semiconductor package companies, gold bumps are formed on the bonded pads on the wafer using gold wires, or solder is used. BACKGROUND Bumping techniques at the wafer level have become commonplace, such as forming solder bumps.

도 1은 종래 웨이퍼 범핑 기술을 이용한 반도체 패키징 공정 흐름도를 도시한 것으로, 상기 도 1을 참조하면, 종래 반도체 패키징 공정에서는 먼저 웨이퍼 본디드 패드면에 UBM을 형성하고(S100), 범프를 형성시킨다(S102). 이어 웨이퍼에 대해 다이 소잉(Die sawing)를 수행하고(S104), 범핑이 되어 있는 칩을 서브스트레이트 등 회로 기판위에 플립 칩 본딩을 통해 장착(Mount)시킨 후,(S106) 언더 필(Under fill)을 수행하여(S108) 볼 마운트(Ball mount)를 수행하게 된다(S110).FIG. 1 is a flowchart illustrating a semiconductor packaging process using a conventional wafer bumping technology. Referring to FIG. 1, in the conventional semiconductor packaging process, first, a UBM is formed on a wafer bonded pad surface (S100) and bumps are formed ( S102). Subsequently, die sawing is performed on the wafer (S104), and the bumped chip is mounted on a circuit board such as a substrate through flip chip bonding (S106), followed by an under fill. In step S108, the ball mount is performed (S110).

도 2는 상기 도 1의 공정 수순에 따라 골드 범핑이나 솔더 범핑이 완료된 웨이퍼 상태의 칩을 소잉하여 개별적으로 서브스트레이트에 장착시키는 예를 도시한 것으로, 상기 도 2의 (a)에서와 같이 서브스트레이트(202)에 범프드 칩(200)을 본딩함에 있어서, 도 2의 (b)에서와 같이 먼저 웨이퍼 칩(200) 본드디 패드면에 솔더 범프(204)를 형성한 후, 도 2의 (c)에서와 같이 상기 솔더 범프(204) 형성된 칩(200)을 서브스트레이트(202)에 장착시키는 것을 나타내었다.FIG. 2 illustrates an example of sawing chips in a wafer state in which gold bumping or solder bumping is completed and mounting them individually on a substrate according to the process procedure of FIG. 1, and as shown in FIG. 2A. In bonding the bumped chip 200 to 202, as shown in FIG. 2B, first, a solder bump 204 is formed on the bond pad surface of the wafer chip 200, and then (c) of FIG. The solder bump 204 formed chip 200 is mounted to the substrate 202 as shown in FIG.

그러나 상기 도 1 및 도 2에서와 같은 종래 웨이퍼 범핑을 통한 반도체 패키징에서는 웨이퍼 범핑을 실시하여 서브스트레이트와 칩 사이의 인터커넥션 경로(Interconnection Path)를 형성시키는 경우, 웨이퍼 범프를 실시하는데 많은 사이클이 소요되는 문제점이 있으며, 또한 범핑 품질이 기준 스펙을 만족시키지 못하는 경우, 해당 웨이퍼 전체에 결점이 발생하는 문제점이 있었다. 또한 웨이퍼에 범핑을 실시하는 경우 웨이퍼 전체를 한꺼번에 가공하여야 함에 따라 문제 발생시 고가의 웨이퍼 전체를 스크랩(Scrab)하여야 하는 문제점이 있었다.However, in the conventional semiconductor packaging through wafer bumping as shown in FIGS. 1 and 2, when the bumping is performed to form an interconnection path between the substrate and the chip, many cycles are required to perform the wafer bump. In addition, when the bumping quality does not satisfy the standard specification, there is a problem that a defect occurs in the entire wafer. In addition, when bumping the wafer, the entire wafer must be processed at one time, thereby causing a problem in that the entire expensive wafer is scrapped.

따라서, 본 발명의 목적은 반도체 패키징에 있어서, 웨이퍼에 범프를 실시하지 않고, 서브스트레이트의 본디드 패드에 솔더 범프를 실시하여 이를 패키징 공정에 사용함으로서, 사이클 타임을 줄이고 웨이퍼 손실을 방지시킬 수 있도록 하는 범프드 서브스트레이트를 이용한 패키징 방법을 제공함에 있다.Accordingly, an object of the present invention is to apply a solder bump to a bonded pad of a substrate without bumping a wafer in semiconductor packaging, and to use the same in a packaging process to reduce cycle time and prevent wafer loss. The present invention provides a packaging method using a bumped substrate.

상술한 목적을 달성하기 위한 본 발명은 반도체 소자 패키징 방법에 있어서, (a)서브스트레이트상 본디드 패드면에 솔더 범프를 형성시키는 단계와; (b)웨이퍼 본디드 패드면에 UBM을 형성시키는 단계와; (c)상기 UBM이 형성된 웨이퍼 칩을 상기 솔더 범프가 형성된 서브스트레이트에 본딩시키는 단계;를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a semiconductor device packaging method comprising the steps of: (a) forming solder bumps on a bonded substrate surface on a substrate; (b) forming a UBM on the wafer bonded pad surface; (c) bonding the wafer chip on which the UBM is formed to a substrate on which the solder bumps are formed.

도 1은 종래 반도체 패키징 공정 흐름도,1 is a flow chart of a conventional semiconductor packaging process,

도 2는 종래 범핑기술을 이용한 패키징 공정 수순도,2 is a flowchart of a packaging process using a conventional bumping technique,

도 3은 본 발명의 실시 예에 따른 범핑기술을 이용한 패키징 공정 수순도.3 is a flowchart illustrating a packaging process using bumping technology according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation of the preferred embodiment according to the present invention.

도 3은 본 발명의 실시 예에 따른 범프드 서브스트레이트를 이용한 반도체 패키징 공정 수순을 도시한 것이다.3 illustrates a semiconductor packaging process procedure using a bumped substrate according to an embodiment of the present invention.

본 발명의 실시 예에서는 상기 도 2에서 설명한 바와 같이 웨이퍼 본드디 패드면에 솔더 범프를 먼저 형성한 후, 솔더 범프 형성된 칩을 서브스트레이트에 장착시킴에 따라 웨이퍼 전체를 한꺼번에 가공하여야 함에 따른 문제 발생시 고가의 웨이퍼 전체를 스크랩하여야 하는 종래 패키징 공정에서의 문제점을 해결하고자, 솔더 범프가 되어 있는 서브스트레이트를 사용하여 패키징 작업을 진행시키게 된다.In the embodiment of the present invention, as described above with reference to FIG. 2, after the solder bumps are first formed on the surface of the wafer bond pad, the solder bump-formed chip is mounted on the substrate. In order to solve the problem in the conventional packaging process, which requires scraping the entire wafer, the packaging process is performed using a solder bumped substrate.

즉, 상기 도 2의 (a)에 도시된 바와 같이 서브스트레이트에 범프드 칩을 본딩함에 있어서, 본 발명에서는 상기 도 3의 (a)에서와 같이 먼저 플립칩 본딩이 수행될 영역의 서브스트레이트(202)상 본디드 패드면에 솔더 범프(204)를 형성시킨 후, 도 3의 (b)에서와 같이 상기 솔더 범프(204)가 형성된 서브스트레이트(202)에 칩(200)을 장착시키는 공정을 수행하게 된다. 이때 서브스트레이트 제조공정에서 서브스트레이트의 본디드 패드면에 솔더 범프를 형성시킨 범프드 서브스트레이트를 사용하며, 웨이퍼의 알루미늄 패드(AL pad)면에는 UBM까지만 처리하여 사용하게 된다.That is, in bonding the bumped chip to the substrate as shown in (a) of FIG. 2, in the present invention, as shown in (a) of FIG. 3, the substrate of the region where flip chip bonding is to be performed first ( After forming the solder bump 204 on the bonded pad surface on the 202, the process of mounting the chip 200 to the substrate 202 on which the solder bump 204 is formed as shown in FIG. Will be performed. At this time, in the substrate manufacturing process, a bumped substrate having solder bumps formed on the bonded pad surface of the substrate is used, and the aluminum pad surface of the wafer is processed only up to UBM.

이에 따라 웨이퍼 범핑 문제로 인해 발생 가능한 웨이퍼 전체의 스크랩 문제가 방지되어 비용이 절감되며, 솔더 범프가 완료된 서브스트레이트를 사용함으로써 웨이퍼 범핑으로 인한 사이클 시간 지연이 방지된다.This saves costs by avoiding wafer-wide scrap issues due to wafer bumping issues and avoids cycle time delays due to wafer bumping by using a solder-bumped substrate.

한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the invention should be determined by the claims rather than by the described embodiments.

이상에서 설명한 바와 같이, 본 발명은 반도체 소자 패키징 공정에 있어서, 솔더 범프가 되어 있는 서브스트레이트를 사용하여 패키징 작업을 수행시킴에 따라 웨이퍼 범핑 문제로 인해 발생 가능한 웨이퍼 전체의 스크랩 문제를 방지시켜 비용을 절감시키는 이점이 있으며, 솔더 범프가 완료된 서브스트레이트를 사용함으로써 웨이퍼 범핑으로 인한 사이클 시간 지연을 방지시키는 이점이 있다.As described above, in the semiconductor device packaging process, the packaging operation is performed using the solder-bumped substrate to prevent the wafer-related scrap problem that may occur due to the wafer bumping problem. There is a savings advantage, and the use of solder-bumped substrates prevents cycle time delays due to wafer bumping.

Claims

In the semiconductor device packaging method using a bumped substrate,

(a) forming solder bumps on the bonded substrate surface on the substrate;

(b) forming a UBM on the wafer bonded pad surface;

(c) bonding the wafer chip on which the UBM is formed to a substrate on which the solder bumps are formed.

The method of claim 1,

In the step (c), the wafer chip is bonded to the substrate on which the solder bump is formed through flip-chip bonding.