KR20040059543A - 시디엠에이 제어국에서 통합 스위칭 보드 - Google Patents

Abstract

본 발명은 CDMA 제어국 내에서 라인 인터페이스(Line Interface) 블럭과 프로세서 블럭, 스위치 패브릭(Switched Fabric) 블럭을 하나로 합쳐 구현함으로써, CDMA 제어국 내에서 ATM 방식으로 전송되는 ATM 셀을 스위칭 할 수 있도록 한 CDMA 제어국에서 통합 스위칭 보드 설계에 관한 것으로서, 이러한 본 발명은 CDMA 제어국 ATM 스위치를 통합보드의 형상으로 설계한 WSFA를 CDMA 제어국에 이중화로 구현하여 2장을 실장하고, 전체 16포트를 스위칭할 수 있으며 각 포트당 155Mbps의 전송속도로 2.5Gbps의 스위칭 기능을 수행토록 하고, 또한 WSFA를 스위치 링크 정합부, 프로세서부, 헤더 변환 및 버퍼링부, 스위치부, 신호제어(EPLD)부, CPXA와의 인터페이스부로 구성함으로써, 시스템의 자원관리를 효율적으로 할 수 있으며, 시스템의 중요한 구현 요소인 이중화 구조를 간단하고 안정되게 구현하여 시스템의 신뢰도를 향상시킬 수 있도록 한 CDMA 제어국에서 통합 스위칭 보드에 관한 것이다.

Description

시디엠에이 제어국에서 통합 스위칭 보드{Integrated switching board in CDMA BSC}

본 발명은 CDMA 제어국 내에서 라인 인터페이스(Line Interface) 블럭과 프로세서 블럭, 스위치 패브릭(Switched Fabric) 블럭을 하나로 합쳐 구현함으로써, CDMA 제어국 내에서 ATM 방식으로 전송되는 ATM 셀을 스위칭 할 수 있도록 한 CDMA 제어국에서 통합 스위칭 보드 설계에 관한 것으로, 특히 CDMA 제어국 ATM 스위치를 통합보드의 형상으로 설계하여 시스템의 자원관리를 효율적으로 할 수 있도록 하고, 또한 시스템의 중요한 구현 요소인 이중화 구조를 간단하고 안정되게 구현하여 시스템의 신뢰도를 향상시킬 수 있도록 한 CDMA 제어국에서 통합 스위칭 보드에 관한 것이다.

일반적으로, ATM 셀을 스위칭하는 스위칭보드는 CDMA 제어국의 핵심이라 할 수 있다. 즉, 제어국의 모든 데이터는 ATM 스위치를 통과하기 때문이다. 따라서, 상기한 바와 같은 중요도 때문에 시스템의 신뢰도를 높이기 위해 이중화 구조를 사용하고 있다.

그러나, 스위치 블럭은 하나의 보드로 쉽게 구현되지 않고 여러 보드로 복잡하게 구현됨으로 인해, 여러 보드들이 서로 이중화 구조로 계속해서 인터페이스되면, 제어가 매우 복잡하게 되고, 시스템의 자원을 이러한 이중화 구조를 가지고 있는 보드의 상태를 관리하거나 제어하는데 많은 시간과 자원을 낭비하게 되는 문제점이 있었다.

또한, 스위칭(switching)을 하기 위해서는 스위치 패브릭(Switch Fabric) PBA와 타 블럭과 라인 인터페이스(Line Interface)를 담당하는 PBA, 그리고 스위치 PBA를 관리하기 위한 프로세서 PBA가 존재해야만 함으로 인해, 하드웨어의 구성이 복잡하고, PBA의 숫자가 늘어나게 되고, 시스템의 제조 단가도 높아지는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은 CDMA 제어국 ATM 스위치를 통합보드의 형상으로 설계하여 시스템의 자원관리를 효율적으로 할 수 있도록 하고, 또한 시스템의 중요한 구현 요소인 이중화 구조를 간단하고 안정되게 구현하여 시스템의 신뢰도를 향상시킬 수 있도록 한 CDMA 제어국에서 통합 스위칭 보드를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은,

상기 WSFA에 실장되는 여러 디바이스(device)의 레지스터 값을 셋업(setup)하고, 이중화 정보를 이용하여 각각의 디바이스의 제어(control) 및 보드의 전체적인 디버깅을 위한 모니터링 기능을 수행하는 프로세서부와,

상기 WSFA와 WLIA가 정합하기 위한 것으로 WSFA의 스위칭 관리 디바이스와 WLIA의 ATM 셀 관리 디바이스 사이를 연결하기 위한 스위치 링크 정합부와,

상향으로 수신되는 로우 스피드 데이터(Low Speed Data)와 고속으로 스위칭되는 데이터 사이에서 데이터 인터페이스를 위한 버퍼링 및 동시에 수신되는 데이터들의 스위칭 우선 순위 설정 및 데이터 경로를 관리하기 위한 헤더변환 기능을 수행하는 헤더변환 및 버퍼링부와,

ATM 스위치 단일 칩으로 구성하여 포트당 155Mbps를 갖는 16포트의 ATM 스위치를 구성하며, 수신된 데이터의 라우팅 테이블(Routing Tables)에 붙인 라우팅 태그(Routing Tag)를 가지고 ATM 셀들을 셀프 라우팅(Self Routing)을 수행하는 스위치부와,

상기 WSFA 내의 디바이스들을 액세스하기 위한 어드레스 디코딩(Address Decoding) 및 리셋 제어, WSFA 보드간 이중화 구현, LED 제어 기능을 수행하는 신호제어부와,

WSFA와 CPXA의 제어 데이터 인터페이스를 위해 HDLC로 구현되며, 전체 제어국 시스템을 구동시 상기 WSFA가 CPXA로 부터 내려오는 알람(Alarm) 신호와 연결 신호를 수신 받을 수 있도록 하고, 각종 WSFA의 상태 알람 신호를 CPXA로 보고하는 인터페이스부로 구성됨을 그 장치적 구성상의 특징으로 한다.

도 1은 본 발명에 의한 통합 스위칭 보드인 WSFA의 전체적인 구성도를 나타낸 도면이고,

도 2는 본 발명에 의한 LVDS 인터페이스 중심의 실장도의 실시 예를 나타낸 도면이고,

도 3은 본 발명에 의한 LVDS 링크의 이중화 구조를 개략적으로 나타낸 도면이다.

도 4는 본 발명에 의한 WSFA에서 HDLC 이중화 제어 처리 과정을 설명하기 위한 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

100 ..... 통합 스위칭 보드(WSFA)

110 ..... 프로세서부

121, 122, 123, 124 ..... 스위치 링크 정합부

131, 132, 133, 134 ..... 헤더변환 및 버퍼링부

140 ..... 스위치부

150 ..... 신호제어부(EPLD)

160 ..... 인터페이스부(HDLC)

이하, 상기와 같은 기술적 사상에 따른 본 발명의 「시디엠에이 제어국에서 통합 스위칭 보드」의 바람직한 실시 예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

도 1은 본 발명에 의한 통합 스위칭 보드인 WSFA의 전체적인 구성도를 나타낸 도면이고, 도 2는 본 발명에 의한 LVDS 인터페이스 중심의 실장도의 실시 예를 나타낸 도면으로서, 도 2a는 랙 실장도를 나타낸 것이고, 도 2b는 LVDS 링크 케이블 연결을 나타낸 도면이고, 도 3은 본 발명에 의한 LVDS 링크의 이중화 구조를 개략적으로 나타낸 도면이다.

도 1에 도시된 바와 같이, 본 발명에 의한 통합 스위칭 보드인 WSFA(100)는 프로세서부(110)와, 스위치 링크 정합부(120)와, 헤더변환 및 버퍼링부(131 ∼ 134)와, 스위치부(141 ∼ 144)와, 신호제어부(EPLD)(150)와, 인터페이스부(160)으로 이루어진다.

상기한 바와 같은 구성을 통해 각 하드웨어의 상세 동작 구성을 살펴보면 다음과 같다.

먼저, 상기한 바와 같은 WSFA는 CDMA 제어국에 이중화 구형되어 2장이 실장되며, 또한 WSFA는 전체 16포트를 스위칭할 수 있으며 각 포트당 155Mbps의 전송속도로 2.5Gbps의 스위칭 기능을 가지고 있다.

상기 프로세서부(110)는, WSFA에 실장되는 여러 디바이스(device)의 레지스터 값을 셋업(setup)하기 위해서 프로세서가 필요하며, WSFA에서는 프로세서부에 모토롤라의 XPC860 프로세서를 이용한 프로세서 모듈 형식으로 프로세서부(110)를구성한다.

상기 프로세서부(110)를 모듈 형식으로 사용하면 개발 기간을 단축시킬 수 있음은 물론이고 장시간 다른 시스템에서 사용하였으므로 그 안정성도 보장받을 수 있는 장점이 있다.

또한, WSFA가 더 높은 성능의 프로세서 기능을 원한다면 기존의 프로세서부의 모듈을 더 높은 성능을 가지고 있는 프로세서 모듈로 교환하면 되기 때문에 WSFA의 PCB(Printed Circuit Board) 수정이 필요 없이 시스템 업그레이드(upgrade)가 가능하다.

한편, 이중화는 후술되는 신호제어부(EPLD)에서 보고되는 이중화 정보를 이용하여 각각의 디바이스를 제어(control)하게 되어 있다. 프로세서부(110)에서는 메모리, 이더넷 포트(Ethernet Port), RS-232 포트 등이 구현되어 있어서 WSFA를 디버깅(Debugging)하는데 모니터링(monitoring) 기능을 제공하고 있다.

다음으로, 스위치 링크 정합부(121 ∼ 124)는, WSFA와 WLIA가 정합하기 위한 것으로 WSFA의 스위칭 관리 디바이스(Switching Management Device)(PM73487)와 WLIA의 ATM 셀(Cell) 관리 디바이스(PM7324) 사이를 연결하기 위한 것이다.

여기서, 상기 WSFA와 WLIA는 첨부한 도면 도 2a에 나타낸 랙 실장도에서 보는 바와 같이 가운데에 WSFA가 있고 다수의 WLIA가 확장의 형태로 LVDS(Low Voltage Differential Signaling)로 인터페이스된다.

상기한 도면 도 2a를 좀 더 살펴보면, CDMA ATM 스위치는 제어국에서 2.5Gbps의 스위칭 용량을 가지고 있으며 WLIA와 백보드 인터페이스가 아닌 케이블로 인터페이스 된다. 여기서, CPXA는 제어국 전체의 호처리 기능을 하며 제어국의 다른 블럭과의 인터페이스를 관장하여 시스템 전체 자원을 관리한다.

도면에 도시된 Reserved 자리에는 제어국 용량 증설로 인한 추가의 스위칭 경로가 필요할 때 WSFA와 WLIA를 추가로 실장할 수 있도록 구현된다.

한편, 상기 LVDS의 링크는 WSFA의 보드 끝단에서 케이블(첨부한 도면 도 2b)을 통하여 수신되며 헤더 변환과 버퍼링 기능을 수행하는 PM73487로 유토피아 레벨 2(UTOPIA Level 2) 인터페이스로 전달된다.

즉, 첨부한 도면 도 2b는 LVDS가 실제적으로 인터페이스 되는 것을 나타낸 것으로서, WSFA는 총 64개의 LVDS 링크를 제공할 수 있다. 하지만 모두 1포트 단위로 케이블을 구현하면 백보드 쪽에서 케이블링이 너무 복잡하므로 2포트를 1포트로 합쳐서 케이블링이 되도록 구현되며, WLIA는 총 2포트로 구현되므로 WLIA에 하조의 케이블이 가도록 구현되었다.

한편, LVDS를 이용한 두 보드간의 실제 전송방식을 첨부한 도면 도 3을 참조하여 살펴보면 다음과 같다.

먼저, 도시된 도 3은, PM7350 LVDS 링크의 MUX 형태로 구현된 이중화 구조의 블럭도를 나타낸 것이다. 여기서 상기 PM7350은 각 포트의 액티브 비트만을 체크하므로 두 개의 포트가 선택될 가능성은 없고, 또한 순간적으로 두 개의 포트가 선택되더라도 내부 버퍼 기능을 가지고 있으므로 액티브 비트의 여부가 확인되면 슬레이브(Slave) 포트의 미확인 셀들은 폐기된다.

즉, CPU 제어를 통한 EPLD 제어가 필요 없이 자동 선택(Automatic Select)이가능하다.

다시 말하면, PM7350이라는 LVDS 드라이버/리시버를 사용하므로 별도의 다른 LVDS 드라이버 칩이 필요 없다. 즉, 기존의 보드처럼 다수의 LVDS 트랜시버(드라이버/리시버)를 및 버퍼를 사용하여 스위칭 관리 디바이스(Switching Management Device)와 연결하기 위한 유토피아 인터페이스를 수행하는 칩을 사용할 필요가 없이 이 모든 기능이 원칩(One Chip)으로 구성되어 있다.

상기한 LVDS 링크 이중화 구조는 역시 PM7350 디바이스 내부에서 효율적으로 구현되어 있으며, 이를 WSFA 보드의 입장에서 설명하면 다음과 같다.

먼저, WSFA에서 WLIA로의 링크 이중화는,

유토피아 인터페이스를 통하여 PM73487로 부터 수신한 스위칭된 ATM 셀을 하나더 복사(copy)하여 LVDS 라인 인터페이스를 구성하고 이를 통해 다른 보드로 동일한 데이터를 전송한다. 이때, 액티브 WSFA만 송신을 수행하며 슬레이브 WSFA는 송신을 하지 못하게 프로세서가 제어한다. 또한 상기한 방식은 2개를 브로드캐스트 타입(Broadcast Type)으로 데이터를 전송하는 것이다.

다음으로, WLIA에서 WSFA로의 링크 이중화는,

이 경우에는 액티브/슬레이브 WSFA 둘다 일단 데이터를 수신하여, 슬레이브 WSFA는 데이터를 처리하지 않고, 액티브 WSFA만 데이터를 처리한다. 이때, 어떤 LVDS 포트가 액티브 WLIA에서 보낸 것인지는 데이터 속에 들어오는 액티브 비트(Active Bit)를 확인하여 알 수 있다. 즉, 별다른 MUX 제어를 하지 않아도 액티브 비트가 발견되지 않는 포트는 셀을 폐기하여 자연스럽게 하나의 LVDS 포트만을 선택할 수 있도록 한다.

다음으로, 도 1에 도시된 헤더변환 및 버퍼링부(130)는, 먼저 ATM 스위치의 기능중 버퍼링 기능은 매우 중요하다. 즉, 스위치 패브릭에서 대용량의 고속 데이터 스위칭이 일어나기 때문에, 스위칭을 하는 스위치 패브릭(PM73488)까지 상향으로 수신되는 로우 스피드 데이터(Low Speed Data)와 스위치 패브릭 사이에서 고속으로 스위칭되는 데이터 사이에서 데이터 인터페이스를 하기 위해서는 중간에 버퍼링 기능이 꼭 필요하게 된다.

또한, 동시에 수신되는 데이터들의 스위칭 우선 순위 설정 및 데이터가 목표한 곳으로 가장 적절히 갈 수 있도록 경로를 관리하기 위한 헤더 변환 기능이 필요하게 되는데 이러한 기능을 PM73487을 통하여 구현하였다. 상기 PM73487은 라인 인터페이스 디바이스(PM7350) 4개와 유토피아 2로 인터페이스하며 상향 PM73488로 622Mbps(155Mbps X 4) 속도로 데이터를 전송한다.

다시 말해, 상기한 바와 같은 이유로 인하여 헤더변환과 서로 다른 송수신 데이터 전송속도의 차이로 인한 병목현상을 처리하기 위해 다수의 버퍼링 기능이 필요하게 되며, Rx Buffer, Tx Buffer, 헤더변환 SRAM, 기타 룩업 테이블(Look Up Table) 관리 SRAM 등의 다수의 외부 메모리를 두어 스위칭을 하기 위한 전단계인 스위칭 관리 기능을 구현한다.

다음으로, 스위치부(140)는, 16X16 155Mbps ATM 스위치(PM73488) 단일 칩으로 구성하여 포트당 155Mbps를 갖는 16포트의 ATM 스위치를 구성하게 된다. 상기 PM73488은 PM73487에서 수신된 데이터의 라우팅 테이블(Routing Tables)에 붙인 라우팅 태그(Routing Tag)를 가지고 ATM 셀들을 셀프 라우팅(Self Routing)한다.

상기 라우팅 태그는 연결 셋업(Connection Setup)시 프로세서로부터 PM73488과 PM73487의 레지스터에 쓰여지며 연결이 해제될 때까지 라우팅 테이블에 유지되고, 또한, 호가 진행되는 동안 수신되는 매 셀들에 대한 라우팅 정보로 사용된다.

또한, 상기한 라우팅 태그는 53바이트의 셀 앞에 추가되는 6바이트에 포함된다.

한편, 상기 PM73488과 PM73487은 니블(nibble) 단위로 데이터를 송수신하며 현재 WSFA에서는 총 스위칭 용량이 5Gbps이므로 그 절반인 2.3Gbps의 스위칭을 하므로 절반의 포트만을 사용하고 있다.

다음으로 신호제어부(EPLD)(150)는, Altera사의 EPM7512로서 ISP(In System Programming) 기능을 가진 EPLD이다.

여기서, 상기 ISP는 PBA 실장 상태에서 EPLD의 프로그램을 수행하는 것으로서, EPLD의 프로그램 변경 필요시 WSFA 실장 상태에서 연결에 Altera사의 ISP 케이블을 연결하여 EPLD 프로그램 변경을 수행한다.

또한, 상기 신호제어부인 EPLD는 WSFA 내의 디바이스들을 액세스하기 위한 어드레스 디코딩(Address Decoding) 기능, 리셋 제어, WSFA 보드간 이중화 구현, LED 제어 기능 등을 수행한다.

다음으로 상기 CPXA와의 인터페이스를 위한 인터페이스부(160)는, WSFA와 CPXA의 제어 데이터 인터페이스를 위해 HDLC로 구현하였다. 여기서, 상기 CPXA는 CDMA 제어국 스위치 블럭에서 WSFA보다 더 상위레벨에 존재하는 PBA를 나타낸다.

즉, 전체 제어국 시스템을 구동할 때 WSFA는 CPXA로 부터 내려오는 알람(Alarm) 신호와 연결 신호를 수신 받는다. 그리고 각종 WSFA의 상태 알람 신호(실탈장 알람, 기능 실패(Function Fail) 등)를 CPXA로 보고를 한다.

한편, HDLC 인터페이스를 구현시 CPXA는 마스터의 입장이고 WSFA는 슬레이브 입장이므로 이중화를 구현한 WSFA는 HDLC 이중화 제어를 해 주어야 한다.

이를 첨부한 도면 도 4를 참조하여 좀 더 상세하게 살펴보면 다음과 같다.

도 4는 본 발명에 의한 WSFA에서 HDLC 이중화 제어 처리 과정을 설명하기 위한 도면이다.

이에 도시된 바와 같이, CPXA는 HDLC 이중화 경로 구조가 고려되지 않았고 나중에 제작된 WSFA에서 HDLC 이중화를 제어하도록 설계되어 있다. 즉, CPXA는 WSFA의 이중화 상태를 백보드 알람 보고를 통하여 알 수 있지만 HDLC 포트 하나만 있기 때문에, HDLC 포트 2개를 가지고 있는 WSFA가 이중화를 제어하여야 한다.

여기서, 도면에 나타낸 점선은 WSFA의 신호제어부(EPLD)의 제어를 통하여 HDLC 드라이버가 디스에이블이 되어 있으므로 데이터가 송신될 수 없다. 즉, 마스터 쪽의 CPXA와 WSFA만 라인을 점유할 수 있게 되어 있다. HDLC의 인터페이스는 차동 디바이스(Differential Device)로 구현되어 있기 때문에 버스 형태로 구현할 수 있다. 결국 활성화되는 전송 라인은 하나이기 때문에 마스터 WSFA와 CPXA는 1:1로 통신을 하게 되는 것이다.

즉, CPXA는 HDLC가 1포트이고 WSFA는 HDLC가 2개의 포트로 구성되어 있다. 두 보드가 모두 이중화로 구현되어 있으며, CPXA에서 WSFA로의 데이터는, 마스터WSFA에서는 모든 데이터를 받아들이고 슬레이브 WSFA에서는 데이터를 받기만 하고 처리하지는 않는다.

반면 WSFA에서 CPXA로의 데이터는 슬레이브 WSFA의 HDLC 드라이버를 디스에이블(disable)시키고, 마스터 WSFA의 드라이버는 인에이블(Enable)시킴으로써 이중화를 구현하며, 슬레이브 CPXA는 데이터를 받기만 하고 처리하지 않는다.

즉, 모든 HDLC 이중화 로직 구현은 WSFA에서 이루어지며 굳이 WSFA가 CPXA의 이중화 상태를 체크하지 않아도 되며, 이는 어떤 상황에서든 HDLC 정상 경로는 항상 하나만 존재하기 때문이다.

상기한 바와 같은 구성을 갖는 본 발명에 따른 WSFA는 ATM 셀을 스위칭하는 부분과 스위칭할 데이터를 타블럭과 송수신하는 부분, 그리고 스위칭 보드를 제어하는 프로세서 부분 세 가지로 정의할 수 있으며, 상기 프로세서가 WSFA를 초기화를 하면 WSFA는 WLIA와 LVDS 인터페이스로 ATM 셀을 주고받으며 스위칭을 한다.

한편, LVDS 링크는 PM7350 디바이스를 통하여 자동으로 유연성 있게 관리되며, WSFA의 이중화는 EPLD에서 보고되는 제어 신호를 통하여 신속하게 처리되며, 모든 상/하향 제어정보는 CPXA와 HDLC 이중화 경로를 통하여 송수신한다.

이상에서 상술한 본 발명 "시디엠에이 제어국에서 통합 스위칭 보드"에 따르면, CDMA 제어국 ATM 스위치를 통합보드의 형상으로 설계하여 시스템의 자원관리를 효율적으로 할 수 있도록 하고, 또한 시스템의 중요한 구현 요소인 이중화 구조를간단하고 안정되게 구현하여 시스템의 신뢰도를 향상시킬 수 있는 이점을 가진다.

또한, 상기한 구성을 통해 종래 기술에 따른 불합리한 구조를 지양하고 하나의 보드에 스위칭을 위한 모든 요소(프로세서 블럭, 라인 인터페이스 블럭, 스위치 패브릭 블럭)을 집적시킴으로써, 시스템 자원을 낭비하지 않고 효율적으로 사용할 수 있는 이점을 가진다.

또한, 간단하게 스위칭 블럭 이중화를 구현함으로써, 시스템의 신뢰도 향상과 더불어, 복잡한 하드웨어 디자인에 따른 데이터 전송속도를 저하 및 시스템의 성능 저하를 방지할 수 있으며, 심플한 하드웨어 설계로 인해 잡음 및 시스템의 단가를 줄일 수 있는 이점을 가진다.

Claims (7)

1. CDMA 제어국에서 스위칭 통합 보드(WSFA)에 있어서,

   상기 WSFA에 실장되는 여러 디바이스(device)의 레지스터 값을 셋업하고, 이중화 정보를 이용하여 각각의 디바이스의 제어 및 보드의 전체적인 디버깅을 위한 모니터링(monitoring) 기능을 수행하는 프로세서부와;

   상기 WSFA와 WLIA가 정합하기 위한 것으로 WSFA의 스위칭 관리 디바이스(Switching Management Device)와 WLIA의 ATM 셀 관리 디바이스 사이를 연결하기 위한 스위치 링크 정합부와;

   상향으로 수신되는 로우 스피드 데이터(Low Speed Data)와 고속으로 스위칭되는 데이터 사이에서 데이터 인터페이스를 위한 버퍼링 및 동시에 수신되는 데이터들의 스위칭 우선 순위 설정 및 데이터 경로를 관리하기 위한 헤더변환 기능을 수행하는 헤더변환 및 버퍼링부와;

   ATM 스위치 단일 칩으로 구성하여 포트당 155Mbps를 갖는 16포트의 ATM 스위치를 구성하며, 수신된 데이터의 라우팅 테이블(Routing Tables)에 붙인 라우팅 태그(Routing Tag)을 가지고 ATM 셀들을 셀프 라우팅(Self Routing)을 수행하는 스위치부와;

   상기 WSFA 내의 디바이스들을 액세스하기 위한 어드레스 디코딩(Address Decoding) 및 리셋 제어, WSFA 보드간 이중화 구현, LED 제어 기능을 수행하는 신호제어부와;

   WSFA와 CPXA의 제어 데이터 인터페이스를 위해 HDLC로 구현되며, 전체 제어국 시스템을 구동시 상기 WSFA가 CPXA로 부터 내려오는 알람(Alarm) 신호와 연결 신호를 수신 받을 수 있도록 하고, 각종 WSFA의 상태 알람 신호를 CPXA로 보고하는 인터페이스부를 포함하여 이루어진 것을 특징으로 하는 시디엠에이 제어국에서 통합 스위칭 보드.
2. 제 1 항에 있어서, 상기 WSFA와 WLIA의 랙 실장 구성은,

   상기 랙 가운데에 WSFA가 있고 다수의 WLIA가 확장의 형태로 LVDS(Low Voltage Differential Signaling)로 인터페이스를 구현하고, CPXA는 제어국 전체의 호처리 기능을 하며 제어국의 다른 블럭과의 인터페이스를 관장하여 시스템 전체 자원을 관리토록 하고, Reserved 자리에 WSFA와 WLIA를 추가로 실장할 수 있도록 구현되는 것을 특징으로 하는 시디엠에이 제어국에서 통합 스위칭 보드.
3. 제 2 항에 있어서, 상기 LVDS의 링크는,

   상기 WSFA의 보드 끝단에서 케이블을 통하여 수신되며, 상기 케이블을 2포트를 1포트로 합쳐서 케이블링이 되도록 구현하며, 헤더 변환과 버퍼링 기능을 수행하는 상기 헤더변환 및 버퍼링부로 유토피아 레벨 2(UTOPIA Level 2) 인터페이스로 전달되는 것을 특징으로 하는 시디엠에이 제어국에서 통합 스위칭 보드.
4. 제 1 항에 있어서, 상기 WSFA에서 WLIA로의 링크 이중화는,

   유토피아 인터페이스를 통해 수신한 스위칭된 ATM 셀을 하나더 복사(copy)하여 LVDS 라인 인터페이스를 구성하고, 다른 보드로는 동일한 데이터를 전송하고, 상기 데이터 전송시 액티브 WSFA만 송신을 수행하며 슬레이브 WSFA는 송신을 하지 못하게 상기 프로세서부에서 제어하는 것을 특징으로 하는 시디엠에이 제어국에서 통합 스위칭 보드.
5. 제 1 항에 있어서, 상기 WLIA에서 WSFA로의 링크 이중화는,

   액티브/슬레이브 WSFA 둘다 데이터를 수신하여, 슬레이브 WSFA에서는 데이터를 처리하지 않고, 액티브 WSFA에서만 데이터를 처리하며, 액티브 WLIA에서 전송되어지는지의 판별은 데이터 속에 들어오는 액티브 비트(Active Bit)를 통해 확인할 수 있도록 하는 것을 특징으로 하는 시디엠에이 제어국에서 통합 스위칭 보드.
6. 제 1 항에 있어서, 상기 라우팅 태그는 연결 셋업(Connection Setup)시 프로세서부로부터 스위치 패브릭의 레지스터에 쓰여지며, 연결이 해제될 때까지 라우팅 테이블에 유지되도록 하여 호가 진행되는 동안 수신되는 매 셀들에 대한 라우팅 정보로 사용되는 것을 특징으로 하는 시디엠에이 제어국에서 통합 스위칭 보드.
7. 제 1 항에 있어서, 상기 WSFA에서 HDLC 이중화는,

   CPXA에서 WSFA로의 데이터는, 마스터 WSFA에서 모든 데이터를 받아들이고 슬레이브 WSFA에서는 데이터를 받기만 하고 처리하지는 않도록 하고, WSFA에서 CPXA로의 데이터는 슬레이브 WSFA의 HDLC 드라이버를 디스에이블(disable)시키고, 마스터 WSFA의 드라이버는 인에이블(Enable)시킴으로써 이중화를 구현하며, 슬레이브 CPXA는 데이터를 받기만 하고 처리하지 않도록 하는 것을 특징으로 하는 시디엠에이 제어국에서 통합 스위칭 보드.