KR20040055209A - 에이티엠 기반의 엠피엘에쓰 스위치에서의 트래픽 제어장치 및 방법 - Google Patents

Abstract

본 발명은 ATM 기반 MPLS 스위치에 관한 것으로, 특히 셀 폭주가 있는 포트로의 셀 유입을 방지하기 위한 ATM 기반 MPLS 스위치에서의 트래픽 제어 장치 및 방법에 관한 것이다.

본 발명에 의하면, 확장 헤더(extended header)에 있는 백 프레셔(Back Pressure) 정보를 읽어서 셀 폭주가 있는 포트를 인식하는 백 프레셔 정보 처리부와, 상기 백프레셔 정보 처리부가 인식한 백 프레셔(Back Pressure) 정보를 백 프레셔 정보 처리부로부터 직접 입력 받아서 이를 기초로 셀 폭주가 있는 포트로의 데이터 유입을 방지하는 유토피아 인터페이스(UTOPIA Interface)를 포함하여 구성되는 것을 특징으로 한다. 상기와 같은 구성에 의하면, 스위치 보드의 특정 포트로 폭주하는 셀의 유입을 막을 수 있는 이점이 있다.

Description

에이티엠 기반의 엠피엘에쓰 스위치에서의 트래픽 제어 장치 및 방법{Device and Method of Traffic Control in Switch for MPLS Over ATM}

본 발명은 ATM 기반 MPLS 스위치 장치에 관한 것으로 특히, 스위치 보드에서 오는 확장 헤더(extended header)의 백 프레셔(back pressure) 정보를 기초로 상위 계층에서 하위 계층으로의 셀 이동을 막아서 특정 포트의 셀 폭주를 방지하도록 하는 ATM 기반 MPLS 스위치에서의 트래픽 제어장치 및 방법에 관한 것이다.

일반적으로 비동기 전송 방식(ATM)은 ITU-T(International Telecommuni cations Union Telecommunication Sector)(구 CCITT)에서 1988년에 B-ISDN(광대역 ISDN)의 전송 방식으로 결정되어, B-ISDN의 핵심이 되는 전송, 교환 기술이다. 이는 모든 정보를 ATM 셀(Cell)이라고 하는 고정 길이의 블록으로 분할하여 이것을 순차적으로 전송하는 방식이다. 이러한 ATM은 디지털 데이터를 53 바이트의 셀 또는 패킷으로 나누어, 디지털 신호 기술을 사용한 매체를 통하여 전송하는 전용접속(dedicated-connection) 스위칭 기술이다. 하나의 셀은 개별적으로 다른 셀 들과 관련하여 비동기적으로 처리되고 회선공유를 위한 멀티플렉싱을 하기 위해 큐(queue)에 들어가게 된다.

헤더 내에는 셀이 속하는 커넥션을 식별하기 위한 가상 채널 식별자(Virtual Channel Identifier, VCI) 가상 경로 식별자(Virtual Path Identifier, VPI), 폭주 시의 셀의 폐기 허용 여부를 표시하는 셀 우선 순위(Cell Loss Priority, CLP), 망 제어 정보를 구별하기 위한 셀 정보 식별(Payload Type, PT), 헤더의 오류를 검출하고 제어(Header Error Control, HEC) 등의 기능이 있다. ATM 다중의 특징은 통계적 다중 효과에 의해서 L분할보다 높은 다중화 효율을 기할 수 있고, 개개의 통신에 할당되는 전송 대역을 자유롭게 설정할 수 있는 점이다.

ATM은 소프트웨어보다는 하드웨어로 더 쉽게 구현되도록 설계되었기 때문에 처리 속도를 빠르게 하는 것이 가능하다. 현재 언급되고 있는 ATM 망의 전송속도는 155.520 Mbps 또는 622.080 Mbps 정도이지만, IEEE(Institute of Electrical and Electronics Engineers) 스펙트럼에서는 이러한 속도가 곧 10 Gbps에까지 이를 것으로 예측된다고 보고했다. SONET(Synchronous Optical Network) 그리고 몇 개의 다른 기술과 함께 ATM은 광대역 종합정보통신망(Broadband ISDN, BISDN)의 핵심 기술이다.

도 1에는 일반적인 ATM 교환기의 개략적인 블록 구성도가 도시되어 있다. 도 1 도시된 바와 같이, ATM 교환기에는 ATM 스위치(120)와 가입자 정합보드(130)가 마련되어 있다. 상기 ATM 스위치(120)는 ATM 교환기(100)에서 스위치 정합 기능을 수행하며, 상기 가입자 정합보드(130)는 ATM 교환기(100)와 가입자 간 정합 기능을 수행한다.

그리고, 상기 ATM 스위치(120)와 가입자 정합보드(130)에는 메인 프로세서 보드(110)가 연결된다. 상기 메인 프로세서 보드(110)는 상기 ATM 스위치(120)와 가입자 정합보드(130)를 제어함과 동시에 ATM 교환기 전체를 제어한다.

다음은 종래 기술에 의한 ATM 기반 MPLS 스위치에서의 트래픽 제어 장치에 대하여 기술한다. 여기서 MPLS(Multi Protocol Label Switching)는 상위 계층의 IP(Internet Protocol) 라우터와 하위 계층인 ATM 스위치 사이의 통합 라우팅 기술이다.

ATM 교환기를 이용한 ATM 기반 MPLS(Multi Protocol Label Switching)를 구현할 경우, ATM 교환기의 ATM 스위치(120)에서 ATM 스위치(120)의 각 포트(port) 별로 유입된 데이터는 ATM 계층으로의 변환과 IP(Internet Protocol) 계층으로의 재조합 과정을 거친다.

이 때, 상기 ATM 스위치(120)의 특정 포트로 셀이 집중될 경우 IP 계층의 MPLS 처리과정에서 포트 셀 폭주로 인해서 버퍼 풀(Buffer Full) 현상이 발생된다.

그리고, 상기와 같은 버퍼 풀(Buffer Full) 현상을 막기 위해서 ATM 교환기(100) 내부의 셀에는 53 바이트 외에 확장 헤더(Extended Header)가 있어서 이 확장 헤더에 있는 백 프레셔(Back Pressure) 정보에 의해서 특정 포트로 집중되는 것을 막는다.

상기 백 프레셔(Back Pressure)는 ATM 스위치(120)와 가입자 정합보드(130) 사이의 제어에 의해서 스위치 보드의 포트로의 셀 폭주를 막기 위한 것으로, 셀의 확장 헤더(extended header)에 실려 있다.

그러나, 종래 기술에 의한 백 프레셔(Back Pressure) 정보를 이용한 ATM 스위치(120)의 특정 포트로 폭주하는 셀을 막는 방법은 다음과 같은 문제점이 제기된다.

즉, 가입자 정합보드(130)에서 전송되어져 온 셀은 ATM 스위치(120)에서 바이트 확장(53바이트에서 64바이트로 확장)된 다음 다시 바이트 변환(64 바이트에서 53바이트로 변환)되어져서 ATM 스위치(120)의 포트를 통하여 가입자 정합보드(130)로 출력된다.

상기와 같은 ATM 스위치(120)에서 셀 바이트 변환(64바이트에서 53바이트로 축소 변환)이 일어나는 과정에서(즉, 상위 계층에서 MPLS 처리하는 과정에서) 확장 헤더(extended header)에 있는 백 프레셔(back pressure) 정보가 유실된다.

그 결과, ATM 스위치(120)에서 셀이 폭주하는 포트를 인식할 수 없게 되고, 따라서 셀을 재조합한 이후로는 과다 트래픽으로 인해 셀 깨짐 현상까지 발생하게 되는 문제점이 생긴다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창작된 것으로, 본 발명에 의한 ATM 기반 MPLS 스위치에서의 트래픽 제어 장치 및 방법의 목적은, 셀의 확장 헤더에 있는 백 프레셔 정보의 유실을 방지하여 이를 기초로 스위치 보드의 특정 포트로 폭주하는 셀의 유입을 방지할 수 있는 ATM 기반 MPLS 스위치에서의 트래픽 제어장치 및 방법을 제공하는 데 있다.

도 1은, 일반적인 ATM 교환기의 개략적인 블록 구성도

도 2는, ATM 기반 MPLS 구성을 위한 블록 구성도.

도 3은, 도 2의 MPLS FE의 상세 데이터 흐름도.

도 4는, 도 3의 스위치 I/F 제어 블록의 상세 구성도.

도 5는, 본 발명에 의한 트래픽 제어 과정을 보인 플로차트.

* 도면의 주요 부분에 대한 부호의 설명 *

100 ; ATM 교환기 110 ; 메인프로세서 보드

120 ; ATM 스위치 130 ; 가입자 정합 보드

300 ; MPLS FE 310, 312 ; 패킷처리제어부

320, 322 ; 재조합부 330, 332 ; 분리부

400 ; 스위치 I/F 제어 블록 410 ; 백 프레셔 정보 처리부

416 ; 데이터 처리부

412, 414, 418, 420 ; 유토피아 인터페이스

상기와 같은 목적을 달성하기 위한 본 발명인 ATM 기반 MPLS 스위치에서의 트래픽 제어장치는, 확장 헤더(extended header)에 있는 백 프레셔(Back Pressure) 정보를 읽어서 셀 폭주가 있는 포트를 인식하는 백 프레셔 정보 처리부와, 상기 백프레셔 정보 처리부가 인식한 백 프레셔(Back Pressure) 정보를 백 프레셔 정보 처리부로부터 직접 입력 받아서 이를 기초로 셀 폭주가 있는 포트로의 데이터 유입을 방지하는 유토피아 인터페이스(Universal Test & Operations Physical Interface for ATM, UTOPIA Interface)를 포함하여 구성되는 것을 특징으로 한다.

본 발명인 ATM 기반 MPLS 스위치에서의 트래픽 제어장치는, 상기 셀 폭주가 있는 포트로의 데이터 유입 방지하기 위해 데이터가 전달되어질 스위치 포트와 유토피아 다중 물리계층단의 해당 물리 계층이 1:1로 매핑(mapping)되어 CLAV(Cell Available)신호를 디스에이블(disable) 시킴으로서 구성되는 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위한 본 발명인 ATM 기반 MPLS 스위치에서의 트래픽 제어방법은, 스위치로보드로부터 확장 헤드(Extender Header)에 있는 백 프레셔 정보를 수신하는 단계와, 상기 수신된 백 프레셔 정보를 읽고 해당 포트 별로 폭주 여부를 판단하여 포트 별 폭주 정보를 유토피아 포트에 매핑시키는 단계와, 상기 셀 폭주가 있는 스위치 보드의 포트로 매핑된 물리계층의 CLAV 제어신호를 disable 시키는 단계를 포함하여 구성되는 것을 특징으로 한다.

상기와 같은 구성에 의하면 셀의 확장 헤더(extended header)에 있는 백 프레셔 정보를 기초로 셀 폭주 포트로 유입되는 데이터 트래픽을 제어할 수 있는 이점이 있다.

다음은 본 발명인 ATM 기반 MPLS 스위치에서의 트래픽 제어 장치 및 방법의 바람직한 실시예를 첨부한 도면을 기초로 상세하게 설명한다.

도 2는 본원 발명에 의한 ATM 기반 MPLS 구성을 위한 블록 구성도이다. 도 2에 도시된 바와 같이, ATM 스위치(120)와 가입자 정합 보드(130) 사이에는 MPLS FE(Multi Protocol Label Switching Forwarding Engine)(300)이 마련된다. 상기 MPLS FE(300)은 MPLS 네트워크를 구현하기 위해서 MPLS 도메인의 경계에 설치되는전달 엔진이다.

상기 MPLS FE(300)의 상세 블록 구성도가 도 3에 도시되어 있다. 도 3에 도시된 바와 같이, ATM 스위치(120)에는 스위치 I/F(Interface) 제어 블록(400)이 연결되어 있다. 상기 스위치 I/F 제어 블록(400)은 상기 ATM 스위치(120) 또는 가입자 정합 보드(130)에서 오는 셀들을 목적지 포트로 전달되도록 스위칭 제어한다. 그리고, 상기 스위치 I/F 제어 블록(400)은 FPGA(Field Programmable Gate Array)에 의해서 구현된다.

상기 스위치 I/F 제어 블록(400)에는 각각 재조합부(Reassembly Unit)(320, 322)와 분리부(Segmentation Unit)(330, 332)가 연결된다. 상기 재조합부(320, 322)는 상기 스위치 I/F 제어 블록(400)에서 입력되는 셀들을 MPLS 처리를 위해서 패킷화한다. 그리고, 상기 분리부(330, 332)는 하기하는 패킷처리제어부(Packet Look up & Control Unit)(310)에서 IP 헤더에 의해 처리된 패킷을 셀로 나눈다.

상기 재조합부(320, 322)와 분리부(330, 332)에는 패킷처리제어부(Packet Look up & Control Unit)(310)가 연결된다. 상기 패킷처리제어부(310)는 IP 헤더에 의해서 IP 처리한다.

그리고, 도 4에는 스위치 I/F 제어 블록(400)의 상세 구성도가 도시되어 있다. 도 4에 도시된 바와 같이, 스위치 I/F 제어 블록(400)에는 확장 헤더(extended header)에 있는 백 프레셔(Back Pressure) 정보를 읽어서 셀 폭주가 있는 포트를 인식하는 백 프레셔 정보 처리부(410)가 마련되어 있다.

상기 유토피아 인터페이스(420)는, 상기 백프레셔 정보 처리부(410)가 인식한 백 프레셔(Back Pressure) 정보를 백 프레셔 정보 처리부로부터 직접 입력 받아서 이를 기초로 셀 폭주가 있는 포트로의 데이터 유입을 방지하는 기능을 수행한다. 상기 유토피아 인터페이스(Universal Test & Operations Physical Interface for ATM, UTOPIA 인터페이스)(420)는 물리 계층(PHY)과 ATM 계층간에 데이터 전송을 위한 인터페이스이다.

다음은, 상기와 같은 구성을 가지는 본 발명인 ATM 기반 MPLS 스위치에서의 트래픽 제어 과정에 대하여 기술한다.

먼저, 도 4를 기초로 리얼 데이터(Real Data)가 전달되는 과정에 대하여 간단하게 기술한다.

ATM 스위치(120)에서 출력되어져 나온 셀(Egress_rx_cell)은 백 프레셔 정보 처리부(410)로 입력되고, 상기 백 프레셔 정보 처리부(410)는 IP 처리를 위한 전제로 바이트 변환(64바이트에서 53바이트로의 바이트 변환)을 수행한 후, 선입선출부(FIFO, First In First Out, FIFO)(미도시)에 저장시킨다.

그리고, 상기 선입선출부(FIFO)(미도시)에 저장된 데이터는 유토피아 인터페이스(412)를 통해서 재조합부(320)로 전달되고, 상기 재조합부(320)에서 패킷화 된 데이터는 패킷처리제어부(310)로 입력되어서 IP 처리된 후 분리부(330)에 의해서 분리된 후 유토피아 인터페이스(414)를 통해서 가입자 정합보드(130)으로 입력된다. 상기 가입자 정합보드(130)로 입력되기 직전에 바이트 변환(53바이트에서 64바이트로 변환)된다.

한편, 상기 가입자 정합보드(130)에서부터 들어오는 셀(Ingress_rx_cell)은데이터 처리부(416)에 의해서 에러 체크가 됨과 동시에 바이트 변환(64바이트에서 53바이트로 변환)되고 선입선출부(FIFO)(미도시)에 저장된다.

상기 선입선출부(FIFO)(미도시)에 저장된 셀은 유토피아 인터페이스(418)를 통해서 재조합부(322)로 입력된 후 패킷화 해서 패킷처리제어부(312)로 입력된다. 패킷처리제어부(312)에서 IP 처리된 패킷은 분리부(332)에 의해서 셀로 분리된 후 유토피아 인터페이스(420)로 입력된다.

유토피아 인터페이스(420)로 입력된 데이터는 바이트 변환(53바이트에서 64바이트로 변환)된 후 상기 ATM 스위치(120)로 출력된다.

다음은 상기와 같은 데이터 흐름을 가지는 경우, 셀 헤드에 있는 정보를 기초로 트래픽을 제어하는 과정에 대하여 기술한다.

먼저, 백 프레셔 정보 처리부(410)는 상기 ATM 스위치(120)로부터 셀을 수신한 경우, 셀의 확장 헤더(Extended Header)에 실려 있는 백 프레셔 정보를 읽는다(제510단계). 상기 백 프레셔 정보가 실려 있는 확장 헤더는 예컨대, EBP(Egress Backpressure Status) 영역 또는 FBPBM(Fabric Backpressure Port Bit Map) 영역 또는 BPSYNC(Backpressure Bitmap Synchronization and Enable Bits) 영역이 있다.

상기와 같이 백 프레셔 정보 처리부(410)는 확장 헤드를 통해서 ATM 스위치(120)의 각 포트에 대한 정보를 인식하는데, 특히 어느 포트에 셀이 폭주하고 있는지를 해당 포트별로 폭주 여부를 판단하여 인식한다(제512단계).

상기 과정에서 셀 폭주가 발생한 포트에 대하여 인식한 백 프레셔 정보 처리부(410)는 이를 확장 헤더(상기 예에서 EBP, FBPBM, BPSYNC)에 실어서 상기 유토피아 인터페이스(420)으로 직접 전달하여, 해당 포트 별 폭주 정보를 유토피아 포트에 매핑한다(제514단계).

상기 백 프레셔 정보 처리부(410)로부터 백 프레셔 정보를 전달 받은 유토피아 인터페이스(420)는 셀 폭주가 있는 포트로는 셀이 전달되지 못하도록 한다.

즉, ATM 스위치(120)의 각 포트로 전달될 데이터는 분리부(332)에서 유토피아 물리 계층의 번호에 해당하는 포트로 전달되어져 내려오는데, 먼저 물리계층이 CLAV(Cell Available) 제어신호를 인에이블(enable) 시켜야만이 ATM 계층{즉, 재조합부(320, 322) 또는 분리부(330, 332)}이 자체적으로 전이 인에이블(Transfer Enable) 신호를 인에이블 시켜서 데이터를 전달하도록 되어 있다.

따라서, ATM 스위치(120)로 전달해서는 안 될 물리계층(전달할 스위치 포트)에 대해서는, 지속적으로 백 프레셔 정보를 폴링(polling) 하다가 해제될 때까지 CLAV 제어 신호를 인에이블 시키지 않으면(즉, CLAV 제어신호 디스에이블) ATM 계층에서는 셀 폭주 포트로 갈 데이터만이 내려오지 못하게 된다(제516단계).

그 결과, ATM 스위치(120)의 셀 폭주 포트로는 셀이 전달되지 못하게 되므로 셀 폭주는 발생하지 않게 된다(제518단계).

상기의 본 발명의 실시예는 본 발명의 기술적 사상의 일실시예에 불과하며, 동업계의 통상의 기술자에 있어서는, 본 발명의 기술적인 사상 내에서 다른 변형된 실시가 가능함은 물론이다.

상기와 같은 구성과 동작 과정을 가지는 본 발명인 ATM 기반 MPLS 스위치에서의 트래픽 제어장치 및 방법은, 백 프레셔 정보 처리부에서 유토피아 인터페이스로 직접 백 프레셔 정보를 전달함으로서, 백 프레셔 정보의 유실이 없게 되고 이를 기초로 스위치 보드의 특정 포트로 폭주하는 셀의 유입을 막을 수 있는 효과가 있다.

Claims (3)

1. 확장 헤더(extended header)에 있는 백 프레셔 정보를 읽어서 셀 폭주가 있는 포트를 인식하는 백 프레셔 정보 처리부와;

   상기 백프레셔 정보 처리부가 인식한 백 프레셔 정보를 백 프레셔 정보 처리부로부터 직접 입력 받아서 이를 기초로 셀 폭주가 있는 포트로의 데이터 유입을 방지하는 유토피아 인터페이스를 포함하여 구성되는 것을 특징으로 ATM 기반 MPLS 스위치에서의 트래픽 제어 장치.
2. 제 1 항에 있어서, 상기 셀 폭주가 있는 포트로의 데이터 유입 방지는,

   데이터가 전달되어질 스위치 포트와 유토피아 다중 물리계층단의 해당 물리 계층이 1:1로 매핑되어 CLAV신호를 디스에이블(disable) 시킴으로서 구성되는 것을 특징으로 하는 ATM 기반 MPLS 스위치에서의 트래픽 제어 장치
3. 스위치보드로부터 확장 헤드에 있는 백 프레셔 정보를 수신하는 단계와;

   상기 수신된 백 프레셔 정보를 읽고 해당 포트 별로 폭주 여부를 판단하여 포트 별 폭주 정보를 유토피아 포트에 매핑시키는 단계와;

   상기 셀 폭주가 있는 스위치 보드의 포트로 매핑된 물리계층의 CLAV 제어신호를 disable 시키는 단계를 포함하여 구성되는 것을 특징으로 하는 ATM 기반 MPLS 스위치에서의 트래픽 제어 방법.