KR20040041338A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20040041338A
KR20040041338A KR1020020069691A KR20020069691A KR20040041338A KR 20040041338 A KR20040041338 A KR 20040041338A KR 1020020069691 A KR1020020069691 A KR 1020020069691A KR 20020069691 A KR20020069691 A KR 20020069691A KR 20040041338 A KR20040041338 A KR 20040041338A
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
crystal cell
thin film
film transistor
Prior art date
Application number
KR1020020069691A
Other languages
English (en)
Other versions
KR100920379B1 (ko
Inventor
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020069691A priority Critical patent/KR100920379B1/ko
Publication of KR20040041338A publication Critical patent/KR20040041338A/ko
Application granted granted Critical
Publication of KR100920379B1 publication Critical patent/KR100920379B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화질을 향상시킬 수 있도록 한 액정표시장치에 관한 것이다.
본 발명의 제 1액정셀 및 제 2액정셀은 컬럼라인 단위로 교번되게 위치됨과 아울러 제 1액정셀의 캐패시턴스와 제 2액정셀의 캐패시턴스가 동일하게 설정된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치에 관한 것으로 특히, 화질을 향상시킬 수 있도록 한 액정표시장치에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소 매트릭스를 가지는 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 표시패널에 표시되도록 화소 매트릭스를 구동하게 된다.
도 1은 종래의 액정표시장치를 나타내는 도면이다.
도 1을 참조하면, 종래의 액정표시장치는 액정패널(2)과, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 액정패널(2)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(6)를 구비한다.
액정패널(2)은 게이트라인들(GL0 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다.
게이트 드라이버(6)는 도시되지 않은 타이밍 제어부로부터의 제어신호에 따라 게이트 라인들(GL0 내지 GLn)에 순차적으로 게이트신호를 공급한다. 데이터 드라이버(4)는 타이밍 제어부로부터 공급되는 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 게이트라인들(GL0 내지 GLn)에 게이트신호가 공급되는 1수평주기마다 1수평라인분의 비디오신호를 데이터라인들(DL1 내지 DLm)로 공급한다.
박막 트랜지스터(TFT)는 게이트라인(GL0 내지 GLn)으로부터의 게이트신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과, 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 캐패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(도시되지 않음)를 포함한다.
이와 같은 종래의 액정표시장치의 액정셀들은 게이트라인들(GL0 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부에 각각 위치되기 때문에 데이터라인들(DL1 내지 DLm)의 수만큼(즉 m개) 수직라인을 형성한다. 다시 말하여, 액정셀들은 m개의 수직라인 및 n개의 수평라인을 이루도록 매트릭스 형태로 배치된다.
여기서 알수 있듯이, 종래에는 m개의 수직라인의 액정셀들을 구동하기 위하여 m개의 데이터라인들(DL1 내지 DLm)을 필요로한다. 따라서, 종래에는 액정패널(2)을 구동하기 위하여 다수의 데이터라인들(DL1 내지 DLm)이 형성되고, 이에 따라 공정시간 및 제조비용이 낭비되는 단점이 있다. 이와 같은 단점을 극복하기 위하여 도 2와 같은 액정표시장치가 제안되었다.
도 2를 참조하면, 종래의 다른 실시예에 의한 액정표시장치는 액정패널(8)과, 액정패널(8)의 데이터라인들(DL1 내지 DLm/2)을 구동하기 위한 데이터 드라이버(10)와, 액정패널(8)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(12)를 구비한다.
액정패널(8)은 게이트라인들(GL0 내지 GLn)과 데이터라인들(DL1 내지 DLm/2)의 교차부에 형성된 제 1액정셀(9) 및 제 2액정셀(11)들을 구비한다. 제 1액정셀(9)은 데이터라인(DL)의 좌측에 형성된다. 제 2액정셀(11)은 데이터라인(DL)의 우측에 형성된다. 즉, 제 1액정셀(9) 및 제 2액정셀(11)은 하나의 데이터라인(DL)을 사이에 두고 좌/우측에 형성됨과 아울러 인접되게 위치된 데이터라인(DL)으로부터 비디오신호를 공급받는다. 다시 말하여, 수직으로 인접되게 위치된 제 1액정셀(9) 및 제 2액정셀(11)들은 하나의 데이터라인(DL)으로부터 비디오신호를 공급받고, 이에 따라 종래의 다른 실시예에 의한 액정표시장치는 도 1에 도시된 액정표시장치에 비하여 데이터라인(DL)의 수가 절반으로 줄어들게 된다.
한편, 제 1액정셀(9)은 제 1 및 제 2박막 트랜지스터(TFT1,TFT2)를 구비한다. 제 1박막 트랜지스터(TFT1)의 게이트단자는 i(i는 정수)번째 게이트라인(GLi)에 접속되고, 드레인단자는 i+1번째 게이트라인(GLi+1)에 접속된다. 제 2박막 트랜지스터(TFT2)의 게이트단자는 제 1박막 트랜지스터(TFT1)의 소오스단자에 접속됨과 아울러 드레인단자는 인접된 데이터라인(DL)에 접속되고, 소오스단자는 액정 캐패시터(Clc)(즉, 화소전극)에 접속된다. 여기서, 액정 캐피시터(Clc)는 액정을 사이에 두고 대면하는 공통전극과, 제 2박막 트랜지스터(TFT2)에 접속된 화소전극을 등가적으로 나타내어 표시된다.
제 2액정셀(11)은 제 3박막 트랜지스터(TFT3)를 구비한다. 제 3박막 트랜지스터(TFT3)의 게이트단자는 i번째 게이트라인(GLi)에 접속됨과 아울러 드레인단자는 인접된 데이터라인(DL)에 접속되고, 소오스단자는 액정 캐패시터(Clc)(즉, 화소전극)에 접속된다.
게이트 드라이버(12)는 도시되지 않은 타이밍 제어부로부터의 제어신호에 따라 게이트라인들(GL0 내지 GLn)에 제 2게이트신호(SP2) 및 제 1게이트신호(SP1)를 순차적으로 공급한다. 여기서, 제 2게이트신호(SP2)는 제 1게이트신호(SP1)보다 넓은 폭을 갖는다. 데이터 드라이버(10)는 타이밍 제어부로부터 공급되는 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 데이터라인들(DL1 내지 DLm/2)에 공급한다.
이와 같은 종래의 다른 실시예에 의한 액정표시장치의 구동과정을 도 3을 참조하여 상세히 설명하기로 한다. 도 3은 제 i번째 게이트라인(GLi) 및 제 i+1번째 게이트라인(GLi+1)이 구동되는 과정을 도시한 도면이다.
도 3을 참조하면, 게이트 드라이버(12)는 제 i+1번째 게이트라인(GLi+1)에 제 1게이트신호(SP1)를 공급함과 아울러 i번째 게이트라인(GLi)에 제 2게이트신호(SP2)를 공급한다. 여기서, 제 2게이트신호(SP2)의 폭이 제 1게이트신호(SP1)의 폭 보다 넓게 설정되기 때문에 제 1기간(TA)동안 제 1게이트신호(SP1) 및 제 2게이트신호(SP2)가 동시에 인가되고, 제 1기간(TA)에 이은 제 2기간(TB)동안 제 2게이트신호(SP2) 만이 인가된다.
제 i+1번째 게이트라인(GLi+1)에 제 1게이트신호(SP1)가 인가되고, 제 i번째게이트라인(GLi)에 제 2게이트신호(SP2)가 인가되는 제 1기간(TA) 동안 제 i번째 게이트라인(GLi)과 접속된 제 1액정셀(9)에 제 1비디오신호(DA)가 공급된다. 이를 상세히 설명하면, 제 i+1번째 게이트라인(GLi+1)에 공급되는 제 1게이트신호(SP1)는 제 i번째 게이트라인(GLi)의 제 1액정셀(9)에 형성된 제 1박막 트랜지스터(TFT1)의 드레인단자로 공급된다. 이때, 제 i번째 게이트라인(GLi)에 공급되는 제 2게이트신호(SP2)에 의해 제 1박막 트랜지스터(TFT1)가 턴-온되기 때문에 제 1박막 트랜지스터(TFT1)의 드레인단자로 공급된 제 1게이트신호(SP1)는 제 2박막 트랜지스터(TFT2)의 게이트단자로 공급되어 제 2박막 트랜지스터(TFT2)를 턴-온시킨다. 제 2박막 트랜지스터(TFT2)가 턴-온되면 데이터라인(DL)으로 공급되는 제 1비디오신호(DA)가 제 1액정셀(9)의 액정 캐패시터(Clc)로 공급된다. 즉, 제 i+1번째 게이트라인(GLi+1)에 제 1게이트신호(SP1)가 인가되고, 제 i번째 게이트라인(GLi)에 제 2게이트신호(SP2)가 인가되는 제 1기간(TA) 동안 제 i번째 게이트라인(GLi)에 형성된 제 1액정셀(9)들에 제 1비디오신호(DA)가 공급된다.
이어서, 제 2기간(TB)에는 제 i번째 게이트라인(GLi)에 접속된 제 3박막 트랜지스터(TFT3)가 턴-온된다. 제 3박막 트랜지스터(TFT3)가 턴-온되면 제 2기간(TB)동안 데이터라인(DL)으로 공급되는 제 2비디오신호(DB)가 제 2액정셀(11)로 공급된다.
즉, 종래의 다른 실시예에 의한 액정표시장치에 의하면 하나의 데이터라인(DL)을 이용하여 좌/우로 인접되게 위치된 제 1액정셀(9) 및 제 2액정셀(11)을 구동할 수 있다.
하지만, 이와 같은 종래의 다른 실시예에 의한 액정표시장치는 제 1액정셀(9) 및 제 2액정셀(11)간 구동조건의 차이에 의하여 세로 딤(dim) 현상이 발생된다. 이를 상세히 설명하면, 제 1액정셀(9)은 2개의 박막 트랜지스터(TFT1,TFT2)를 포함하고, 제 2액정셀(11)은 1개의 박막 트랜지스터(TFT3)를 포함한다. 이와 같이 제 1액정셀(9) 및 제 2액정셀(11)간에 포함되어 있는 박막 트랜지스터의 수가 상이하게 되면, 제 1액정셀(9)에 형성되는 캐패시턴스 값과 제 2액정셀(11)에 형성되는 캐패시턴스값이 상이해진다. 이와 같이 제 1액정셀(9) 및 제 2액정셀(11) 간의 상이한 캐패시턴스에 의하여 구동조건의 차이가 발생되고, 이에 따라 액정패널(8)에 세로 딤 현상이 발생되는 문제점이 있다.
따라서, 본 발명의 목적은 화질을 향상시킬 수 있도록 한 액정표시장치를 제공하는 것이다.
도 1은 종래의 액정표시장치를 개략적으로 나타내는 도면.
도 2는 종래의 다른 실시예에 의한 액정표시장치를 개략적으로 나타내는 도면.
도 3은 도 2에 도시된 액정표시장치에 공급되는 구동파형을 나타내는 파형도.
도 4는 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면.
도 5는 도 4에 도시된 박막 트랜지스터의 구조를 나타내는 도면.
도 6a 및 도 6b는 도 4에 도시된 스토리지 캐패시터의 구조를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
2,8 : 액정패널4,10 : 데이터 드라이버
6,12 : 게이트 드라이버20,22 : 액정셀
30 : 게이트전극32 : 게이트절연층
34 : 활성층36 : 오믹 접촉층
38 : 드레인전극40 : 소오스전극
상기 목적을 달성하기 위하여 본 발명의 제 1액정셀 및 제 2액정셀은 컬럼라인 단위로 교번되게 위치됨과 아울러 제 1액정셀의 캐패시턴스와 제 2액정셀의 캐패시턴스가 동일하게 설정된다.
상기 제 1박막 트랜지스터의 게이트-소오스 캐패시터에서 1을 나눈값과 제 2박막 트랜지스터의 게이트-소오스 캐패시터에서 1을 나눈값은 제 3박막 트랜지스터의 게이트-소오스 캐패시터에서 1을 나눈값과 동일한 캐패시턴스를 갖도록 설정된다.
상기 제 1 및 제 2액정셀의 스토리지 캐패스터 및 액정 캐패시터의 캐패시턴스는 동일하게 설정된다.
상기 제 1박막 트랜지스터의 게이트전극은 i(i는 자연수)번째 게이트라인에 접속됨과 아울러 드레인전극은 i+1번째 게이트라인에 접속되고; 제 2박막 트랜지스터의 게이트전극은 제 1박막 트랜지스터의 소오스전극에 접속됨과 아울러 드레인전극은 인접된 데이터라인에 접속되고, 소오스전극은 화소전극과 접속된다.
상기 제 1박막 트랜지스터의 게이트-소오스 캐패시터의 캐패시턴스가 제 2박막 트랜지스터의 게이트-소오스 캐패시터의 캐패시턴스보다 높게 설정된다.
상기 제 1박막 트랜지스터의 게이트전극의 길이가 제 2박막 트랜지스터의 게이트전극의 길이보다 짧게 형성된다.
상기 제 1액정셀에 포함되어 있는 제 1액정 캐패시터의 캐패시턴스값은 제 2액정셀에 포함되어 있는 제 2액정 캐패시터의 캐패시턴스의 값보다 소정값만큼 작게 형성된다.
상기 제 1액정셀에 포함되어 있는 제 1스토리지 캐패시터의 캐패시턴스값은 제 2액정셀에 포함되어 있는 제 2스토리지 캐패시터의 캐패시턴스의 값보다 소정값만큼 크게 설정된다.
상기 제 1스토리지 캐패시터는 제 1게이트전극과, 제 1게이트전극 상에 형성되는 제 1게이트절연층 및 제 1게이트절연층 상에 형성된 제 1드레인/소오스전극을 구비하고; 제 2스토리지 캐패시터는 제 2게이트전극과, 제 2게이트전극 상에 형성되는 제 2게이트절연층, 제 2게이트절연층 상에 형성되는 활성층과, 활성층 상에 형성되는 오믹 접촉층 및 오믹 접촉층 상에 형성되는 제 2드레인/소오스전극을 구비한다.
상기 제 3박막 트랜지스터의 게이트전극은 i(i는 자연수)번째 게이트라인에 접속됨과 아울러 드레인전극은 인접된 데이터라인에 접속되고, 소오스전극은 화소전극에 접속된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 도 6b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면이다. 이와 같은 본 발명의 실시예에 의한 액정표시장치는 도 2에 도시된 종래의 액정표시장치와 동일한 구조 및 동일한 구동파형을 공급받는다. 다만, 도 4에 도시된 본 발명의 실시예에 의한 액정표시장치에서는 액정셀들(20,22)에 등가적으로 형성되어 있는 스토리지 캐패시터(Cst1,Cst2)등을 추가로 도시하였다.
이와 같은 도 4의 액정표시장치는 제 1액정셀(20) 및 제 2액정셀(22)을 구비하며, 제 1액정셀(20) 및 제 2액정셀(22)은 컬럼라인마다 교번되도록 형성된다. 또한 하나의 데이터라인(DL)을 사이에 두고 인접되게 형성되어 있는 제1액정셀(20) 및 제 2액정셀(22)은 하나의 데이터라인(DLi)에 의하여 구동된다.
한편, 제 1액정셀(20)은 제 1 및 제 2박막 트랜지스터(TFT1,TFT2)를 구비한다. 제 1박막 트랜지스터(TFT1)의 게이트단자는 제 i(i는 정수)번째 게이트라인(GLi)에 접속되고, 드레인단자는 i+1번째 게이트라인(GLi+1)에 접속된다. 제 2박막 트랜지스터(TFT2)의 게이트단자는 제 1박막 트랜지스터(TFT1)의 소오스단자에 접속됨과 아울러 드레인단자는 인접된 데이터라인(DL)에 접속되고, 소오스단자는 액정 캐패시터(Clc1)(즉, 화소전극) 및 스토리지 캐패시터(Cst1)에 접속된다. 여기서, 액정 캐피시터(Clc1)는 액정을 사이에 두고 대면하는 공통전극과, 제 2박막 트랜지스터(TFT2)에 접속된 화소전극을 등가적으로 나타내어 표시된다.
제 2액정셀(11)은 제 3박막 트랜지스터(TFT3)를 구비한다. 제 3박막 트랜지스터(TFT3)의 게이트단자는 i번째 게이트라인(GLi)에 접속됨과 아울러 드레인단자는 인접된 데이터라인(DL)에 접속되고, 소오스단자는 액정 캐패시터(Clc2)(즉, 화소전극)에 접속된다.
이와 같은 본 발명의 실시예에서 제 1액정셀(20) 및 제 2액정셀(22)의 박막 트랜지스터들(TFT1,TFT2,TFT3)의 게이트와 소오스전극 간에 등가적으로 형성되는 게이트-소오스 캐패시터(Cgs1,Cgs2,Cgs3)는 수학식 1에 의하여 결정된다.
1/Cgs1 + 1/Cgs2 = 1/Cgs3 (and) Cgs1 > Cgs2
단, 수학식 1에서 제 1액정셀(20)의 스토리지 캐패시터(Cst1) 및 액정 캐패시터(Clc1)는 제 2액정셀(20)의 스토리지 캐패시터(Cst2) 및 액정 캐패시터(Clc2)와 동일한 캐패시턴스를 갖는다. 따라서, 설계자는 제 1액정셀(20) 및 제 2액정셀(22)의 스토리지 캐패시터(Cst1,Cst2) 및 액정 캐패시터(Clc1,Clc2)가 동일한 캐패시턴스를 갖도록 설계한 후 수학식 1을 만족하도록 제 1액정셀(20) 및 제 2액정셀(22)을 형성한다.
이와 같이, 수학식 1을 만족하도록 제 1액정셀(20) 및 제 2액정셀(22)이 형성되면 제 1 및 제 2액정셀(20,22)이 동일한 캐패시턴스를 갖고, 이에 따라 액정패널의 화질을(즉, 세로 딤 현상을 방지할 수 있다) 향상시킬 수 있다. 다시 말하여, 본 발명에 의하면 제 1액정셀(20) 및 제 2액정셀(22)이 동일한 구동조건을 갖도록 하여 화질을 향상시킬 수 있다. 한편, 제 1박막 트랜지스터(TFT1)의 게이트-소오스 캐패시터(Cgs1)는 제 2박막 트랜지스터(TFT2)의 게이트-소오스 캐패시터(Cgs2) 보다 항상 크게 설정된다.
이를 상세히 설명하면, 제 1박막 트랜지스터(TFT1)는 다음단에 공급되는 게이트신호를 제 2박막 트랜지스터(TFT2)로 공급한다. 또한, 제 2박막 트랜지스터(TFT2)는 제 2박막 트랜지스터(TFT2)로부터 게이트신호가 공급될 때 데이터라인(DL)으로 공급되는 비디오신호를 액정 캐패시터(Clc) 및 스토리지 캐패시터(Cst1)로 공급한다. 이때, 게이트신호의 전압치의 절대값은 데이터라인으로 공급되는 비디오신호의 전압치의 절대값보다 높게 설정되므로(즉, 제 1박막 트랜지스터(TFT1)에 높은 전류가 공급되므로) 제 1박막 트랜지스터(TFT1)의 게이트-소오스 캐패시터(Cgs1)가 제 2박막 트랜지스터(Cgs2)의 게이트-소오스 캐패시터(Cgs2)보다크게 설정된다.
한편, 제 1박막 트랜지스터(TFT1)가 제 2박막 트랜지스터(TFT2)보다 높은 전류를 공급하기 위하여 도 5에 도시된 게이트전극(30)의 길이를 조절할 수 있다. 도 5을 참조하여 상세히 설명하면, 일반적으로 박막 트랜지스터들(TFT1,TFT2,TFT3)은 게이트전극(30)과, 게이트전극(30) 상에 형성되는 게이트 절연층(32), 게이트 절연층(32) 상에 일부 형성되는 활성층(34)과, 활성층(34)의 중심부를 제외한 부분에 형성되는 오믹 접촉층(36) 및 오믹 접촉층(36) 상에 형성되는 드레인 및 소오스전극(38,40)을 구비한다. 이때, 제 1박막 트랜지스터(TFT1)의 게이트전극(30)의 길이가 제 2박막 트랜지스터(TFT2)의 게이트전극(30)의 길이보다 작게 형성한다. 이와 같이 제 1박막 트랜지스터(TFT1)의 게이트전극(30)의 길이가 작게 형성되면, 도시되지 않은 백라잇으로부터 많은 빛을 공급받게 되어 제 1박막 트랜지스터(TFT2)보다 높은 전류를 흘릴 수 있다.
한편, 본 발명에서는 제 1액정셀(20) 및 제 2액정셀(22)의 구동조건을 동일하게 설정해주기 위하여 수학식 2에 의하여 제 1액정셀(20) 및 제 2액정셀(22)의 캐패시턴스값을 동일하게 설정할 수 있다.
Cgs1 + Cgs2 + Cst1 + Clc1 = Cgs3 + Cst2 + Clc2
(and) 1/Cgs1 + 1/Cgs2 = 1/Cgs3 (and) Cgs1 > Cgs2
수학식 2에서는 제 1액정셀(20)의 캐패시턴스의 합이 제 2액정셀(22)의 캐패시턴스의 합과 동일하게 설정되게 된다. 이와 같은 수학식 2는 수학식 1의 조건에서 제 1액정셀(20)의 스토리지 캐패시터(Cst1) 및 액정 캐패시터(Clc1)의 값과 제 2액정셀(22)의 스토리지 캐패시터(Cst2) 및 액정 캐패시터(Clc2)의 값이 상이하게 설정되는 것이다. 실제로, 제 1액정셀(20)에는 2개의 박막 트랜지스터(TFT1,TFT2)가 포함되고, 제 2액정셀(22)에는 1개의 박막 트랜지스터(TFT3)가 포함되기 때문에 제 1액정셀(20)에 포함되어 있는 화소전극의 크기가 제 2액정셀(22)에 포함되어 있는 화소전극의 크기보다 크게 설정된다. 따라서, 제 2액정셀(22)에 포함되어 있는 액정 캐패시터(Clc2)의 캐패시턴스는 제 1액정셀(20)에 포함되어 있는 액정 캐패시터(Clc1)의 캐패시턴스 값보다 크게 설정된다.
따라서, 수학식 2의 조건을 만족하기 위해서는 제 1액정셀(20)에 포함되어 있는 스토리지 캐패시터(Cst1)의 캐패시턴스의 값이 제 2액정셀(22)에 포함되어 있는 스토리지 캐패시터(Cst2)의 캐패시턴스의 값보다 크게 설정된다. 다시 말하여, 액정 캐패시터(Clc)의 캐패시턴스 차이만큼 제 1액정셀(20)에 포함되어 있는 스토리지 캐패시터(Cst1)의 캐패시턴스의 값을 크게 설정하여 수학식 2를 만족하는 제 1 및 제 2액정셀(20,22)을 형성하게 된다.
제 1 및 제 2액정셀(20,22)이 수학식 2를 만족하게 형성되면 제 1 및 제 2액정셀이 동일한 구동조건으로 구동하게 되고, 이에 따라 화질을 향상시킬 수 있다. 한편, 스토리지 캐패시터(Cst1,Cst2)의 캐패시턴스 값을 조절하기 위하여 도 6a 및 도 6b와 같이 스토리지 캐패시터(Cst1,Cst2)의 구조를 변경하여 캐패시턴스의 값을 조절할 수 있다. 이를 상세히 설명하면, 먼저 제 1액정셀(20)에 포함되어 있는 스토리지 캐패시터(Cst1)는 도 6a와 같이 게이트전극(30)과, 게이트전극(30) 상에 형성되어 있는 게이트절연층(32) 및 게이트 절연층(32) 상에 형성된 드레인/소오스전극(38,40)으로 구성된다. 반면에, 제 2액정셀(22)에 포함되어 있는 스토리지 캐패시터(Cst2)는 도 6b와 같이 게이트전극(30)과, 게이트전극(30) 상에 형성되는 게이트 절연층(32), 게이트 절연층(32) 상에 일부 형성되는 활성층(34)과, 활성층(34) 상에 형성되는 오믹 접촉층(36) 및 오믹 접촉층(36) 상에 형성되는 드레인/소오스전극(38,40)으로 구성된다. 이와 같이, 제 1 및 제 2액정셀(20,22)에 포함되어 있는 스토리지 캐패시터(Cst1,Cst2)의 구조가 상이해지면, 캐패시턴스 값도 상이해진다. 실제로, 스토리지 캐패시터(Cst1,Cst2)가 도 6a 및 도 6b의 구조를 가질 때 제 1액정셀(20)에 포함되어 있는 스토리지 캐패시터(Cst1) 값이 크게 설정되고, 이에 따라 수학식 2를 만족하는 제 1 및 제 2액정셀(20,22)을 형성할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치에 의하면 서로 다른 형태로 형성된 제 1액정셀 및 제 2액정셀의 캐패시턴스값을 동일하게 설정하여 화질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 제 1 및 제 2박막 트랜지스터를 포함하는 제 1액정셀과,
    제 3박막 트랜지스터를 포함하는 제 2액정셀을 구비하는 액정표시장치에 있어서,
    상기 제 1액정셀 및 제 2액정셀은 컬럼라인 단위로 교번되게 위치됨과 아울러 상기 제 1액정셀의 캐패시턴스와 상기 제 2액정셀의 캐패시턴스가 동일하게 설정되는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 제 1박막 트랜지스터의 게이트-소오스 캐패시터에서 1을 나눈값과 상기 제 2박막 트랜지스터의 게이트-소오스 캐패시터에서 1을 나눈값은 상기 제 3박막 트랜지스터의 게이트-소오스 캐패시터에서 1을 나눈값과 동일한 캐패시턴스를 갖도록 설정되는 것을 특징으로 하는 액정표시장치.
  3. 제 2항에 있어서,
    상기 제 1 및 제 2액정셀의 스토리지 캐패스터 및 액정 캐패시터의 캐패시턴스는 동일하게 설정되는 것을 특징으로 하는 액정표시장치.
  4. 제 2항에 있어서,
    상기 제 1박막 트랜지스터의 게이트전극은 i(i는 자연수)번째 게이트라인에 접속됨과 아울러 드레인전극은 i+1번째 게이트라인에 접속되고;
    상기 제 2박막 트랜지스터의 게이트전극은 상기 제 1박막 트랜지스터의 소오스전극에 접속됨과 아울러 드레인전극은 인접된 데이터라인에 접속되고, 소오스전극은 화소전극과 접속되는 것을 특징으로 하는 액정표시장치.
  5. 제 4항에 있어서,
    상기 제 1박막 트랜지스터의 게이트-소오스 캐패시터의 캐패시턴스가 상기 제 2박막 트랜지스터의 게이트-소오스 캐패시터의 캐패시턴스보다 높게 설정되는 것을 특징으로 하는 액정표시장치.
  6. 제 5항에 있어서,
    상기 제 1박막 트랜지스터의 게이트전극의 길이가 상기 제 2박막 트랜지스터의 게이트전극의 길이보다 짧게 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 2항에 있어서,
    상기 제 1액정셀에 포함되어 있는 제 1액정 캐패시터의 캐패시턴스값은 제 2액정셀에 포함되어 있는 제 2액정 캐패시터의 캐패시턴스의 값보다 소정값만큼 작게 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제 7항에 있어서,
    상기 제 1액정셀에 포함되어 있는 제 1스토리지 캐패시터의 캐패시턴스값은 제 2액정셀에 포함되어 있는 제 2스토리지 캐패시터의 캐패시턴스의 값보다 상기 소정값만큼 크게 설정되는 것을 특징으로 하는 액정표시장치.
  9. 제 8항에 있어서,
    상기 제 1스토리지 캐패시터는 제 1게이트전극과, 상기 제 1게이트전극 상에 형성되는 제 1게이트절연층 및 상기 제 1게이트절연층 상에 형성된 제 1드레인/소오스전극을 구비하고;
    상기 제 2스토리지 캐패시터는 제 2게이트전극과, 상기 제 2게이트전극 상에 형성되는 제 2게이트절연층, 상기 제 2게이트절연층 상에 형성되는 활성층과, 상기 활성층 상에 형성되는 오믹 접촉층 및 상기 오믹 접촉층 상에 형성되는 제 2드레인/소오스전극을 구비하는 것을 특징으로 하는 액정표시장치.
  10. 제 2항에 있어서,
    상기 제 3박막 트랜지스터의 게이트전극은 i(i는 자연수)번째 게이트라인에 접속됨과 아울러 드레인전극은 인접된 데이터라인에 접속되고, 소오스전극은 화소전극에 접속되는 것을 특징으로 하는 액정표시장치.
KR1020020069691A 2002-11-11 2002-11-11 액정표시장치 KR100920379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020069691A KR100920379B1 (ko) 2002-11-11 2002-11-11 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020069691A KR100920379B1 (ko) 2002-11-11 2002-11-11 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040041338A true KR20040041338A (ko) 2004-05-17
KR100920379B1 KR100920379B1 (ko) 2009-10-07

Family

ID=37338434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069691A KR100920379B1 (ko) 2002-11-11 2002-11-11 액정표시장치

Country Status (1)

Country Link
KR (1) KR100920379B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8902421A (nl) * 1989-09-29 1991-04-16 Philips Nv Weergeefinrichting.
JP3019053B2 (ja) * 1997-12-25 2000-03-13 日本電気株式会社 液晶表示装置及びその製造方法
US6496238B1 (en) * 2000-01-21 2002-12-17 Rainbow Displays, Inc. Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle
JP4558874B2 (ja) * 1999-12-17 2010-10-06 ティーピーオー ホンコン ホールディング リミテッド 表示装置の照明装置

Also Published As

Publication number Publication date
KR100920379B1 (ko) 2009-10-07

Similar Documents

Publication Publication Date Title
US10670930B2 (en) Liquid crystal display capable of preventing display defect and rubbing failure
US8031287B2 (en) Display panel and liquid crystal display including the same
US7750884B2 (en) Method and apparatus of driving liquid crystal display device
KR100582203B1 (ko) 액정표시장치
US20070152936A1 (en) Liquid crystal display device and driving method thereof
KR20030083309A (ko) 액정표시장치
US9978330B2 (en) Display driving method using overlapping scan mode with reduced coupling effect
CN101551561B (zh) 液晶显示设备
US8605126B2 (en) Display apparatus
KR100942833B1 (ko) 액정표시장치 및 그의 구동장치
US7999782B2 (en) Panel display apparatus and method for driving display panel
KR100942836B1 (ko) 액정표시장치의 구동장치 및 방법
KR101002322B1 (ko) 액정표시장치 및 그의 구동방법
KR100963403B1 (ko) 액정표시장치 및 그의 구동방법
US7598937B2 (en) Display panel
KR101009674B1 (ko) 액정표시장치 및 그의 구동방법
KR101221295B1 (ko) 액정 표시 장치용 어레이 기판 및 그 구동 방법
KR100920379B1 (ko) 액정표시장치
KR101361057B1 (ko) 표시장치
KR100922794B1 (ko) 액정표시장치
KR20030055385A (ko) 액정표시장치의 구동 방법
KR100909047B1 (ko) 액정표시장치
KR100923350B1 (ko) 액정표시장치 및 그의 구동방법
KR20070036813A (ko) 액정패널
KR20050103524A (ko) 액정표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 10