KR20040035065A - Power up signal generator - Google Patents
Power up signal generator Download PDFInfo
- Publication number
- KR20040035065A KR20040035065A KR1020020063789A KR20020063789A KR20040035065A KR 20040035065 A KR20040035065 A KR 20040035065A KR 1020020063789 A KR1020020063789 A KR 1020020063789A KR 20020063789 A KR20020063789 A KR 20020063789A KR 20040035065 A KR20040035065 A KR 20040035065A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power
- power supply
- supply voltage
- inverter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Abstract
Description
본 발명은 파워 업 신호 발생기에 관한 것으로, 특히 온도변화에 대응하여안정된 파워 업 신호를 발생하는 파워 업 신호발생기에 관한 것이다.The present invention relates to a power up signal generator, and more particularly, to a power up signal generator for generating a stable power up signal in response to a temperature change.
일반적으로 반도체 메모리장치는 전원전압이 인가되는 순간 곧바로 전원전압의 레벨에 응답하여 동작하는 것이 아니라 전원전압의 레벨이 일정한 레벨이상으로 상승된 후 동작하게 되며, 이러한 이유로 반도체 메모리장치는 파워 업 신호발생기를 구비하게 된다. 파워 업 신호 발생기는 외부로부터 전원전압이 공급되고 난 후 전원전압 레벨이 안정화되기 이전에 내부회로가 동작할 경우 래치업(Latch-up) 등으로 인해 전체 메모리장치가 파괴되는 현상을 막기 위한 것으로 전체 칩의 신뢰성(Reliability)을 향상시킨다.In general, the semiconductor memory device does not operate in response to the power supply voltage level immediately after the power supply voltage is applied, but operates after the power supply voltage level rises above a certain level. For this reason, the semiconductor memory device operates a power-up signal generator. It will be provided. The power-up signal generator is designed to prevent the entire memory device from being destroyed by latch-up when the internal circuit operates after the power voltage is supplied from the outside before the power voltage level is stabilized. Improve chip reliability.
파워 업 신호 발생기는 전원전압 인가 초기 시에 외부로부터 인가되는 전원전압의 레벨 상승을 감지하여 소정레벨 까지는 "로우" 레벨의 파워 업신호를 출력하고, 전원전압이 소정 레벨이상으로 안정화되면 파워 업 신호를 하이로 천이하여 출력한다. 반대로 파워 업 신호발생기는 외부로부터 인가되는 전원전압 레벨이 떨어지면 다시 "로우" 레벨의 파워 업 신호를 출력한다. 상기 파워 업 신호는 전원전압의 레벨이 안정화된 후 "하이" 레벨로 출력되어 메모리 내부회로 중에서 파이프 단위로 독립적으로 동작하여 주로 초기화 동작이 필요한 회로에서 사용되어진다.The power-up signal generator detects the level increase of the power voltage applied from the outside when the power voltage is initially applied, outputs a power-up signal having a "low" level until a predetermined level, and power-up signal when the power voltage is stabilized above a predetermined level. Outputs by transitioning to high. In contrast, the power-up signal generator outputs a power-up signal having a "low" level when the power supply voltage level applied from the outside drops. The power-up signal is output at a "high" level after the level of the power supply voltage is stabilized, and is independently used in the unit of pipes among the internal circuits of the memory, and is used in a circuit requiring an initialization operation.
이러한 파워 업 펄스발생회로가 미합중국 특허 5,030,845호에 개시되어 있으며, 상기 미합중국 특허 5,030,845호는 리니어 회로를 형성하고 동시에 정적인 풀다운 경로와 정적인 풀업 경로를 모두 연결하지 않는 파워 업 펄스발생회로가 개시되어 있다.Such a power-up pulse generating circuit is disclosed in US Pat. No. 5,030,845. The US patent 5,030,845 discloses a power up pulse generating circuit that forms a linear circuit and simultaneously does not connect both the static pull-down path and the static pull-up path. have.
또한 파워 업 펄스 발생회로는 일본국 공개특허공보 특개평7-57474호에 개시되어 있으며, 일본국 공개특허공보 특개 평7-57474호는 파워 업한 후 인가되는 전원 전압의 레벨이 충분히 상승한 후 파워 업 신호를 발생하는 회로가 개시되어 있다.In addition, the power-up pulse generating circuit is disclosed in Japanese Patent Laid-Open No. 7-57474, and Japanese Patent Laid-Open No. 7-57474 discloses a power-up after the power supply voltage level rises sufficiently after power-up. A circuit for generating a signal is disclosed.
도 1은 종래의 파워 업 신호 발생기의 회로도이다.1 is a circuit diagram of a conventional power up signal generator.
외부로부터 입력되는 전원전압(VDD) 레벨을 감지하는 레벨감지부(10)와, 상기 감지부(10)로부터 출력되는 레벨감지신호를 버퍼링하여 파워 업 신호(VccH)를 출력하는 복수의 인버터(12, 14)로 구성되어 있다.A plurality of inverters for sensing the power supply voltage (V DD ) level input from the outside and a plurality of inverters for outputting the power-up signal (VccH) by buffering the level detection signal output from the detection unit 10 ( 12, 14).
레벨감지부(10)는 전원전압(VDD)과 출력노드(N1) 사이에 위치되고, 게이트와 드레인이 다이오드 접속된 엔모오스 트랜지스터(20)와, 상기 엔모오스 트랜지스터(20)의 소스와 접지사이에 연결된 저항(22)으로 구성되어 있다. 그리고 복수의 인버터(12, 14)는 동일한 소자로 각각 구성되어 있으며, 전원전압(VDD)과 접지사이에 피모오스 트랜지스터(24)와 엔모오스 트랜지스터(26)가 직렬 접속되고, 상기 출력노드(N1)는 피모오스 트랜지스터(24)와 엔모오스 트랜지스터(26)의 게이트로 연결되는 구성을 갖는다.The level sensing unit 10 is positioned between the power supply voltage V DD and the output node N1, and has a diode and a gate connected to the drain and the drain thereof, and a source and ground of the enmos transistor 20. It consists of a resistor 22 connected between. The plurality of inverters 12 and 14 are each composed of the same element, and the PMOS transistor 24 and the enMOS transistor 26 are connected in series between the power supply voltage V DD and the ground, and the output node ( N1 has a configuration connected to the gates of the PMOS transistor 24 and the NMOS transistor 26.
먼저 초기 전원전압(VDD)이 공급될 시 전원전압(VDD)은 서서히 상승한다. 그리고 다이오드 접속된 엔모오스 트랜지스터(20)는 전원전압(VDD)이 문턱전압(Vth) 전압이 될 때까지 턴오프 되어 노드(N1)에는 로우신호가 인가된다. 상기 노드(N1)로 인가된 로우신호는 인버터(12)의 트랜지스터(24)를 턴온시켜 하이신호로 반전출력된다. 상기 인버터(12)의 트랜지스터(24)를 통해 반전된 하이신호는 인버터(14)를 통해 로우신호로 반전출력된다. 상기 로우신호 반전 출력된 신호는 파워 업 신호(VccH)로 인가되며, 파워 업 신호(VccH)가 로우신호로 인가되면 래치노드(Latch Node)의 초기 전압을 잡아 준다. 즉, 파워 업 신호(VccH)가 로우신호로 인가되면 메모리 내부회로를 래치업(Latch-up) 등으로 인해 전체 메모리장치가 파괴되는 현상을 막기 위해 동작하지 않도록 한다.First, when the initial power supply voltage V DD is supplied, the power supply voltage V DD gradually increases. The diode-connected NMOS transistor 20 is turned off until the power supply voltage V DD becomes the threshold voltage Vth and a low signal is applied to the node N1. The low signal applied to the node N1 is inverted to a high signal by turning on the transistor 24 of the inverter 12. The high signal inverted through the transistor 24 of the inverter 12 is inverted and output as a low signal through the inverter 14. The low signal inverted output signal is applied as a power-up signal VccH, and when the power-up signal VccH is applied as a low signal, the low voltage is applied to the latch node. That is, when the power-up signal VccH is applied as a low signal, the internal circuit of the memory is not operated to prevent the entire memory device from being destroyed due to latch-up.
또한 도 2에서 보는 바와 같이 전원전압(VDD)은 서서히 증가하면서 엔모오스 트랜지스터(20)의 문턱전압(Vth)까지 상승될 때 다이오드 접속된 엔모오스 트랜지스터(20)가 턴온되어 다이오드로 동작한다. 저항(22)은 상기 엔모오스 트랜지스터(20)가 턴온될 때 전류흐름을 제어한다. 상기 엔모오스 트랜지스터(20)가 턴온되어 접속노드(N1)에 문턱전압(Vth)이 인가되고 난 후 전원전압(VDD)이 계속해서 상승하여 다시 엔모오스 트랜지스터(26)의 문턱전압(Vth)까지 상승, 즉 도 2에서 보는 바와 같이 인버터(12)의 엔모오스 트랜지스터(26)를 동작시키는 트립전압(Vtrip)까지 상승하면 인버터(12)는 노드(N1)의 하이신호를 로우신호로 반전 출력한다. 상기 인버터(12)로부터 출력된 로우신호는 인버터(14)에 의해 전원전압(VDD)이 정상적인 전압까지 상승될 때까지 일정시간 지연된 후 반전되어 하이신호로 출력된다. 상기 인버터(14)에서 도 2와 같이 파워업 신호(VccH)를 하이신호로 출력하게 되면 메모리 내부회로는 정상적인 동작을 동작하도록 한다. 상기 트립전압(Vtrip)은 2배의 문턱전압(2*Vth)이 된다.In addition, as shown in FIG. 2, when the power supply voltage V DD gradually increases and rises to the threshold voltage Vth of the NMOS transistor 20, the diode-connected NMOS transistor 20 is turned on to operate as a diode. The resistor 22 controls the current flow when the NMOS transistor 20 is turned on. After the NMOS transistor 20 is turned on to apply the threshold voltage Vth to the connection node N1, the power supply voltage V DD continues to rise, and the threshold voltage Vth of the NMOS transistor 26 is again increased. 2, the inverter 12 inverts the high signal of the node N1 to a low signal when the voltage rises up to a trip voltage Vtrip for operating the NMOS transistor 26 of the inverter 12 as shown in FIG. do. The low signal output from the inverter 12 is delayed for a predetermined time until the power supply voltage V DD rises to the normal voltage by the inverter 14, and is then inverted and output as a high signal. When the inverter 14 outputs the power-up signal VccH as a high signal as shown in FIG. 2, the memory internal circuit operates a normal operation. The trip voltage Vtrip is twice the threshold voltage 2 * Vth.
상기와 같은 종래의 파워 업 발생회로는 정상적인 전원전압(VDD)이 예를 들어 1.8V라면 주변의 온도가 -5℃일 때 트립전압(Vtrip)은 2배의 문턱전압(2*Vth)인 1.3V로 결정된다. 따라서 전원전압(VDD)과 트립전압(Vtrip) 전압간의 마진이 적어 전원전압(VDD)이 1.6V까지 낮아지는 추세에서 볼 때 트립전압(Vtrip) 1.3V는 매우 높은 전압 레벨로 전체 디바이스의 로우 전압 동작을 제한하는 문제가 있었다.In the conventional power-up generation circuit as described above, if the normal power supply voltage V DD is 1.8V, for example, when the ambient temperature is -5 ° C, the trip voltage Vtrip is twice the threshold voltage (2 * Vth). Determined to 1.3V. Therefore, when the margin between the power supply voltage (V DD ) and the trip voltage (Vtrip) voltage is low and the power supply voltage (V DD ) is lowered to 1.6V, the trip voltage (Vtrip) 1.3V is a very high voltage level. There was a problem of limiting low voltage operation.
또한 엔모오스 트랜지스터는 문턱전압(Vth)이 100℃의 온도증가에 따라 -200mV의 변화를 가지기 때문에 트립전압(Vtrip)은 2배의 문턱전압(2*Vth)이므로 약 100℃ 증가에 따라 -400mV의 변화를 가지게 된다. 이로 인해 파워 업 신호가 온도에 민감하게 변화되어 불안정한 동작을 유발하는 문제가 있었다.In addition, since the NMOS transistor has a threshold voltage (Vth) of -200mV as the temperature increases by 100 ° C, the trip voltage (Vtrip) is twice as high as the threshold voltage (2 * Vth). Will have a change. As a result, the power-up signal is sensitive to temperature, causing unstable operation.
따라서 본 발명의 목적은, 온도의 변화에 상관없이 파워 업 신호를 안정적으로 발생할 수 있는 파워 업 신호 발생기를 제공함에 있다.Accordingly, an object of the present invention is to provide a power up signal generator capable of stably generating a power up signal regardless of a change in temperature.
본 발명의 다른 목적은 트립전압을 낮게 하여 전원전압이 낮아질 경우에도 안정적으로 동작할 수 있는 파워 업 신호발생기를 제공함에 있다.Another object of the present invention is to provide a power-up signal generator that can operate stably even when the power supply voltage is lowered by lowering the trip voltage.
상기 목적을 달성하기 위한 본 발명의 파워 업 신호발생기는, 초기 전원전압이 공급된 후 상기 전원전압이 상승하면서 설정전압 이상에서 노드(N1)로 드롭된 전원전압을 공급하는 피모오스 트랜지스터와, 상기 피모오스 트랜지스터로부터 공급되는 전원전압을 받아 미리 설정된 일정전류를 흐르게 하는 전류소스와, 상기 전류소스로부터 일정한 기준전류가 흐를 시 상기 피모오스 트랜지스터로부터 상기 노드(N1)로 공급되는 전압레벨이 문턱전압(Vthp)에 도달할 시 반전시켜 출력하는 제1 인버터와, 상기 인버터로부터 반전 출력신호를 일정시간 지연시킨 후 반전시켜 파워 업 신호를 출력하는 제2 인버터를 포함함을 특징으로 한다.The power-up signal generator of the present invention for achieving the above object is a PMOS transistor for supplying the power supply voltage dropped to the node (N1) above the set voltage while the power supply voltage is increased after the initial power supply voltage, and the A current source that receives a power supply voltage supplied from a PMOS transistor and flows a predetermined constant current, and a voltage level supplied from the PMOS transistor to the node N1 when a constant reference current flows from the current source is a threshold voltage. And a second inverter for inverting and outputting the inverted signal when reaching Vthp), and a second inverter for inverting the inverted output signal from the inverter for a predetermined time and inverting the same to output the power-up signal.
상기 제2 인버터의 지연시간은 상기 전원전압이 정상적인 전압레벨에 도달되는 시간임을 특징으로 한다.The delay time of the second inverter is characterized in that the time when the power supply voltage reaches a normal voltage level.
상기 노드(N1)로 인가되는 문턱전압(Vthp)은 트립전압(Vtrip)임을 특징으로 한다.The threshold voltage Vthp applied to the node N1 is a trip voltage Vtrip.
상기 전류소스는, 상기 피모오스 트랜지스터의 소스와 접지사이에 접속함을 특징으로 한다.The current source is characterized in that connected between the source of the PMOS transistor and the ground.
상기 목적을 달성하기 위한 본 발명의 파워 업 신호발생기는, 초기 전원전압이 공급된 후 상기 전원전압이 상승하면서 설정전압 이상에서 노드(N1)로 드롭된 전원전압을 공급하는 피모오스 트랜지스터와, 전원전압을 받아 설정된 기준전압을 발생하는 기준전압 발생기와, 상기 기준전압 발생기로부터 출력된 기준전압에 의해 동작되어 상기 피모오스 트랜지스터로부터 공급되는 전원전압을 받아 미리 설정된 일정전류를 흐르게 하는 전류소스와, 상기 전류소스로부터 일정한 기준전류가 흐를 시 상기 피모오스 트랜지스터로부터 상기 노드(N1)로 공급되는 전압레벨이 문턱전압(Vthp)에 도달할 시 반전시켜 출력하는 제1 인버터와, 상기 인버터로부터 반전 출력신호를 일정시간 지연시킨 후 반전시켜 파워 업 신호를 출력하는 제2 인버터를 포함함을 특징으로 한다.The power-up signal generator of the present invention for achieving the above object is a PMOS transistor for supplying a power supply voltage dropped to the node (N1) above the set voltage while the power supply voltage is increased after the initial power supply voltage, and a power supply; A reference voltage generator configured to receive a voltage and generate a reference voltage, a current source operated by a reference voltage output from the reference voltage generator to receive a power supply voltage supplied from the PMOS transistor, and to flow a predetermined constant current; A first inverter that inverts and outputs a voltage level supplied from the PMOS transistor to the node N1 when the constant reference current flows from a current source when the threshold voltage reaches Vthp, and an inverted output signal from the inverter. And a second inverter outputting a power-up signal by reversing the delay after a predetermined time. Shall be.
도 1은 종래의 파워 업 신호 발생기의 회로도1 is a circuit diagram of a conventional power-up signal generator
도 2는 초기 전원공급 시 전원전압 변화에 따라 파워 업신호를 발생하는 과정을 나타낸 파형도2 is a waveform diagram illustrating a process of generating a power-up signal according to a change in power voltage during initial power supply
도 3은 본 발명의 일 실시 예에 따른 파워 업 신호 발생기의 회로 구성도3 is a circuit diagram illustrating a power up signal generator according to an embodiment of the present invention.
도 4는 본 발명의 파워 업 신호 발생기에 대한 실시예의 적용회로도4 is a circuit diagram of an embodiment of a power-up signal generator of the present invention;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 레벨 감지부 12, 14: 복수의 인버터10: level detection unit 12, 14: a plurality of inverters
50: 피모오스 트랜지스터 54: 전류소스50: PMOS transistor 54: current source
56: 피모오스 트랜지스터 58: 엔모오스 트랜지스터56: PMOS transistor 58: EnMOS transistor
60, 62: 인버터60, 62: inverter
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
도 3은 본 발명의 일 실시 예에 따른 파워 업 신호 발생기의 회로 구성도로서,3 is a circuit diagram illustrating a power up signal generator according to an embodiment of the present invention.
전원전압(VDD)과 노드(N1) 사이에 위치되고, 게이트가 접지되고 소스가 전원전압(VDD)에 연결되며, 드레인이 상기 노드(N1)에 접속되어 전원전압(VDD)이 설정전압 이상에서 상기 노드(N1)로 전류를 공급하는 피모오스 트랜지스터(50)와, 상기 피모오스 트랜지스터(50)의 드레인과 접지사이에 연결되어 미리 설정된 전류를 흐르게 하는 전류소스(54)와, 전원전압(VDD)과 접지사이에 피모오스 트랜지스터(56)와 엔모오스 트랜지스터(58)가 직렬 접속되고, 상기 출력노드(N1)는 피모오스 트랜지스터(56)와 엔모오스 트랜지스터(58)의 게이트로 연결되는 구성을 갖는 인버터(60)와, 상기 인버터(60)의 출력신호를 일정시간 지연시켜 반전 출력하는 인버터(62)로 구성되어 있다.A power supply voltage (V DD) and the node (N1) located between the gate is grounded and the source is connected to the power-supply voltage (V DD), a drain connected to the node (N1) power supply voltage (V DD) is set A PMOS transistor 50 for supplying current to the node N1 above a voltage, a current source 54 connected between a drain and the ground of the PMOS transistor 50 to flow a preset current, and a power source The PMOS transistor 56 and the NMOS transistor 58 are connected in series between the voltage V DD and the ground, and the output node N1 is a gate of the PMOS transistor 56 and the NMOS transistor 58. Inverter 60 having a configuration that is connected, and the inverter 62 for delaying the output signal of the inverter 60 by a delay for a predetermined time.
상술한 도 3을 참조하여 본 발명의 바람직한 실시 예의 동작을 상세히 설명한다.Referring to Figure 3 described above will be described in detail the operation of the preferred embodiment of the present invention.
먼저 초기 전원전압(VDD)이 공급될 시 전원전압(VDD)은 서서히 상승한다. 이때 피모오스 트랜지스터(50)는 게이트가 접지와 연결되어 있으므로 전원전압(VDD)이 문턱전압(Vthp) 전압이 될 때까지 턴 오프 되어 노드(N1)에는 로우신호가 인가된다. 상기 노드(N1)로 인가된 로우신호는 인버터(60)의 피모오스 트랜지스터(56)를 턴온시켜 하이신호로 반전 출력된다. 상기 인버터(60)의 피모오스 트랜지스터(56)를 통해 반전된 하이신호는 인버터(62)를 통해 로우신호로 반전 출력된다. 상기 반전 출력된 로우 신호는 파워업 신호(VccH)가 되며, 파워 업 신호(VccH)가 로우신호로 인가되면 래치노드(Latch Node)의 초기 전압을 잡아 준다. 즉, 파워 업 신호(VccH)가 로우신호로 인가되면 메모리 내부회로를 래치업(Latch-up) 등으로 인해 전체 메모리장치가 파괴되는 현상을 막기 위해 동작하지 않도록 한다.First, when the initial power supply voltage V DD is supplied, the power supply voltage V DD gradually increases. In this case, since the gate is connected to the ground, the PMOS transistor 50 is turned off until the power supply voltage V DD becomes the threshold voltage Vthp and a low signal is applied to the node N1. The low signal applied to the node N1 is inverted to a high signal by turning on the PMOS transistor 56 of the inverter 60. The high signal inverted through the PMOS transistor 56 of the inverter 60 is inverted and output as a low signal through the inverter 62. The inverted output low signal becomes a power-up signal VccH. When the power-up signal VccH is applied as a low signal, the low signal is applied to hold the initial voltage of the latch node. That is, when the power-up signal VccH is applied as a low signal, the internal circuit of the memory is not operated to prevent the entire memory device from being destroyed due to latch-up.
그런 후 전원전압(VDD)은 서서히 증가하면서 피모오스 트랜지스터(50)의 문턱전압(Vthp)까지 상승될 때 게이트가 그라운드에 접속된 피모오스 트랜지스터(50)가 턴온되어 전류소스(54)로 전류를 흐르게 한다. 전류소스(54)는 상기 피모오스 트랜지스터(50)가 턴온될 때 일정한 기준전류(Iref)를 흐르도록 한다. 상기 피모오스 트랜지스터(50)가 턴온되고 난후 전원전압(VDD)이 계속해서 상승하여 피모오스 트랜지스터(50)의 소스와 드레인을 통해 흐르는 전류가 전류소스(54)로 흐르는 기준전류(I-Ref)보다 많이 흐르게 되면 노드(N1)의 전압이 상승하여 피모오스 트랜지스터(50)의 문턱전압(Vthp)까지 상승한다. 이때 문턱전압(Vthp)이 인버터(60)의 엔모오스 트랜지스터(58)를 턴온시키는 트립전압(Vtrip)이 되며, 인버터(60)는 노드(N1)의 하이신호를 로우신호로 반전 출력한다. 상기 인버터(60)로부터 출력된 로우신호는 인버터(62)에 의해 전원전압(VDD)이 정상적인 전압까지 상승될 때까지 일정시간 지연된 후 반전되어 하이신호로 출력된다. 상기 인버터(60)에서 파워업 신호(VccH)를 하이신호로 출력하게 되면 메모리 내부회로는 정상적인 동작을 하도록 한다.Then, when the power supply voltage V DD gradually increases and the voltage rises to the threshold voltage Vthp of the PMOS transistor 50, the PMOS transistor 50 whose gate is connected to the ground is turned on to supply current to the current source 54. To flow. The current source 54 allows a constant reference current I ref to flow when the PMOS transistor 50 is turned on. After the PMOS transistor 50 is turned on, the power supply voltage V DD continues to increase so that the current flowing through the source and drain of the PMOS transistor 50 flows to the current source 54. When more than flows, the voltage of the node (N1) is raised to rise to the threshold voltage (Vthp) of the PMOS transistor 50. At this time, the threshold voltage Vthp becomes a trip voltage Vtrip for turning on the NMOS transistor 58 of the inverter 60, and the inverter 60 inverts and outputs the high signal of the node N1 as a low signal. The low signal output from the inverter 60 is delayed for a predetermined time until the power supply voltage V DD rises to the normal voltage by the inverter 62, and is then inverted and output as a high signal. When the inverter 60 outputs the power-up signal VccH as a high signal, the internal circuit of the memory performs normal operation.
이때 상기 트립전압(Vtrip)은 하기 수학식 1과 같은 전압이 된다.At this time, the trip voltage Vtrip becomes a voltage as shown in Equation 1 below.
여기서 β는 피모오스 트랜지스터(50)의 단위 면적당 게이트 캐패시턴스인 μCOX로 정의한다.Β is defined as μC OX, which is a gate capacitance per unit area of the PMOS transistor 50.
상기 수학식 1에서 보는 바와 같이 트립전압(Vtrip)은 피모오스 트랜지스터(50)의 문턱전압(Vthp)을 트랙킹하도록 설정된다는 것을 특징으로 하고 있다. 트립전압(Vtrip)은 0.7V에서 설정가능 하기 때문에 낮은 전원전압(VDD)에서 매우 적합하다.As shown in Equation 1, the trip voltage Vtrip is set to track the threshold voltage Vthp of the PMOS transistor 50. The trip voltage (Vtrip) can be set at 0.7V, so it is very suitable at low supply voltage (V DD ).
또한 수학식 1에서 전류소스(54)의한계를 온도에 무관한 조건으로 생각할 수 있다면한계의 변화가 단지 문턱전압(Vthp)에 의해 영향을 받기 때문에 100℃온도변화에 200mV 변화수준으로 작아지게 된다.Also in Equation 1 of the current source 54 If you can think of limits as conditions independent of temperature, Since the change in the limit is only affected by the threshold voltage (Vthp), it is reduced to the 200mV change level at the 100 ° C temperature change.
만약 전류소스(54)의 기준전류 I_Ref 가 온도에 따라 증가하는 전류 즉,PATA(Proportional To Absolute Temp)라면 트립전압(Vtrip)의 온도 의존성을 더 작게 만들 수 있다.If the reference current I_Ref of the current source 54 is a current that increases with temperature, that is, a Proportional To Absolute Temp (PATA), the temperature dependency of the trip voltage Vtrip may be made smaller.
도 4는 본 발명의 파워 업 신호 발생기에 대한 실시예의 적용회로도이다.4 is an application circuit diagram of an embodiment of the power-up signal generator of the present invention.
기준전압 발생부(10)는 게이트에 전원전압(VDD)이 연결되고 전원전압(VDD)과 접지사이에 드레인과 소스가 연결된 엔모오스 트랜지스터(102)와, 전원전압(VDD)과 상기 엔모오스 트랜지스터(102)의 드레인 사이에 접속된 저항(R1)과, 상기 엔모오스 트랜지스터(102)의 소스와 접지사이에 연결된 저항(R2)과, 상기 엔모오스 트랜지스터(102)의 드레인과 접지사이에 연결되고, 게이트가 상기 엔모오스 트랜지스터(102)의 소스에 연결된 엔모오스 트랜지스터(104)로 구성되어 있다.A reference voltage generation section 10 is a power supply voltage (V DD) is connected to the gate and the power supply voltage (V DD) and yen Mohs a drain and source coupled between ground transistor 102, and the power supply voltage (V DD) the A resistor R1 connected between the drain of the NMOS transistor 102, a resistor R2 connected between the source and the ground of the NMOS transistor 102, and between the drain and ground of the NMOS transistor 102. And a gate is composed of an enMOS transistor 104 connected to a source of the enMOS transistor 102.
피모오스 트랜지스터 어레이(200)는 전원전압(VDD)과 접지사이에 직렬로 연결되고 게이트가 접지되어 있는 6개의 피모오스 트랜지스터(202, 204, 206, 208, 210, 212)로 구성되어 있다. 전류소스(300)는 게이트가 상기 기준전압 발생부(100)의 출력단에 연결되고, 상기 피모오스 트랜지스터 어레이(200)의 출력노드(N1)와 접지사이에 직렬 연결된 8개의 엔모오스 트랜지스터(302, 304, 306, 308, 310, 312, 314, 316)로 구성되어 있다.The PMOS transistor array 200 includes six PMOS transistors 202, 204, 206, 208, 210, and 212 connected in series between the power supply voltage V DD and the ground, and having a gate grounded. The current source 300 includes eight NMOS transistors 302 having a gate connected to an output terminal of the reference voltage generator 100 and connected in series between the output node N1 of the PMOS transistor array 200 and the ground. 304, 306, 308, 310, 312, 314, 316.
인버터(400)는 게이트가 상기 출력노드(N1)에 접속되고 전원전압(VDD)과 접지사이에 직렬 접속된 2개의 피오모스 트랜지스터(402, 404)와 엔모오스 트랜지스터(406, 408)로 구성되어 있다.The inverter 400 is composed of two PMOS transistors 402 and 404 and an enMOS transistor 406 and 408 whose gates are connected to the output node N1 and connected in series between the power supply voltage V DD and ground. It is.
인버터부(500)는 5개의 인버터(502, 504, 506, 508, 510)가 직렬 접속되는구성을 갖는다.The inverter unit 500 has a structure in which five inverters 502, 504, 506, 508, 510 are connected in series.
엔모오스 트랜지스터(102)의 게이트가 전원전압(VDD)에 연결되어 있으므로 저항(R1)을 통해 인가되는 전원전압(VDD)이 정상적인 전압레벨로 상승될 때 턴온된다. 상기 엔모오스 트랜지스터(102)가 턴온되면 엔모오스 트랜지스터(104)가 턴온되어 하기 수학식 2와 같은 기준전압(Vref)을 발생하여 출력한다.Yen, so the gate of the Mohs transistor 102 is connected to the power supply voltage (V DD) is turned on when the power source voltage is applied via a resistor (R1) (V DD) is to be raised to a normal voltage level. When the NMOS transistor 102 is turned on, the NMOS transistor 104 is turned on to generate and output a reference voltage Vref as shown in Equation 2 below.
기준전압 발생기(100)에서 상기 수학식 2에 의한 기준전압(Vref)이 발생되면 상기 피모오스 트랜지스터 어레이(200)가 턴온될 때 전류소스(300)에서는 하기 수학식 3에 의해 흐르는 기준전류(Iref)를 구할 수 있다.When the reference voltage Vref generated by Equation 2 is generated in the reference voltage generator 100, when the PMOS transistor array 200 is turned on, the current source 300 flows by the following Equation 3 in the current source 300. ) Can be obtained.
전류소스(300)에서 기준전류기준전류(Iref)가 흐를 때 전원전압전원전압(VDD)이 상승하여 인버터(400)의 트립전압(Vtrip)을 구하면 하기 수학식 4와 같다.When the reference current reference current Iref flows from the current source 300, the power supply voltage power supply voltage V DD rises to obtain a trip voltage Vtrip of the inverter 400.
여기서 만약 R1 OVER R2 << 1이라면 상기 트립전압(Vtrip)은 문턱전압(Vthp)으로 트랙킹하면서 온도 변화를 1/2로 줄일 수 있다.Here, if R1 OVER R2 << 1, the trip voltage Vtrip may reduce the temperature change by 1/2 while tracking the threshold voltage Vthp.
상술한 바와 같이 본 발명은, 반도체 메모리 장치의 내부 회로들을 초기화하기 위해 전원전압이 안정화되는 시간을 인식하기 위해 엔모오스 트랜지스터와 전류소스를 이용하여 트립전압을 낮추어 온도변화에 따라 안정적으로 파워 업신호를 발생시킬 수 있도록 하며, 또한 트립전압을 낮추어 낮은 전원전압용으로 안정되게 사용할 수 있는 이점이 있다.As described above, according to the present invention, in order to recognize the time when the power supply voltage is stabilized to initialize the internal circuits of the semiconductor memory device, the trip voltage is lowered by using the EnMOS transistor and the current source to stably power up the signal according to the temperature change. It is possible to generate a, and also has the advantage that can be used stably for low power supply voltage by reducing the trip voltage.
또한 트립전압을 피모오스의 문턱전압으로 낮추어 전원전압이 안정된 후에 전원전압의 변화에 의해 전원전압이 떨어지는 경우 파워 업 발생신호가 변화되는 것을 방지할 수 있는 이점이 있다.In addition, since the trip voltage is lowered to the threshold voltage of the PMOS, the power-up generation signal may be prevented from being changed when the power supply voltage drops due to the change of the power supply voltage after the power supply voltage is stabilized.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.Although the present invention has been described in detail only with respect to specific embodiments, it is apparent to those skilled in the art that modifications or changes can be made within the scope of the technical idea of the present invention, and such modifications or changes belong to the claims of the present invention. something to do.
Claims (8)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0063789A KR100452333B1 (en) | 2002-10-18 | 2002-10-18 | Power up signal generator |
| US10/404,136 US7046054B2 (en) | 2002-10-18 | 2003-04-02 | Power up signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0063789A KR100452333B1 (en) | 2002-10-18 | 2002-10-18 | Power up signal generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040035065A true KR20040035065A (en) | 2004-04-29 |
| KR100452333B1 KR100452333B1 (en) | 2004-10-12 |
Family
ID=34386579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0063789A KR100452333B1 (en) | 2002-10-18 | 2002-10-18 | Power up signal generator |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7046054B2 (en) |
| KR (1) | KR100452333B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821578B1 (en) * | 2006-06-27 | 2008-04-15 | 주식회사 하이닉스반도체 | Apparatus and Method for Generating Power Up Signal of Semiconductor Memory |
| US8373457B2 (en) | 2009-12-24 | 2013-02-12 | Hynix Semiconductor Inc. | Power-up signal generation circuit in semiconductor integrated circuit |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100562501B1 (en) * | 2003-05-02 | 2006-03-21 | 삼성전자주식회사 | Power-on reset circuit and semiconductor integrated circuit device including the same |
| FR2863420B1 (en) * | 2003-12-05 | 2006-04-07 | St Microelectronics Sa | NEUTRALIZATION DEVICE AT POWER-ON |
| US7236023B2 (en) * | 2005-04-14 | 2007-06-26 | Sandisk 3D Llc | Apparatus and methods for adaptive trip point detection |
| US7271624B2 (en) * | 2005-06-29 | 2007-09-18 | Broadcom Corporation | Low-power supply voltage level detection circuit and method |
| KR100735678B1 (en) | 2006-01-05 | 2007-07-04 | 삼성전자주식회사 | Circuit for use in generating signal for initialization |
| KR100855984B1 (en) * | 2007-02-27 | 2008-09-02 | 삼성전자주식회사 | Reference voltage generator having improved set-up voltage characteristics and method for controlling the same |
| JP5547451B2 (en) | 2009-10-13 | 2014-07-16 | ラピスセミコンダクタ株式会社 | Power-on reset circuit |
| US8724420B2 (en) * | 2011-05-11 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM write assist apparatus |
| US9632521B2 (en) | 2013-03-13 | 2017-04-25 | Analog Devices Global | Voltage generator, a method of generating a voltage and a power-up reset circuit |
| US9525407B2 (en) * | 2013-03-13 | 2016-12-20 | Analog Devices Global | Power monitoring circuit, and a power up reset generator |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478520A (en) * | 1987-09-19 | 1989-03-24 | Mitsubishi Electric Corp | Power-on reset circuit |
| US5030845A (en) * | 1989-10-02 | 1991-07-09 | Texas Instruments Incorporated | Power-up pulse generator circuit |
| US5148051A (en) * | 1990-12-14 | 1992-09-15 | Dallas Semiconductor Corporation | Power up circuit |
| JP2761687B2 (en) * | 1991-12-19 | 1998-06-04 | 三菱電機株式会社 | Voltage level detection circuit |
| US5463335A (en) * | 1992-10-30 | 1995-10-31 | International Business Machines Corporation | Power up detection circuits |
| KR960003529B1 (en) * | 1993-07-08 | 1996-03-14 | 삼성전자주식회사 | Chip initializing signal generating circuit of semiconductor memory device |
| US5477176A (en) * | 1994-06-02 | 1995-12-19 | Motorola Inc. | Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory |
| TW378178B (en) * | 1994-09-16 | 2000-01-01 | Nissei Asb Machine Co Ltd | Injection-stretch-blow moulding apparatus |
| JPH08256039A (en) | 1995-03-16 | 1996-10-01 | Hitachi Ltd | Variable resistor circuit, gain control amplifier circuit and frequency converting circuit |
| US5828329A (en) * | 1996-12-05 | 1998-10-27 | 3Com Corporation | Adjustable temperature coefficient current reference |
| US5983346A (en) * | 1997-09-26 | 1999-11-09 | Advanced Micro Devices, Inc. | Power-up initialization circuit that operates robustly over a wide range of power-up rates |
| JPH11265227A (en) * | 1998-03-18 | 1999-09-28 | Hitachi Ltd | Constant voltage generating circuit and power supply voltage lowering detecting circuit using the same, and pulse generating circuit at power-on, and semiconductor memory device using the same |
| KR20020014543A (en) * | 2000-08-18 | 2002-02-25 | 박종섭 | Circuit for generating a stable power on reset signal |
| KR100833416B1 (en) * | 2002-06-27 | 2008-05-29 | 주식회사 하이닉스반도체 | Power up reset circuit |
-
2002
- 2002-10-18 KR KR10-2002-0063789A patent/KR100452333B1/en not_active IP Right Cessation
-
2003
- 2003-04-02 US US10/404,136 patent/US7046054B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821578B1 (en) * | 2006-06-27 | 2008-04-15 | 주식회사 하이닉스반도체 | Apparatus and Method for Generating Power Up Signal of Semiconductor Memory |
| US7619940B2 (en) | 2006-06-27 | 2009-11-17 | Hynix Semiconductor Inc. | Apparatus and method of generating power up signal of semiconductor integrated circuit |
| US8373457B2 (en) | 2009-12-24 | 2013-02-12 | Hynix Semiconductor Inc. | Power-up signal generation circuit in semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100452333B1 (en) | 2004-10-12 |
| US7046054B2 (en) | 2006-05-16 |
| US20050073341A1 (en) | 2005-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236249B1 (en) | Power-on reset circuit for a high density integrated circuit | |
| KR0153603B1 (en) | Power-up reset signal generating circuit of semiconductor apparatus | |
| KR100218078B1 (en) | Substrate electric potential generation circuit | |
| JPH04351791A (en) | Data input buffer for semiconductor memory device | |
| JP3596637B2 (en) | Adjustable current source and control method thereof | |
| KR100549947B1 (en) | Reference voltage generating circuit for integrated circuit chip | |
| KR100452333B1 (en) | Power up signal generator | |
| JPH05101658A (en) | Dynamic random access memory device | |
| KR20040094224A (en) | Power-on reset circuit and semiconductor integrated circuit device including the same | |
| KR100566302B1 (en) | Device for generating power-up signal | |
| KR100317490B1 (en) | Antifuse circuit | |
| KR100403341B1 (en) | Power-up signal generation circuit | |
| KR100889322B1 (en) | Internal voltage generating circuit | |
| JP2007234206A (en) | Semiconductor memory device, power supply detector, and semiconductor device | |
| KR100554840B1 (en) | Circuit for generating a power up signal | |
| JP4322072B2 (en) | Semiconductor device | |
| JP2003174099A (en) | Power-supply voltage level detector | |
| KR0183874B1 (en) | Vint generation circuit of semiconductor memory device | |
| KR100224760B1 (en) | Semiconductor memory device having input pin control circuit | |
| KR100783368B1 (en) | Start-up module and a bias power supply device | |
| KR100746610B1 (en) | Device for generating power-up signal | |
| KR100256129B1 (en) | Generation circuit of bias voltage | |
| KR100576490B1 (en) | Power-up circuit | |
| KR19990006009A (en) | Power-up Device for Semiconductor Memory Devices | |
| KR20010020892A (en) | Semiconductor device having a constant-current source circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |