KR20040033195A

KR20040033195A - Phase locked loop in mobile station

Info

Publication number: KR20040033195A
Application number: KR1020020062131A
Authority: KR
Inventors: 정우석
Original assignee: 삼성전자주식회사
Priority date: 2002-10-11
Filing date: 2002-10-11
Publication date: 2004-04-21

Abstract

PURPOSE: A PLL(Phase Locked Loop) circuit in a mobile terminal is provided to control the operation of a PLL at exact operation timing and to minimize the power consumption of the battery. CONSTITUTION: A PLL part(112) comprises a voltage check circuit(112a) and a signal output circuit(112b). A regulator(115) supplies operation power to the PLL part(112). At this moment, the voltage check circuit(112a), composed of a comparator, etc., measures the voltage supplied from the regulator(115) and checks whether the output voltage of the regulator(115) reaches a preset voltage to guarantee a stable operation. The signal output circuit(112b) outputs a signal(GUARANTEE), based on a check result from the voltage check circuit(112a), to a processor(300).

Description

Phase locked loop circuit of mobile communication terminal {PHASE LOCKED LOOP IN MOBILE STATION}

본 발명은 셀룰라 폰, PDA((Personal Digital Assistant) 폰과 같은 이동통신 단말기에 관한 것으로, 특히 PLL(Phase Locked Loop: 위상동기루프)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to mobile communication terminals such as cellular phones and PDAs (Personal Digital Assistant) phones, and more particularly to a phase locked loop (PLL).

통상적으로, 이동통신 시스템에서 이동통신 단말기의 송수신단의 변조 및 복조회로는 전압제어발진기(VCO)를 기준주파수로 하는 일반적인 위상동기루프(Phase Locked Loop: 이하 PLL이라 함)를 사용하고 있다. 일반적인 PLL 회로를 이용한 변복조장치는 PLL 회로에 전원이 공급될 때 채널 데이터 값을 계산하여 PLL 회로에 제공하며, PLL 회로는 이에 따라 원하는 채널을 록킹(locking)하게 된다. 통상적으로 이동통신 단말기의 변복조회로는 전류소모가 크므로, 이를 항상 턴온 상태로 두는 것이 아니라 일정시간 간격으로 페이징 채널을 체크하도록 하여 페이징 채널을 체크하지 않는 동안에는 전원 공급이 중단되도록 하는 구조를 가진다. 이에 따라 상기 PLL 회로에 전원 공급 및 중단 동작은 일정 주기로 번갈아 가며 발생하게 된다.In general, in a mobile communication system, a modulation and demodulation circuit of a transmitting and receiving terminal of a mobile communication terminal uses a phase locked loop (hereinafter referred to as a PLL) having a voltage controlled oscillator (VCO) as a reference frequency. A modulation / demodulation device using a conventional PLL circuit calculates channel data values and supplies them to the PLL circuit when the PLL circuit is powered, and the PLL circuit locks the desired channel accordingly. In general, since the modulation and demodulation circuit of the mobile communication terminal consumes a large amount of current, the modulation and demodulation circuit has a structure in which the power supply is stopped while the paging channel is not checked by checking the paging channel at regular intervals rather than leaving it always turned on. As a result, power supply and interruption operations to the PLL circuit occur alternately at regular intervals.

한편, PLL 회로에 전원을 공급하는 레귤레이터의 출력단에 통상 전원 노이즈를 제거하기 위하여 캐패시터나 탄탈(tantal) 콘덴서 등을 사용하게 되는데, 이 경우에 원하는 전압에 도달하는 상승 시간(RISING TIME)이 그러한 캐패시터나 탄탈 콘덴서의 용량 증가에 따라 길어질 수 있다. 상승 시간(rising time)이 긴 회로에서 레귤레이터 출력 전압이 일정 전압에 도달하지 않았을 때는 프로세서에 채널 록킹을 위해 PLL 회로에 제공하는 데이터(PLL DATA), 클록(CLOCK), 인에이블 신호(ENABLE)가 PLL 회로로 인가되면, PLL 회로가 이를 정확하게 인식하지 못하여 정확한 록킹 동작이 이루어지지 못하게 되고, 이에 따라 단말기는 서비스 불가 상태가 된다.On the other hand, a capacitor or a tantalum capacitor is usually used to remove power supply noise at the output terminal of a regulator supplying power to a PLL circuit. In this case, a rising time for reaching a desired voltage is such a capacitor. It may be lengthened by increasing capacity of tantalum capacitor. In a circuit with a long rise time, when the regulator output voltage does not reach a certain voltage, the data (PLL DATA), clock (CLOCK), and enable signal (ENABLE) provided to the PLL circuit for channel locking are supplied to the processor. When applied to the PLL circuit, the PLL circuit does not recognize this correctly, so that the correct locking operation cannot be performed, and thus the terminal becomes in a service unserviceable state.

이러한 문제를 해결하기 위해, 최근 여러 대의 단말기의 레귤레이터 출력 전압의 상승 시간을 측정하여 이에 따라 프로세서가 'PLL DATA', 'CLOCK', 'ENABLE'을 PLL IC로 제공하는 시간에 적절한 지연을 주도록 하고 있다. 그런데, 부품편차에 따라 단말기마다 상승 시간이 변할 수 있어 이는 확실한 문제 해결 방법은 아니다. 더구나 각 부품편차를 고려하여 최대의 지연 시간을 가지도록 프로세서의 동작을 설정하는 것은 이러한 지연시간동안 PLL IC에 계속 전원이 공급되므로 배터리의 전류소모가 커지는 문제점도 있었다.To solve this problem, the rise time of the regulator output voltage of several terminals is recently measured so that the processor gives an appropriate delay in providing 'PLL DATA', 'CLOCK', and 'ENABLE' to the PLL IC. have. However, the rise time may change for each terminal according to component deviation, which is not a reliable problem solving method. In addition, setting the operation of the processor to have the maximum delay in consideration of each component deviation also causes a problem in that the current consumption of the battery increases because the PLL IC is continuously supplied with power during this delay.

따라서 본 발명은 정확한 동작 타이밍에 PLL의 동작을 제어할 수 있도록 하기 위한 이동통신 단말기의 PLL 회로를 제공함에 있다.Accordingly, an aspect of the present invention is to provide a PLL circuit of a mobile communication terminal for controlling the operation of a PLL at an accurate operation timing.

본 발명의 다른 목적은 배터리의 전류 소모를 줄일 수 있도록 하기 위한 이동통신 단말기의 PLL 회를 제공함에 있다.Another object of the present invention is to provide a PLL circuit of a mobile communication terminal for reducing current consumption of a battery.

상기한 목적을 달성하기 위하여 본 발명은 이동통신 단말기의 위상동기루프 회로에 있어서, 레귤레이터에서 제공되는 동작 전원을 전압이 미리 설정된 보증 전압에 도달하는지를 검사하는 전압 검사 회로와, 전압 검사 회로의 검사 결과에 따른 신호를 상기 단말기의 제어부로 출력하는 신호 출력 회로를 가지며, 이러한 출력 신호에 따라 제어부는 위상동기루프의 동작을 제어함을 특징으로 한다.In order to achieve the above object, the present invention provides a voltage check circuit for checking whether a voltage reaches a preset guaranteed voltage in an operating power source provided by a regulator in a phase locked loop circuit of a mobile communication terminal, and a test result of a voltage check circuit. It has a signal output circuit for outputting a signal according to the control unit of the terminal, characterized in that the control unit controls the operation of the phase-locked loop according to the output signal.

도 1은 본 발명이 적용되는 이동통신 단말기의 무선 신호 송수신에 관련된 부분의 개략적인 블록 구성도1 is a schematic block diagram of a part related to wireless signal transmission and reception of a mobile communication terminal to which the present invention is applied;

도 2는 도 1 중 본 발명의 일 실시예에 따른 PLL 회로 및 관련부의 상세 블록 구성도FIG. 2 is a detailed block diagram illustrating a PLL circuit and related parts in accordance with an embodiment of the present invention.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, specific details such as specific components are shown, which are provided to help a more general understanding of the present invention, and the specific details may be changed or changed within the scope of the present invention. It is self-evident to those of ordinary knowledge in Esau.

도 1은 본 발명이 적용되는 이동통신 단말기의 무선 신호 송수신에 관련된 부분의 개략적인 블록 구성도이다. 도 1을 참조하면, 안테나(116)는 송신할 무선데이터를 공중을 통해 방사하고, 공중으로 방사된 무선데이터를 수신한다. 듀플렉서(101)는 송신주파수와 수신주파수를 주파수 대역별로 각각을 분할한다. 저잡음 증폭기(102)는 상기 듀플렉서(101)로부터 수신주파수를 일정레벨로 증폭하여 믹서(103)로 출력한다. 국부발진기(104)는 발진주파수를 채널에 맞게 발생시킨다. 제1믹서(103)는 상기 저잡음 증폭기(102)로부터 출력된 데이터를 상기 국부발진기(104)로부터 발생한 발진주파수에 의해 다운시켜 제1 중간주파신호를 생성하여 제1밴드패스필터(105)로 출력한다. 제1밴드패스필터(105)는 상기 제1중간주파신호를 입력하여 특정대역의 신호만을 통과시킨다. 제1자동이득제어기(106)는 상기 특정대역의 신호를 이득을 조절하여 BBA(Baseband Analog)(113)로 출력한다. BBA(113)은 상기 자동이득제어기(106)로부터 이득 조절된 신호를 기저대역신호로 처리하거나 송신신호를 기저대역으로 처리하여 제2자동이득제어기(111)로 출력한다. 제2 자동이득제어기(111)는 BBA(113)로부터 출력된 기저대역신호를 받아 출력전력을 맞추기 위해 이득을 제어하여 제2밴드패스필터(110)로 출력한다. 제2밴드패스필터(110)는 상기 이득 제어된 신호를 대역필터링하여 특정대역신호만을 통과시킨다. 제2믹서(109)는 대역 필터링된 신호를 상기 국부발진기(104)로부터 발생한 국부발진주파수에 의해 고주파신호로 변환하여 구동증폭기(108)로 출력한다. 상기 구동증폭기(108)는 상기 고주파로 변환된 신호를 전력증폭기(107)의 입력레벨에 맞도록 증폭하여 전력증폭기(107)로 출력한다. 전력증폭기(107)는 상기 구동증폭기(108)로부터 출력된 송신신호를 원하는 전력 레벨증폭하여 듀플렉서(101)로 출력한다. 듀플렉서(101)는 상기 전력증폭기(107)로부터 증폭된 송신신호를 안테나(116)를 통해 공중으로 방사한다. 그리고 이와 같이 송수신단말기가 동작하기 위해서는 수신부(100)와 송신부(200)에 각각 전원이 공급되어야 하는데, 배터리로부터 공급되는 전원은 DC-DC컨버터(114)를 통해 레귤레이터(115)를 거쳐 수신부(100) 및 송신부(200)와 제어부(300) 및 PLL부(112)로 공급된다.1 is a schematic block diagram of a part related to wireless signal transmission and reception of a mobile communication terminal to which the present invention is applied. Referring to FIG. 1, the antenna 116 radiates radio data to be transmitted through the air and receives radio data radiated to the air. The duplexer 101 divides the transmission frequency and the reception frequency by frequency bands, respectively. The low noise amplifier 102 amplifies the reception frequency from the duplexer 101 to a predetermined level and outputs it to the mixer 103. The local oscillator 104 generates an oscillation frequency for the channel. The first mixer 103 generates a first intermediate frequency signal by lowering the data output from the low noise amplifier 102 by the oscillation frequency generated from the local oscillator 104 and outputs the first intermediate frequency signal to the first band pass filter 105. do. The first band pass filter 105 inputs the first intermediate frequency signal and passes only signals of a specific band. The first automatic gain controller 106 adjusts the gain of the signal of the specific band and outputs it to the baseband analog (BBA) 113. The BBA 113 processes the gain-adjusted signal from the automatic gain controller 106 as a baseband signal or processes the transmission signal as a baseband and outputs it to the second automatic gain controller 111. The second automatic gain controller 111 receives the baseband signal output from the BBA 113 and controls the gain to match the output power to the second band pass filter 110. The second band pass filter 110 band-passes the gain-controlled signal and passes only a specific band signal. The second mixer 109 converts the band-filtered signal into a high frequency signal by using the local oscillation frequency generated from the local oscillator 104 and outputs the high frequency signal to the driving amplifier 108. The driving amplifier 108 amplifies the signal converted into high frequency to match the input level of the power amplifier 107 and outputs it to the power amplifier 107. The power amplifier 107 amplifies a desired power level of the transmission signal output from the driving amplifier 108 and outputs it to the duplexer 101. The duplexer 101 radiates the transmitted signal amplified from the power amplifier 107 to the air through the antenna 116. In order to operate the transceiver terminal as described above, power must be supplied to the receiver 100 and the transmitter 200, and the power supplied from the battery is received through the regulator 115 through the DC-DC converter 114. ) And the transmitter 200, the controller 300, and the PLL unit 112.

제어부(300)는 이동통신 단말기의 전체 동작을 제어하며, 특히 본 발명의 특징에 따라 상기 PLL부(112)의 동작을 제어하게 된다. PLL부(112)는 제어부(300)로부터 계산된 채널데이터값을 받아 상기 국부발진기(104)에서 원하는 주파수가 발생되도록 제어하며, 특히 본 발명의 특징에 따라, 상기 레귤레이터(115)에서 제공되는 동작 전원이 미리 설정된 보증 전압에 도달되었을 경우에 이를 상기 제어부(300)에 알리는 신호를 발생하는 구조를 가진다. 이러한 신호를 제공받음에 따라 제어부(300)는 상기 PLL부(112)에 'PLL DATA', 'CLOCK', 'ENABLE'을 제공하여 PLL부(112)의 동작을 제어하게 된다. 이하 이러한 구성 및 동작을 보다 상세히 설명하기로 한다.The controller 300 controls the overall operation of the mobile communication terminal, and in particular, controls the operation of the PLL unit 112 according to the characteristics of the present invention. The PLL unit 112 receives the channel data value calculated from the control unit 300 and controls the local oscillator 104 to generate a desired frequency. Particularly, according to an aspect of the present invention, an operation provided by the regulator 115 is provided. When the power supply reaches a preset guarantee voltage, the controller 300 generates a signal informing the controller 300 of the power supply. Upon receiving such a signal, the controller 300 controls the operation of the PLL unit 112 by providing 'PLL DATA', 'CLOCK', and 'ENABLE' to the PLL unit 112. This configuration and operation will be described in more detail below.

도 2는 도 1 중 본 발명의 일 실시예에 따른 PLL 회로 및 관련부의 상세 블록 구성도이다. 도 2를 참조하면, PLL부(112)는 레귤레이터(115)로부터 동작 전원을 제공받는다. 이때 레귤레이터(115)의 출력단에 통상 전원 노이즈를 제거하기 위하여 캐패시터나 탄탈(tantal) 콘덴서(미도시) 등을 사용하게 되는데, 이 경우에원하는 전압에 도달하는 상승 시간(RISING TIME)이 그러한 캐패시터나 탄탈 콘덴서의 용량 증가에 따라 길어질 수 있으므로, PLL부(112)에는 이러한 레귤레이터(115)로부터 제공되는 전압을 측정하여 이러한 전압이 미리 설정된 안정적인 동작을 보증하는 전압에 도달하는지를 검사하는 전압 검사 회로(112a)가 구비된다. 이러한 전압 검사 회로(112a)는 비교기 등으로 구성될 수 있다. 또한 PLL부(112)에는 상기 전압 검사 회로(112a)에서 상기 검사 결과에 따른 신호(GUARANTEE)를 제어부(300)로 출력하는 신호 출력 회로(112b)가 구비된다.FIG. 2 is a detailed block diagram illustrating a PLL circuit and related parts according to an embodiment of the present invention. Referring to FIG. 2, the PLL unit 112 receives an operating power supply from the regulator 115. At this time, a capacitor or a tantalum capacitor (not shown) or the like is used to remove power supply noise at the output terminal of the regulator 115. In this case, the rising time for reaching the desired voltage is such a capacitor or the like. Since the length of the tantalum capacitor increases, the PLL unit 112 measures the voltage provided from the regulator 115 to check whether the voltage reaches a voltage that guarantees a preset stable operation. ) Is provided. The voltage test circuit 112a may be configured as a comparator or the like. In addition, the PLL unit 112 includes a signal output circuit 112b for outputting a signal GUARANTEE according to the test result from the voltage test circuit 112a to the controller 300.

이러한 구성을 가지므로, 상기 PLL부(112)는 레귤레이터(115)로부터 제공되는 전압을 전압 검사 회로(112a)를 통해 측정하여 레귤레이터(115)의 출력 전압이 일정 전압에 도달하였을 때에, 상기 신호 출력 회로(112b)를 통해 이를 제어부(300)에 알리는 신호(GUARANTEE)를 출력하게 된다. 이에 따라 제어부(300)는 PLL부(112)에 데이터(PLL DATA), 클록(CLOCK) 및 인에이블 신호(ENABLE)를 제공하게 되고, PLL부(112)는 이와 같이 제어부(300)에서 제공되는 데이터 및 신호를 정확하게 인식하여 정확한 록킹 동작이 이루어지게 된다.With this configuration, the PLL unit 112 measures the voltage provided from the regulator 115 through the voltage test circuit 112a to output the signal when the output voltage of the regulator 115 reaches a predetermined voltage. The circuit 112b outputs a signal GUARANTEE informing the controller 300 of this. Accordingly, the control unit 300 provides the data PLL data, the clock CLOCK, and the enable signal ENABLE to the PLL unit 112, and the PLL unit 112 is provided in the control unit 300. Accurately recognizing data and signals results in an accurate locking operation.

상기와 같이 본 발명의 일 실시예에 따른 구성 및 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.As described above, the configuration and operation according to an embodiment of the present invention can be made. Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications can be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be defined by the described embodiments, but by the claims and equivalents of the claims.

상기한 바와 같이 본 발명에 따른 PLL 회로는 부품에 따른 정확한 동작 가능 타이밍을 알릴 수 있어서, 정확한 동작 타이밍에 PLL의 동작을 제어할 수 있도록 하며, 종래의 각 부품편차를 고려하여 최대의 지연 시간을 가지도록 프로세서의 동작을 설정하는 것에 따른 배터리 전류 소모의 문제점을 해결할 수 있다.As described above, the PLL circuit according to the present invention can be notified of the correct operation timing according to the component, it is possible to control the operation of the PLL at the correct operation timing, the maximum delay time in consideration of each conventional component deviation It is possible to solve the problem of battery current consumption by setting the operation of the processor to have.

Claims

In the phase synchronization loop circuit of a mobile communication terminal,

A voltage check circuit for checking whether the provided operating power supply voltage reaches a preset guarantee voltage;

And a signal output circuit for outputting a signal according to a test result of the voltage test circuit to the controller of the terminal, wherein the controller is configured to output the phase synchronization loop according to a signal output from the signal output circuit of the phase synchronization loop circuit. Phase locked loop circuit, characterized in that for controlling the operation of.

The phase control loop of claim 1, wherein the operation of the phase lock loop of the controller is to provide phase lock loop data (PLL DATA), a clock (CLOCK), and an enable signal (ENABLE) to the phase lock loop. Synchronous loop circuit.