KR20040024384A

KR20040024384A - Reconfiguration apparatus for field programmable gate array

Info

Publication number: KR20040024384A
Application number: KR1020020055981A
Authority: KR
Inventors: 이주훈
Original assignee: 엘지전자 주식회사
Priority date: 2002-09-14
Filing date: 2002-09-14
Publication date: 2004-03-20

Abstract

PURPOSE: A device for reconfiguring an FPGA(Field Programmable Gate Array) is provided to actively reconfigure hardware without rebooting when a trouble is generated in a system. CONSTITUTION: A PC(31) generates data of a new version. A reconfiguration module(36) performs upgrade by the data generated from the PC. An FPGA module(33) switches the currently operating module to the reconfiguration module if the upgrade of the reconfiguration module is terminated by controlling an interface and a data path between the PC and the reconfiguration module. The data transmitted to the reconfiguration module is the data transmitted from the PC in real-time or stored in a memory.

Description

F-PGAI reconstruction unit {RECONFIGURATION APPARATUS FOR FIELD PROGRAMMABLE GATE ARRAY}

본 발명은 에프피지에이(FPGA: Field Programmable Gate Array)를 실시간으로 재구성(Reconfiguration)하는 기술에 관한 것으로, 특히 시스템을 수시로 변경해야 할 필요가 있는 통신 시스템에 적당하고, 시스템에 문제가 발생하였을 때 재부팅시키지 않고도 하드웨어를 능동적으로 재구성할 수 있도록 한 에프피지에이 재구성 장치에 관한 것이다.The present invention relates to a technique for reconfiguring a field programmable gate array (FPGA) in real time, and is particularly suitable for a communication system in which the system needs to be changed at any time, and when a problem occurs in the system. It is about FFIAGE reconstruction device that can actively reconfigure the hardware without rebooting.

도 1은 종래 기술에 의한 에프피지에이 재구성 장치의 블록도로서 이에 도시한 바와 같이, 원격지에서 사용자가 원하는 버전을 생성하기 위한 리모트 피씨(11)와; 상기 리모트 피씨(11)에 의해 생성된 새로운 버전의 비트 스트림 데이터를 JTAG(JTAG: Joint Test Action Group)를 이용하여 컨피규레이션 디바이스(13)에 다운로드하는 JTAG 인터페이스(12)와; 상기 다운로드되는 데이터를 저장하는 컨피규레이션 디바이스(13)와; 상기 컨피규레이션 디바이스(13)에 저장된 데이터를 에프피지에이(또는 PLD)(15)에 다운로드하는 인터페이스(14)와; 시스템의 일부로 동작하는 에프피지에이(15)로 구성된 것으로 이의 작용을 설명하면 다음과 같다.Fig. 1 is a block diagram of a conventional FFP reconstruction apparatus, as shown therein, with a remote PC 11 for generating a version desired by a user at a remote location; A JTAG interface 12 for downloading the new version of the bit stream data generated by the remote PC 11 to the configuration device 13 using a Joint Test Action Group (JTAG); A configuration device (13) for storing the downloaded data; An interface (14) for downloading the data stored in the configuration device (13) to the FP (A) (or PLD) 15; It is composed of the FFIAGE 15 that operates as part of the system, and its operation will be described as follows.

사용자가 리모트 피씨(11) 상에서 원하는 비트 스트림(bit stream) 데이터를 생성하면, 이는 JTAG 인터페이스(12)를 통해 컨피규레이션 디바이스(13)에 저장된다. 이후, 시스템 업그레이드 시 파워가 온되면 상기 컨피규레이션 디바이스(13)에 저장되었던 데이터에 의해 에프피지에이(15)가 재구성된다.When the user generates the desired bit stream data on the remote PC 11, it is stored in the configuration device 13 via the JTAG interface 12. Thereafter, when power is turned on during the system upgrade, the FFIAGE 15 is reconfigured by the data stored in the configuration device 13.

하지만, 시스템에 어떠한 문제가 발생되는 경우, 사용자가 실시간으로 하드웨어의 문제점을 해결하지 못할 뿐만 아니라 시스템 업그레이드시 항상 시스템을 재부팅해야 한다. 또한, 상기 컨피규레이션 디바이스(13)의 데이터 저장 용량이 제한적이므로 한번에 하나의 버전에 대해서만 에프피지에이(15)를 재구성할 수 있다.However, if a problem occurs in the system, not only does the user not solve the hardware problem in real time, but also always reboot the system when upgrading the system. In addition, since the data storage capacity of the configuration device 13 is limited, the FG 15 can be reconfigured for only one version at a time.

한편, 도 2는 상기 도 1에 비하여 기능이 향상된 컨피규레이션 디바이스를 이용하여 FPGA를 재구성하는 것을 보인 종래 에프피지에이 재구성 장치의 블록도로서 이의 작용을 설명하면 다음과 같다.Meanwhile, FIG. 2 is a block diagram of a conventional FPGA reconstruction apparatus, which is shown to reconfigure an FPGA using a configuration device having an improved function as compared to FIG. 1.

시리얼 인터페이스(22)가 UART(UART: Universal Asynchronous Receiver and Transmitter)를 이용하여, 피씨(21)에서 생성된 여러 버전의 업그레이드할 비트 스트림 데이터들을 향상된 컨피규레이션 디바이스(24)에 다운로드한다. 상기 컨피규레이션 디바이스(24)는 메모리와 제어부로 구성되어 있다. 이때, 프로세서(또는 PLD)(23)는 상기 시리얼 인터페이스(22)를 관장함과 아울러, 상기 컨피규레이션 디바이스(24)의 원하는 메모리 영역의 페이지에 데이터가 저장되고, 시스템의 일부로 동작하는 에프피지에이(26)에 원하는 페이지의 내용이 다운로드되도록 제어한다. 즉, 상기 프로세서(23)는 상기 각 페이지에 저장된 데이터 중 업그레이드를 원하는 버전을 선별하여 시스템의 일부로 동작하는 에프피지에이(26)를 재구성할 수 있도록 한다.The serial interface 22 uses UART (Universal Asynchronous Receiver and Transmitter) to download the various versions of the upgraded bit stream data generated by the PC 21 to the enhanced configuration device 24. The configuration device 24 is composed of a memory and a control unit. In this case, the processor (or PLD) 23 manages the serial interface 22, stores data in a page of a desired memory area of the configuration device 24, and operates as part of a system. Control to download the desired page content. That is, the processor 23 selects a version to be upgraded from the data stored in each page so as to reconfigure the FP A 26 operating as part of the system.

이와 같은 시스템은 시스템 업그레이드 시 상기 프로세서(23)가 상기 컨피규레이션 디바이스(24)를 제어하여, 원하는 업그레이드 버전으로 전원을 오프시켰다가 온시키지 않고도 바로 에프피지에이(26)를 재구성할 수 있는 장점을 가지고 있다.Such a system has an advantage that the processor 23 controls the configuration device 24 at the time of system upgrade, so that the processor may be reconfigured immediately without turning off and on the power to the desired upgraded version. have.

이와 같이, 전자와 같은 종래의 FPGA 재구성 장치에 있어서는 시스템에 문제 발생 시 사용자가 실시간으로 하드웨어의 문제점을 해결하지 못할 뿐만 아니라 시스템 업그레이드 시 항상 시스템을 재부팅해야 하고, 한번에 하나의 버전에 대해서만 FPGA를 재구성할 수 있는 제약이 있었다.As such, in a conventional FPGA reconfiguring apparatus such as the former, when a system problem occurs, the user may not solve the hardware problem in real time, and the system is always rebooted when the system is upgraded, and the FPGA is reconfigured for only one version at a time. There was a limitation.

또한, 후자와 같은 종래의 FPGA 재구성 장치에 있어서는 업그레이드 시간동안 시스템이 동작하지 않고 현재 동작중인 시스템에서 실시간으로 에러를 정정하거나 업그레이드하지 못하는 단점이 있었다. 그리고, 현재 동작중인 FPGA에 문제가 발생할 경우 업그레이드 비트 스트림 데이터를 컨피규레이션 디바이스에서 다운로드 하였을 때 FPGA의 동작을 보장할 수 없는 문제점이 있었다.In addition, in the latter FPGA reconstruction apparatus, there is a disadvantage that the system does not operate during the upgrade time and the error cannot be corrected or upgraded in real time in the currently operating system. In addition, when a problem occurs in the currently operating FPGA, there is a problem in that the operation of the FPGA cannot be guaranteed when the upgrade bitstream data is downloaded from the configuration device.

전력증폭기의 비선형성을 개선하기 위해 사용되는 전치 왜곡 방식의 디지털 선형화기를 FPGA로 구현하는 경우 디자인이 변경될 때마다 컨피규레이션 디바이스에 변경된 디자인에 대한 비트 스트림을 저장하고, 새로운 디자인을 적용하기 위해 전원을 오프시켰다가 온시켜야 하는 번거로움이 있고, 잠시동안 시스템을 정지시켜야 하며 새롭게 FPGA를 재구성하는데에도 상대적으로 긴 시간이 필요하다는 단점이 있다. 이와 같은 이유로 인하여 실시간으로 재구성이 불가능한 경우, 실장 시 시스템에 문제가 발생되면 능동적으로 하드웨어를 재구성하지 못하고, 시스템을 정지시키고 전원을 오프시켰다가 온시켜야 하므로 서비스 지연을 초래하는 문제점이 있었다.If you implement a predistorted digital linearizer on an FPGA that is used to improve the nonlinearity of the power amplifier, each time the design changes, the configuration device stores the bit stream for the changed design and supplies power to apply the new design. The disadvantage is that it has to be turned off and on, has to shut down the system for a while, and requires a relatively long time to reconfigure a new FPGA. If reconfiguration is not possible in real time due to this reason, if a problem occurs in the system during installation, there is a problem that causes a service delay because the hardware cannot be reconfigured actively and the system must be stopped and the power must be turned off and on.

따라서, 본 발명의 목적은 시스템에 문제가 발생하였을 때 재부팅시키지 않고도 하드웨어를 능동적으로 재구성하는 에프피지에이 재구성 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an FFIAGE reconstruction apparatus that actively reconfigures hardware without rebooting when a problem occurs in the system.

도 1은 종래 기술에 의한 에프피지에이 재구성 장치의 블록도.1 is a block diagram of an FFIAGE reconstruction apparatus according to the prior art.

도 2는 종래 기술에 의한 또 다른 에프피지에이 재구성 장치의 블록도.Figure 2 is a block diagram of another fPAI reconstruction apparatus according to the prior art.

도 3은 본 발명에 의한 에프피지에이 재구성 장치의 블록도.3 is a block diagram of an FFIAGE reconstruction apparatus according to the present invention.

도 4는 도 3에서 에프피지에이의 상세 블록도.FIG. 4 is a detailed block diagram of FPI in FIG. 3; FIG.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

31 : 리모트 피씨32A,32B : 시리얼 인터페이스31: Remote PC 32A, 32B: Serial interface

33 : 에프피지에이 모듈34 : 플래쉬 메모리33: F.P module 34: Flash memory

35 : 동작모듈36 : 재구성모듈35: operation module 36: reconfiguration module

37A,37B : 시스템 로직37A, 37B: System Logic

도 3은 본 발명에 의한 에프피지에이 재구성 장치의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 원격지에서 사용자가 원하는 버전을 생성하기위한 리모트 피씨(31)와; 상기 리모트 피씨(31)에 의해 생성된 새로운 버전의 비트 스트림 데이터를 UART를 이용하여 플래쉬 메모리(34)의 원하는 페이지에 다운로드하기 위한 시리얼 인터페이스(32A),(32B)와; UART의 제어, 시스템의 데이터 패스 제어, 플래쉬 메모리(34)의 인터페이스 역할을 각기 수행함과 아울러, 현재 시스템의 일부로 동작 중인 동작모듈(35)과, 재구성을 위한 재구성 모듈(reconfiguration module)(36)에 대한 업그레이드를 담당하고 있는 프로세서를 내장하고 있는 에프피지에이 모듈(33)과; 최초로 시스템의 일부로 구성되어 동작하는 동작모듈(active module)(35)과; 현재 시스템 상에서 동작 중인 에프피지에이 모듈(33)이 하드웨어적으로 이상이 있거나 업그레이드를 할 경우 실시간으로 업그레이드 후 시스템을 정지시키지 않고 곧바로 업그레이드된 하드웨어를 적용하는데 이용되는 재구성 모듈(36)로 구성하였다.FIG. 3 is a block diagram showing an embodiment of the FFP reconstruction apparatus according to the present invention, as shown therein, a remote PC 31 for generating a version desired by a user at a remote location; Serial interfaces 32A and 32B for downloading the new version of the bit stream data generated by the remote PC 31 to a desired page of the flash memory 34 using a UART; In addition to performing the control of the UART, the control of the data path of the system, and the interface of the flash memory 34, the operation module 35 currently operating as part of the system and the reconfiguration module 36 for reconfiguration. An FPI module 33 having a processor in charge of the upgrade; An active module 35 configured and operated as part of the system for the first time; If the FPM module 33 currently operating on the system has an abnormal hardware or is upgraded, the reconfigurable module 36 is used to apply the upgraded hardware immediately without stopping the system after upgrading in real time.

도 4는 상기 도 3에서 프로세서를 내장하고 있는 에프피지에이 모듈(33)의 상세 블록도로서 이에 도시한 바와 같이, UART의 제어, 상기 플래쉬 메모리(34)의 인터페이스와 데이터 패스를 선택하는 제어부(33D)의 제어를 담당하고, 시스템의 이상유무를 점검하는 프로세서 코어(33A)와; 입출력을 관장하는 입출력부(33C)와; 시스템에서의 데이터 패스의 제어와 상기 플래쉬 메모리(34)에 저장된 비트 스트림 데이터의 재구성 모듈(36)의 선택을 관장하는 제어부(33D)와; 현재 동작중인 시스템의 데이터 패스를 상기 제어부(33D)의 제어를 받아 선별해 주는 입출력의 다중화부(33F),(33G)와; 상기 동작모듈(35)과 재구성 모듈(36)의 업그레이드를 위해 재구성 데이터베이스 패스(33E_1)를 상기 제어부(33D)의 제어를 받아 선별해 주는 재구성을 위한 다중화부(33H)로 구성한 것으로, 이와 같은 본 발명의 작용을 상세히 설명하면 다음과 같다.FIG. 4 is a detailed block diagram of the FPI module 33 incorporating a processor in FIG. 3. As shown in FIG. 3, a control unit selects a control of a UART, an interface of the flash memory 34, and a data path. A processor core 33A which is in charge of the control of 33D) and checks for abnormalities of the system; An input / output unit 33C that manages input and output; A control unit 33D which controls the control of the data path in the system and the selection of the reconstruction module 36 of the bit stream data stored in the flash memory 34; An input / output multiplexer (33F) (33G) for selecting a data path of a currently operating system under the control of the control unit (33D); In order to upgrade the operation module 35 and the reconstruction module 36, the reconstruction database path 33E_1 is configured as a multiplexer 33H for reconstruction under the control of the control unit 33D. Referring to the operation of the invention in detail as follows.

에프피지에이 모듈(33)은 프로세서로 구현되는데, 이는 항상 시스템을 모니터링하여 이상이 발생하거나, 시스템 관리자가 시스템의 업그레이드를 요구할 때, 플래쉬 메모리(34)에 미리 저장해 두었던 버전이나 새로운 버전으로 재구성 모듈(36)을 실시간으로 업그레이드한다.The FPI module 33 is implemented as a processor, which always monitors the system and when an abnormality occurs or when the system administrator requires the system to be upgraded, the module reconfigured into a new version or a version previously stored in the flash memory 34. Upgrade 36 in real time.

먼저, 상기 플래쉬 메모리(34)에 미래 저장해 두었던 버전으로 업그레이트할 경우, 상기 에프피지에이 모듈(33)은 리모트 피씨(31)로부터 플래쉬 메모리(34) 상의 업그레이드 버전이 저장된 페이지의 정보를 수집하고, 이 수집된 정보로 그 플래쉬 메모리(34)와의 인터페이스(32B)를 구축한다.First, when upgrading to a version stored in the flash memory 34 in the future, the FPM module 33 collects information of a page in which the upgraded version on the flash memory 34 is stored from the remote PC 31. This collected information establishes an interface 32B with the flash memory 34.

상기 에프피지에이 모듈(33)의 제어부(33D)에서는 재구성할 모듈의 데이터패스(33E_1)와 플래쉬 메모리(34)의 데이터패스인 인터페이스(32B)를 연결시키고, 재구성 모듈(36)에 업그레이드를 위한 초기 셋팅에 관련된 신호를 출력한다.The control unit 33D of the FPI module 33 connects the data path 33E_1 of the module to be reconfigured with the interface 32B, which is the data path of the flash memory 34, and upgrades the reconfiguration module 36. Outputs signals related to initial settings.

상기 에프피지에이 모듈(33)은 상기 플래쉬 메모리(34)의 내용으로 상기 재구성 모듈(36)에 업그레이드 작업을 시작한 후 그 작업이 완료되었는지 확인한다. 상기 확인 결과 업그레이드 작업이 완료된 것으로 판명되면, 상기 에프피지에이 모듈(33)의 제어부(33D)는 현재 시스템에서 동작중인 동작 모듈(35)과 재구성 모듈(36)이 교체되도록 제어한다.The FP module 33 starts an upgrade operation on the reconfiguration module 36 with the contents of the flash memory 34 and then checks whether the operation is completed. If it is determined that the upgrade operation is completed, the control unit 33D of the FP module 33 controls to replace the operation module 35 and the reconfiguration module 36 currently operating in the system.

이후, 상기 에프피지에이 모듈(33)은 시스템의 이상유무를 모니터링하여 그에 따른 피드백 정보를 상기 리모트 피씨(31)에 출력한다.Thereafter, the FPM module 33 monitors the abnormality of the system and outputs feedback information accordingly to the remote PC 31.

상기 리모트 피씨(31)에서 현재 시스템에서 동작중인 모듈의 업그레이드를 실시간으로 할 경우, 시스템 관리자는 그 리모트 피씨(31)에서 업그레이드 버전의 비트 스트림 데이터를 생성하게 된다.When the remote PC 31 upgrades the module currently operating in the system in real time, the system manager generates bit stream data of the upgraded version in the remote PC 31.

이때, 상기 제어부(33D)는 재구성할 모듈의 데이터 패스(33E_1)와 프로세서(33A)의 UART 데이터 패스를 연결시키고, 상기 재구성 모듈(36)에 업그레이드를 위한 초기 셋팅에 관련된 신호를 출력한다.At this time, the controller 33D connects the data path 33E_1 of the module to be reconfigured with the UART data path of the processor 33A, and outputs a signal related to the initial setting for the upgrade to the reconfiguration module 36.

이에 따라, 상기 재구성 모듈(36)은 상기 리모트 피씨(31)에서 생성한 새로운 버전의 비트 스트림으로 업그레이드를 시작한다.Accordingly, the reconstruction module 36 starts upgrading to a new version of the bit stream generated by the remote PC 31.

이후, 상기 에프피지에이 모듈(33)은 상기 업그레이드 작업이 완료되었는지 체크하고, 그 작업이 완료되면 상기 제어부(33D)의 제어에 의해 현재 시스템에서 동작중인 동작 모듈(35)과 재구성 모듈(36)이 교체된다. 이때, 상기 에프피지에이 모듈(33)은 시스템의 이상유무를 모니터링하고, 상기 리모트 피씨(31)에 피드백 정보를 출력한다.Thereafter, the FPM module 33 checks whether the upgrade operation is completed, and when the operation is completed, the operation module 35 and the reconstruction module 36 currently operating in the system under the control of the controller 33D. This is replaced. At this time, the FPM module 33 monitors the abnormality of the system and outputs feedback information to the remote PC 31.

이상에서 상세히 설명한 바와 같이 본 발명은 현재 동작중인 시스템에서 시스템 동작의 연속성을 유지하면서, 시스템 관리자나 사용자가 원하는 시스템 사양으로 업그레이드할 때, 보다 안정성 및 빠른 속도를 보장하면서 능동적으로 시스템을 관리할 수 있는 효과가 있다. 또한, 시스템 개발 단계에서도 새로운 디자인의 적용이 빠르기 때문에 시스템 개발 사이클을 줄이는데 기여할 수 있는 효과가 있다.As described in detail above, the present invention can actively manage the system while guaranteeing more stability and speed when upgrading to a system specification desired by a system administrator or a user while maintaining the continuity of system operation in a currently operating system. It has an effect. In addition, the new design is quick to apply during the system development stage, which can contribute to shortening the system development cycle.

Claims

A PC generating a new version of data; A reconstruction module for performing an upgrade with the data generated by the PC; And an FPAI module configured to control an interface between the PC and the reconstruction module and a path of the data to transfer to a reconstruction module instead of an operating module when the upgrade of the reconstruction module is completed.

The apparatus of claim 1, wherein the data transmitted to the reconstruction module is data transmitted from the PC in real time or stored in a memory.