KR20040013248A - Method of forming Epitaxial layer in semiconductor device manufacturing process - Google Patents
Method of forming Epitaxial layer in semiconductor device manufacturing process Download PDFInfo
- Publication number
- KR20040013248A KR20040013248A KR1020020046097A KR20020046097A KR20040013248A KR 20040013248 A KR20040013248 A KR 20040013248A KR 1020020046097 A KR1020020046097 A KR 1020020046097A KR 20020046097 A KR20020046097 A KR 20020046097A KR 20040013248 A KR20040013248 A KR 20040013248A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- epitaxial layer
- layer
- forming
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
본 발명은 반도체소자 제조공정의 에피택셜 층 형성방법에 관한 것으로, 더욱 상세하게는 에피택셜 층 형성공정으로 생성된 에피택셜 층으로 인해 얼라인 키 패턴이 손상되는 것을 방지할 수 있도록 하는 반도체소자 제조공정의 에피택셜 층 형성방법에 관한 것이다.The present invention relates to a method for forming an epitaxial layer in a semiconductor device manufacturing process, and more particularly, to manufacturing a semiconductor device for preventing the alignment key pattern from being damaged due to the epitaxial layer generated by the epitaxial layer forming process. It relates to a method for forming an epitaxial layer in a process.
반도체소자를 형성하기 위해서는 일련의 마스킹 층들을 패터닝함으로써 제조되는데 연속적인 층들 상에서의 형상들은 서로 공간적인 관계를 갖는다. 따라서,제조 공정의 한 부분으로서 각 레벨은 이전 레벨에 얼라인되어야 한다. 즉, 사진 공정 중 새로 형성할 마스크의 패턴은 이전 단계에서 웨이퍼 상에 형성된 패턴에 얼라인되어야 하는데, 얼라인의 정확도는 얼라인 키 패턴의 정밀도에 의해 변하게 된다.In order to form a semiconductor device, a series of masking layers are fabricated, and shapes on successive layers have a spatial relationship with each other. Thus, as part of the manufacturing process, each level must be aligned with the previous level. That is, the pattern of the mask to be newly formed during the photolithography process must be aligned with the pattern formed on the wafer in the previous step, and the accuracy of the alignment is changed by the precision of the alignment key pattern.
통상적으로 반도체 기판은 회로 패턴이 형성되는 칩 영역과 각각의 칩 영역을 분리하는 스크라이브 영역으로 구분되고, 상기 얼라인 키는 반도체 기판의 스크라이브(scribe line) 영역 상부에 형성된다.Typically, the semiconductor substrate is divided into a chip region in which a circuit pattern is formed and a scribe region separating each chip region, and the alignment key is formed on the scribe line region of the semiconductor substrate.
상기와 같은 얼라인 키 패턴이 에피택셜(Epitaxial)공정에 적용되어 이를 형성하는 방법은, 평탄화 실리콘 기판 상에 상기 에피택셜 방법으로 실리콘 막질을 성장시킨 후 얼라인용 패턴을 형성하는 방법과, 실리콘 기판 상에 불순물의 농도가 다른 영역으로 구분되는 단차를 갖는 매몰층을 형성한 후에 에피택셜 방법으로 실리콘 결정을 성장시키는 방법이다.The alignment key pattern may be applied to an epitaxial process to form the same. The method of forming an alignment pattern after growing a silicon film by the epitaxial method on a planarized silicon substrate and a silicon substrate It is a method of growing silicon crystals by an epitaxial method after forming a buried layer having a step that is divided into regions having different impurity concentrations on the phase.
이중, 매몰층을 형성한 후 에피택셜 방법으로 실리콘 결정을 성장시키는 방법이 사용되는데, 이는 도 1 내지 도 3에 도시되어 있다.Of these, after the buried layer is formed, a method of growing silicon crystals by an epitaxial method is used, which is illustrated in FIGS. 1 to 3.
도 1 내지 도 3은 종래 기술에 의한 반도체소자 제조방법의 에피택셜 층 형성방법에 관한 공정순서도이다.1 to 3 are process flowcharts illustrating an epitaxial layer forming method of a semiconductor device manufacturing method according to the prior art.
도 1을 참조하면, 반도체기판(10)을 칩 영역(A)과 스크라이브 영역(B)으로 구분한다. 즉, 반도체기판(10)을 회로패턴이 형성되는 칩 영역(A)과 각각 칩 영역을 분리하는 스크라이브 영역(B)으로 구분하고, 이 스크라이브 영역(B)에는 웨이퍼의 위치 정합용 패턴인 얼라인 키 패턴(K)을 정의한다. 그리고 이 얼라인 키패턴(K)에 질화막(12)을 형성 식각한다.Referring to FIG. 1, the semiconductor substrate 10 is divided into a chip region A and a scribe region B. FIG. That is, the semiconductor substrate 10 is divided into a chip region A in which a circuit pattern is formed and a scribe region B separating each chip region, and the scribe region B is aligned, which is a pattern for position matching of the wafer. Define a key pattern (K). The nitride film 12 is formed and etched in the alignment key pattern K. FIG.
도 2를 참조하면, 상기 칩 영역(A)에 매몰층(16)을 형성하고, 상기 결과물에 산화막(14)을 형성한다. 즉, 상기 칩 영역(A)에 이온주입을 실시하여 매몰층(16)을 형성한다. 칩 영역(A)과 스크라이브 영역(B)으로 이루어진 반도체 기판 전면에 산화공정을 실시함으로써 칩 영역의 매몰층 상부(16) 및 스크라이브 영역의 얼라인 키 패턴(K)에 산화막(14)을 형성한다.Referring to FIG. 2, a buried layer 16 is formed in the chip region A, and an oxide film 14 is formed in the resultant product. In other words, the buried layer 16 is formed by ion implantation into the chip region A. FIG. The oxide film 14 is formed on the upper part of the buried layer 16 of the chip region and the alignment key pattern K of the scribe region by performing an oxidation process on the entire surface of the semiconductor substrate including the chip region A and the scribe region B. .
도 3을 참조하면, 상기 결과물에 형성된 산화막(14)과 질화막(12)을 제거하고, 에피택셜 층(18)을 형성한다. 즉, 칩 영역(A) 및 스크라이브 영역(B)에 형성된 산화막(14) 및 질화막(12)을 제거한다. 그리고 상기 칩 영역(A) 및 스크라이브 영역(B)에 에피택셜 성장 공정을 수행하여 에피택셜 층(18)을 형성한다.Referring to FIG. 3, the oxide film 14 and the nitride film 12 formed in the resultant are removed, and the epitaxial layer 18 is formed. In other words, the oxide film 14 and the nitride film 12 formed in the chip region A and the scribe region B are removed. The epitaxial layer 18 is formed by performing an epitaxial growth process on the chip region A and the scribe region B. FIG.
이 때, 상기 에피택셜 공정에 의해 형성된 에피택셜 층(18)의 두께에 따라 상기 스크라이브 영역에서의 얼라인 키 패턴(K)의 변형정도가 달라진다. 즉, 상기 성장에 의해 에피택셜 층의 두께가 증가되면 스크라이브 영역의 얼라인 키 패턴의 크기는 작아지거나 사라지게 되어 후속공정의 얼라인이 어려워지는 문제점이 발생하게 된다.At this time, the degree of deformation of the alignment key pattern K in the scribe region varies depending on the thickness of the epitaxial layer 18 formed by the epitaxial process. That is, when the thickness of the epitaxial layer is increased by the growth, the size of the alignment key pattern of the scribe region is reduced or disappears, which makes it difficult to align the subsequent process.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 에피택셜 공정에 의해 형성된 에피택셜 층의 두께에 따라 상기 스크라이브 영역에서의 얼라인 키 패턴이 변형되는 것을 방지할 수 있도록 하는 반도체소자 제조공정의 에피택셜 층 형성방법에 관한 것이다.An object of the present invention for solving the above-described problems, epitaxial semiconductor manufacturing process to prevent the alignment key pattern in the scribe region is deformed according to the thickness of the epitaxial layer formed by the epitaxial process It relates to a method of forming a layer.
도 1 내지 도 3은 종래의 반도체소자 제조공정의 에피택셜층 형성방법을 순서대로 도시한 공정순서도1 to 3 are process flow charts sequentially showing an epitaxial layer forming method of a conventional semiconductor device manufacturing process.
도 3 내지 도 6은 본 발명에 따른 반도체소자 제조공정의 에피택셜층 형성방법을 순서대로 도시한 공정순서도3 to 6 are process flow charts sequentially showing the epitaxial layer forming method of the semiconductor device manufacturing process according to the present invention.
상기 목적을 달성하기 위하여 본 발명에서는, 반도체기판에 질화막이 형성되어 얼라인 키 패턴을 형성하는 스크라이브 영역과 질화막이 형성되지 않는 칩 영역으로 구분하는 단계; 상기 칩 영역에 매몰층을 형성하고, 매몰층이 형성된 칩 영역 및 스크라이브 영역에 산화막을 형성하고, 상기 스크라이브 영역의 얼라인 키 패턴에는 포토레지스트 패턴을 형성하는 단계; 상기 칩 영역 및 스크라이브 영역에 형성된 산화막과 질화막을 제거하고, 에피택셜 층을 형성하는 단계로 이루어진다.In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device, comprising: dividing a scribe region in which a nitride film is formed on a semiconductor substrate to form an alignment key pattern and a chip region in which the nitride film is not formed; Forming an investment layer in the chip region, forming an oxide film in the chip region and the scribe region where the investment layer is formed, and forming a photoresist pattern on the alignment key pattern of the scribe region; Removing the oxide film and the nitride film formed in the chip region and the scribe region, and forming an epitaxial layer.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시 예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 4 내지 도 6은 본 발명에 따른 반도체소자 제조공정의 에피택셜 층 형성방법을 순차적으로 도시한 공정순서도이다.4 to 6 are process flowcharts sequentially showing a method for forming an epitaxial layer in a semiconductor device manufacturing process according to the present invention.
도 4를 참조하면, 반도체기판(10)을 칩 영역(A)과 스크라이브 영역(B)으로 구분한다. 즉, 반도체기판(10)을 회로패턴이 형성되는 칩 영역(A)과 각각 칩 영역을 분리하는 스크라이브 영역(B)으로 구분한다. 그리고, 상기 스크라이브 영역(B)에 웨이퍼의 위치 정합용 패턴인 얼라인 키 패턴(align key pattern : K)을 정의하고, 이 얼라인 키 패턴(K)에 질화막(12)을 형성 식각한다. 이 질화막(12)은 이후에 형성될 에피택셜 층의 성장 방지막으로써 형성하는 것이다.Referring to FIG. 4, the semiconductor substrate 10 is divided into a chip region A and a scribe region B. FIG. That is, the semiconductor substrate 10 is divided into a chip region A in which a circuit pattern is formed and a scribe region B separating each chip region. An align key pattern K, which is a pattern for position alignment of the wafer, is defined in the scribe area B, and the nitride film 12 is formed and etched in the align key pattern K. FIG. The nitride film 12 is formed as a growth preventing film of an epitaxial layer to be formed later.
도 5를 참조하면, 상기 칩 영역(A)에 매몰층(16)을 형성하고, 상기 결과물에산화막(14)을 형성한다. 이어서, 스크라이브 영역(B)의 얼라인 키 패턴(K)에는 포토레지스트 패턴(20)을 형성한다. 즉, 상기 칩 영역(A)에 이온주입을 실시하여 매몰층(16)을 형성하고, 칩 영역(A)과 스크라이브 영역(B)으로 이루어진 반도체 기판(10) 전면에 산화공정을 실시함으로써 칩 영역의 매몰층 상부(16) 및 스크라이브 영역의 얼라인 키 패턴(K)에 산화막(14)을 형성한다. 이 산화막(14)은 이후에 형성될 에피택셜 층의 성장 방지막으로써 형성하는 것이다. 그리고, 스크라이브 영역(B)의 얼라인 키 패턴(K)에 포토레지스트를 형성하여 사진 식각공정을 수행하여 포토레지스트 패턴(20)을 형성함으로써, 이후에 수행되는 산화막(14)과 질화막(12) 제거공정으로부터 상기 얼라인 키 패턴(K)의 산화막(14)과 질화막(12)은 보호된다.Referring to FIG. 5, an buried layer 16 is formed in the chip region A, and an oxide film 14 is formed in the resultant product. Next, the photoresist pattern 20 is formed in the alignment key pattern K of the scribe region B. In other words, by implanting ions into the chip region (A) to form a buried layer 16, and by performing an oxidation process on the entire surface of the semiconductor substrate 10 consisting of the chip region (A) and the scribe region (B) The oxide film 14 is formed on the upper buried layer 16 of the buried layer and the alignment key pattern K of the scribe region. This oxide film 14 is formed as a growth prevention film of an epitaxial layer to be formed later. The photoresist pattern 20 is formed by forming a photoresist in the alignment key pattern K of the scribe region B to perform a photolithography process, whereby the oxide film 14 and the nitride film 12 are subsequently performed. The oxide film 14 and the nitride film 12 of the alignment key pattern K are protected from the removal process.
도 6을 참조하면, 상기 결과물에 형성된 산화막(14)과 질화막(12)을 제거하고, 에피택셜 층(18)을 형성한다. 즉, 칩 영역(A) 및 스크라이브 영역(B)에 형성된 산화막(14) 및 질화막(12)을 제거한다. 식각시 사용되는 식각가스 및 식각액은 산화막 및 질화막 각각이 다른 것을 사용하는 것이 바람직하다. 이 때, 스크라이브 영역(B)에 형성된 포토레지스트 패턴(20)에 의해 얼라인 키 패턴(K)의 산화막(14)과 질화막(12)은 그대로 남아있게 된다. 이어서, 상기 결과물에 선택적 에피택셜 성장을 수행하여 칩 영역(A)에는 에피택셜 층(18)을 형성하고, 상기 얼라인 키 패턴(K)에는 에피택셜 층(18)이 형성되지 않아 에피택셜 층의 형성으로 인해 손상되는 것을 방지할 수 있다.Referring to FIG. 6, the oxide film 14 and the nitride film 12 formed in the resultant are removed, and the epitaxial layer 18 is formed. In other words, the oxide film 14 and the nitride film 12 formed in the chip region A and the scribe region B are removed. As the etching gas and the etching liquid used in the etching, it is preferable to use different ones for the oxide film and the nitride film. At this time, the oxide film 14 and the nitride film 12 of the alignment key pattern K remain as they are by the photoresist pattern 20 formed in the scribe region B. FIG. Subsequently, an epitaxial layer 18 is formed on the resultant layer to form an epitaxial layer 18 in the chip region A, and the epitaxial layer 18 is not formed in the alignment key pattern K. Damage due to the formation of can be prevented.
이와 같이 얼라인 키 패턴의 상부에 포토레지스트 패턴을 형성함으로써 에피택셜 층의 형성으로 인해 얼라인 키 패턴이 변형되는 것을 방지할 수 있다.As such, by forming the photoresist pattern on the alignment key pattern, the alignment key pattern may be prevented from being deformed due to the formation of the epitaxial layer.
이상에서 살펴본 바와 같이 본 발명에 의하면, 상기 얼라인 키 패턴에 포토레지스트 패턴을 형성하여 얼라인 패턴의 변형을 방지함으로써 에피택셜 공정에 의해 형성된 에피택셜 층의 두께에 따라 상기 스크라이브 영역에서의 얼라인 키 패턴가 변형되는 것을 방지할 수 있는 효과가 있다.As described above, according to the present invention, by forming a photoresist pattern on the alignment key pattern to prevent deformation of the alignment pattern, alignment in the scribe area according to the thickness of the epitaxial layer formed by the epitaxial process is performed. There is an effect that can prevent the key pattern from being deformed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020046097A KR20040013248A (en) | 2002-08-05 | 2002-08-05 | Method of forming Epitaxial layer in semiconductor device manufacturing process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020046097A KR20040013248A (en) | 2002-08-05 | 2002-08-05 | Method of forming Epitaxial layer in semiconductor device manufacturing process |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040013248A true KR20040013248A (en) | 2004-02-14 |
Family
ID=37320599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020046097A KR20040013248A (en) | 2002-08-05 | 2002-08-05 | Method of forming Epitaxial layer in semiconductor device manufacturing process |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20040013248A (en) |
-
2002
- 2002-08-05 KR KR1020020046097A patent/KR20040013248A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5893744A (en) | Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation | |
EP0212219B1 (en) | Visibility enhancement of first order alignment marks | |
US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
US10957653B2 (en) | Methods for manufacturing semiconductor arrangements using photoresist masks | |
TWI438586B (en) | Alignment mark, semiconductor device and method for manufacturing the same | |
US6673635B1 (en) | Method for alignment mark formation for a shallow trench isolation process | |
TWI253101B (en) | Method for manufacturing semiconductor device | |
US7611961B2 (en) | Method for fabricating semiconductor wafer with enhanced alignment performance | |
JPS61501483A (en) | Method of forming and positioning the buried layer | |
KR100579687B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2007273588A (en) | Method of manufacturing semiconductor device | |
KR20070069841A (en) | Alignment key and the forming method for semiconductor device | |
US9899334B1 (en) | Methods and apparatus for alignment marks | |
US6110801A (en) | Method of fabricating trench isolation for IC manufacture | |
KR20040013248A (en) | Method of forming Epitaxial layer in semiconductor device manufacturing process | |
KR20040059404A (en) | Method for aligning key in semiconductor device | |
US5866447A (en) | Modified zero layer align method of twin well MOS fabrication | |
US6589875B1 (en) | Method of selectively processing wafer edge regions to increase wafer uniformity, and system for accomplishing same | |
US6960411B2 (en) | Mask with extended mask clear-out window and method of dummy exposure using the same | |
US7268066B2 (en) | Method for semiconductor gate line dimension reduction | |
US20030073041A1 (en) | Partial photoresist etching | |
US6818567B2 (en) | Method for selectively oxidizing a silicon wafer | |
US5776816A (en) | Nitride double etching for twin well align | |
KR101031520B1 (en) | Method for manufacturing transistor in semiconductor device | |
KR20040089393A (en) | Method for forming overlay vernier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |