KR20040006323A - Method for manufacturing reticle - Google Patents

Method for manufacturing reticle Download PDF

Info

Publication number
KR20040006323A
KR20040006323A KR1020020040348A KR20020040348A KR20040006323A KR 20040006323 A KR20040006323 A KR 20040006323A KR 1020020040348 A KR1020020040348 A KR 1020020040348A KR 20020040348 A KR20020040348 A KR 20020040348A KR 20040006323 A KR20040006323 A KR 20040006323A
Authority
KR
South Korea
Prior art keywords
pattern
reticle
wavelength
mask
substrate
Prior art date
Application number
KR1020020040348A
Other languages
Korean (ko)
Inventor
김종훈
엄재두
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020040348A priority Critical patent/KR20040006323A/en
Publication of KR20040006323A publication Critical patent/KR20040006323A/en

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2051Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof

Abstract

PURPOSE: A method for manufacturing a reticle is provided to be capable of achieving semiconductor chips of small size while using a plurality of dummy patterns. CONSTITUTION: The first mask pattern is formed on a reticle substrate(10) to cover cell and dummy patterns. After aligning the reticle substrate(10) using a stepper, the resultant structure is firstly exposed by using the first mask pattern. After removing the first mask pattern, the second mask pattern(14) is formed to expose the dummy patterns and to cover the cell patterns. The substrate is secondly exposed by using the second mask pattern(14).

Description

레티클 제작 방법{method for manufacturing reticle}Method for manufacturing reticle

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 반도체 제조 공정 중 리쏘그라피(lithography) 분야에서 사용되는 레티클(reticle) 제작 시에, 레티클 오류를 감소시키어 공정 마진 및 공정안정화를 확보할 수 있는 레티클 제작 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. More specifically, when manufacturing a reticle used in the lithography field of a semiconductor manufacturing process, it is possible to reduce a reticle error to secure process margin and process stability. It relates to a reticle manufacturing method that can be.

반도체 소자가 고집적화되고 디자인 룰이 점점 축소함에 따라, 0.14㎛ 이하의 고해상도의 패턴을 구현하기 위한 포토 공정에서, 원래 설계되어 있는 패턴 형상대로 형성되지 못하거나 또는 레티클 제작 상에 오류가 발생되었다.As semiconductor devices have been highly integrated and design rules have been gradually reduced, in the photo process for realizing a pattern of high resolution of 0.14 μm or less, they may not be formed in a pattern shape originally designed or an error occurs in reticle fabrication.

따라서, 이러한 문제점을 해결하기 위해, 더미 패턴을 사용하는데, 상기 더미 패턴은 사용되지 않는 패턴으로서, 오직 실제 패턴 형성 시에 나타날 수 있는 가장 끝단에 존재하여 실제 패턴을 보호하기 위한 것이다. 이러한 더미 패턴 수가 많아질수록 실제 패턴을 형성할 때 양호한 결과가 나타나기는 하지만, 고집적 고효율 생산을 위해 반도체 칩 크기를 줄여야 하기 때문에 충분한 수의 더미패턴을 사용할 수 없는 문제점을 가지고 있다.Therefore, in order to solve this problem, a dummy pattern is used, and the dummy pattern is an unused pattern, and only exists at the end of the pattern that can appear when forming the actual pattern to protect the actual pattern. As the number of the dummy patterns increases, good results are obtained when the actual patterns are formed, but there is a problem that a sufficient number of dummy patterns cannot be used because the size of the semiconductor chip must be reduced in order to produce highly integrated high efficiency.

레티클 제작 시에 발생되는 문제점은 두께운 레티클기판에서 패턴 형성 시에 형성되는 전자빔 노광 시에 셀패턴 끝단에서 굴절과 반사 현상이 일어나서 웨이퍼 상에서의 경우처럼 레티클 상에서도 패턴 균일도 저하 및 형성 오류 등의 레티클 제작 오류 문제가 발생하고 있다. 따라서, 웨이퍼 상에서 구현되는 실제 패턴 형성에 있어 더욱 큰 문제를 야기시킨다.Problems that occur during reticle fabrication include refraction and reflection of pattern uniformity and formation errors on the reticle as in the case of wafers due to refraction and reflection at the end of the cell pattern during electron beam exposure formed during pattern formation on a thick reticle substrate. An error problem is occurring. Thus, it causes more problems in the actual pattern formation implemented on the wafer.

이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 충분한 수의 더미 패턴을 사용하면서 충분히 작은 크기의 반도체 칩에서도 적용가능한 레티클 제작 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a reticle manufacturing method applicable to a semiconductor chip of a sufficiently small size while using a sufficient number of dummy patterns.

도 1a 내지 도 1c는 본 발명에 따른 레티클 제작 방법을 설명하기 위한 평면도.1A to 1C are plan views illustrating a reticle manufacturing method according to the present invention.

도 2는 본 발명에 따른 제 1마스크 패턴의 평면도.2 is a plan view of a first mask pattern according to the present invention.

도 3는 본 발명에 따른 제 2마스크 패턴의 평면도.3 is a plan view of a second mask pattern according to the present invention;

도 4는 본 발명에 따른 레티클 제작 방법을 적용한 것으로서, 최종으로 실제 동작셀을 형성한 것을 보인 SEM사진.4 is a SEM photograph showing that the reticle manufacturing method according to the present invention is applied, and finally the actual operating cell is formed.

* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

10. 레티클 기판 12. 제 1마스크 패턴10. Reticle substrate 12. First mask pattern

14. 제 2마스크 패턴 a. 셀 패턴14. Second Mask Pattern a. Cell pattern

b. 더미 패턴b. Dummy pattern

상기 목적을 달성하기 위한 본 발명에 따른 레티클 제작 방법은, 레티클 기판 상에 셀 패턴 및 더미 패턴을 덮는 제 1마스크를 형성하는 단계와, 기판을 스텝퍼에 의해 정렬하고 나서, 제 1마스크를 이용하여 1차 노광하는 단계와, 제 1마스크를 제거하는 단계와, 1차 노광 공정이 완료된 기판 상에 셀 패턴을 덮고 더미 패턴을 노출시키는 제 2마스크를 형성하는 단계와, 제 2마스크를 이용하여 기판을 2차 노광하는 단계와, 제 2마스크를 제거하는 단계를 포함한 것을 특징으로 한다.Reticle manufacturing method according to the present invention for achieving the above object comprises the steps of forming a first mask covering a cell pattern and a dummy pattern on the reticle substrate, and aligning the substrate by a stepper, using a first mask Performing a first exposure, removing the first mask, forming a second mask covering the cell pattern and exposing the dummy pattern on the substrate on which the first exposure process is completed, and using the second mask And performing a second exposure and removing the second mask.

상기 1차 및 2차 노광 공정에서, 광원으로는 365nm 파장의 I선, 248nm 파장의 KrF, 193nm 파장의 ArF 및 157nm 파장의 EUV 중 어느 하나를 사용하는 것이 바람직하다.In the first and second exposure processes, it is preferable to use any one of I-rays of 365 nm wavelength, KrF of 248 nm wavelength, ArF of 193 nm wavelength, and EUV of 157 nm wavelength as the light source.

또한, 상기 제 1및 제 2마스크 형성 단계에서, 감광제로는 365nm 파장의 I선, 248nm 파장의 KrF, 193nm 파장의 ArF 및 157nm 파장의 EUV 중 어느 하나의 광원을 사용하는 것이 바람직하다.Further, in the first and second mask forming step, it is preferable to use a light source of any one of the I line of 365nm wavelength, KrF of 248nm wavelength, ArF of 193nm wavelength and EUV of 157nm wavelength.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1c는 본 발명에 따른 레티클 제작 방법을 설명하기 위한 평면도로서, 도 1a는 레티클 기판 위에 제 1마스크 패턴이 형성된 것을 보인 도면이고, 도 1b는 레티클 기판 위에 제 2마스크 패턴이 형성된 것을 보인 도면이고, 도 1c는 이중 노광을 실시하여 실제 동작 셀을 형성한 것을 보인 도면이다.1A to 1C are plan views illustrating a reticle manufacturing method according to the present invention. FIG. 1A is a view illustrating a first mask pattern formed on a reticle substrate, and FIG. 1B illustrates a second mask pattern formed on a reticle substrate. 1C is a view showing that an actual operation cell is formed by performing double exposure.

또한, 도 2는 본 발명에 따른 제 1마스크 패턴의 평면도이고, 도 3는 본 발명에 따른 제 2마스크 패턴의 평면도이다.2 is a plan view of a first mask pattern according to the present invention, and FIG. 3 is a plan view of a second mask pattern according to the present invention.

도 4는 본 발명에 따른 레티클 제작 방법을 적용한 것으로, 최종으로 실제 동작셀을 형성한 것을 보인 SEM사진이다.4 is a SEM photograph showing that the reticle manufacturing method according to the present invention is applied, and finally, an actual operation cell is formed.

본 발명에 따른 레티클 제작 방법은, 먼저, 레티클기판 상에, 도 2에 도시된 바와 같이, 셀 패턴(a) 및 셀 패턴(a) 주변 부분의 더미 패턴(b)을 포함한 제 1마스크 패턴(12)을 형성한다. 이때, 상기 제 1마스크 패턴(12) 형성은, 감광제로는 365nm 파장의 I선, 248nm 파장의 KrF, 193nm 파장의 ArF 및 157nm 파장의 EUV 중 어느 하나의 광원을 사용한다.Reticle manufacturing method according to the present invention, first, on the reticle substrate, as shown in Figure 2, the first mask pattern including the cell pattern (a) and the dummy pattern (b) of the peripheral portion of the cell pattern (a) ( 12) form. In this case, the first mask pattern 12 is formed using a light source of any one of 365 nm wavelength I line, 248 nm KrF, 193 nm ArF, and 157 nm wavelength EUV.

이어, 상기 레티클 기판(10)을 노광 장비인 스테퍼(미도시)에 정렬시킨 다음, 상기 제 1마스크 패턴(12)을 마스크로 하고 상기 레티클 기판(10)에 1차 노광 공정을 실시함으로서, 상기 레티클기판(10) 상에 상기 셀 패턴(a) 및 더미 패턴(b)을 전사시킨다. 이때, 상기 1차 노광 공정에서, 광원으로는 365nm 파장의 I선, 248nm 파장의 KrF, 193nm 파장의 ArF 및 157nm 파장의 EUV 중 어느 하나를 사용한다. 한편, 도 1a는 레티클 기판(10) 위에 제 1마스크 패턴(12)이 형성된 것을 보인 도면이다.Subsequently, the reticle substrate 10 is aligned with a stepper (not shown) which is an exposure apparatus, and then the first reticle substrate 10 is subjected to a primary exposure process by using the first mask pattern 12 as a mask. The cell pattern a and the dummy pattern b are transferred onto the reticle substrate 10. In this case, in the first exposure process, any one of I-rays of 365 nm wavelength, KrF of 248 nm wavelength, ArF of 193 nm wavelength, and EUV of 157 nm wavelength are used as the light source. FIG. 1A is a diagram illustrating that a first mask pattern 12 is formed on the reticle substrate 10.

그런 다음, 상기 제 1마스크 패턴을 제거하고 나서, 상기 1차 노광 공정이 완료된 레티클 기판 전면에 도 3에 도시된 바와 같이, 더미 패턴은 덮고 셀 패턴을 노출시키는 제 2마스크 패턴(14)을 형성한다. 이때, 상기 제 2마스크 패턴(14) 형성은, 감광제로는 365nm 파장의 I선, 248nm 파장의 KrF, 193nm 파장의 ArF 및 157nm 파장의 EUV 중 어느 하나의 광원을 사용한다.Then, after removing the first mask pattern, a second mask pattern 14 is formed on the entire surface of the reticle substrate on which the first exposure process is completed, covering the dummy pattern and exposing the cell pattern. do. At this time, the second mask pattern 14 is formed using a light source of any one of a 365 nm wavelength I line, a 248 nm KrF, an 193 nm ArF, and a 157 nm wavelength EUV.

한편, 도 1b는 레티클 기판(10) 위에 제 2마스크 패턴(14)이 형성된 것을 보인 도면이다.1B is a view showing that the second mask pattern 14 is formed on the reticle substrate 10.

이 후, 스테퍼에서 제거하지 않은 상태에서 상기 제 2마스크 패턴(14)을 마스크로 하고 상기 레티클 기판에 2차 노광 공정을 진행함으로서, 도 1c에 도시된 바와 같이, 상기 1차 노광 공정에서 기형성된 더미 패턴을 노광하여 불필요한 더미 패턴을 제거하고 실제 동작 셀을 크롬지역으로 보호해 준다. 이때, 상기 2차 노광 공정에서, 광원으로는 365nm 파장의 I선, 248nm 파장의 KrF, 193nm 파장의 ArF 및 157nm 파장의 EUV 중 어느 하나를 사용한다.Thereafter, by performing the second exposure process on the reticle substrate with the second mask pattern 14 as a mask without being removed from the stepper, as shown in FIG. By exposing the dummy pattern, unnecessary dummy pattern is removed and the actual working cell is protected by the chrome area. At this time, in the secondary exposure process, any one of I-rays of 365 nm wavelength, KrF of 248 nm wavelength, ArF of 193 nm wavelength and EUV of 157 nm wavelength is used as the light source.

따라서, 본 발명에서는 이러한 이중 노광 공정을 통해 제 1마스크 패턴(12)의 더미 패턴(b)들은 제 2마스크 패턴(14)에 의해 노광됨으로서, 도 4에 도시된 바와 같이, 실제 동작하는 정확하고 올바른 실제 셀 패턴을 형성하게 된다.Therefore, according to the present invention, the dummy patterns b of the first mask pattern 12 are exposed by the second mask pattern 14 through the double exposure process, and thus, as shown in FIG. It will form the correct actual cell pattern.

결과적으로, 본 발명은 더미 패턴을 이용하여 셀 블럭 끝단에서 나타날 수 있는 비정상적인 패턴 형성을 제어하고, 최대한 줄일 수 있을 만큼의 반도체 칩 크기를 줄일 수 있다.As a result, the present invention can control the abnormal pattern formation that may appear at the end of the cell block using the dummy pattern, and can reduce the size of the semiconductor chip as much as possible.

본 발명에 따르면, 레티클 제작 시에 셀 패턴을 오픈시킨 마스크를 이용함으로써, 충분히 많은 수의 더미 패턴을 사용하면서 충분히 작은 크기의 반도체 칩에도 적용 가능하다.According to the present invention, by using a mask in which a cell pattern is opened at the time of reticle production, it is applicable to a semiconductor chip of sufficiently small size while using a sufficiently large number of dummy patterns.

본 발명에서는 더미 패턴이 실제로 동작하는 셀 패턴의 형성을 보호해주고 정상적인 패턴 형성 이후에는 제거됨에 따라, 실제 동작 셀이 정상적인 형태의 패턴을 형성하게 된다.In the present invention, as the dummy pattern protects the formation of the actual cell pattern and is removed after the normal pattern is formed, the actual operating cell forms the pattern of the normal form.

이상에서와 같이, 본 발명은 많은 수의 더미 패턴을 사용할 수 있고, 또한 더미 패턴을 사용하고도 충분히 작은 크기의 반도체 칩을 확보할 수 있다.As described above, the present invention can use a large number of dummy patterns, and can secure a semiconductor chip of a sufficiently small size even when a dummy pattern is used.

또한, 본 발명에서는 더미 패턴이 실제로 동작하는 셀 패턴의 형성을 보호해주고 정상적인 패턴 형성 이후에는 제거됨에 따라, 실제 동작 셀이 정상적인 형태의 패턴을 형성할 수 있다.In addition, in the present invention, as the dummy pattern protects the formation of the cell pattern that actually operates and is removed after the normal pattern is formed, the actual operation cell may form a pattern of a normal form.

한편, 본 발명은 패턴 불량에 따른 웨이퍼 내에서 불균일한 CD값을 조정하여 균일성을 증가시킬 수 있으므로 포토 공정에서 공정 능력을 향상시키어 재현성의 증가로 인해 재작업 횟수를 현저히 감소시키고 공정 수율을 높일 수 있다.On the other hand, the present invention can increase the uniformity by adjusting the non-uniform CD value in the wafer due to the pattern failure, thereby improving the process capability in the photo process, significantly reducing the number of rework due to the increase in reproducibility and increase the process yield Can be.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (3)

레티클 기판 상에 셀 패턴 및 더미 패턴을 덮는 제 1마스크를 형성하는 단계와,Forming a first mask covering the cell pattern and the dummy pattern on the reticle substrate; 상기 기판을 스텝퍼에 의해 정렬하고 나서, 상기 제 1마스크를 이용하여 1차 노광하는 단계와,Aligning the substrate by a stepper, and then performing first exposure using the first mask; 상기 제 1마스크를 제거하는 단계와,Removing the first mask; 상기 1차 노광 공정이 완료된 기판 상에 셀 패턴을 덮고 상기 더미 패턴을 노출시키는 제 2마스크를 형성하는 단계와,Forming a second mask covering a cell pattern and exposing the dummy pattern on the substrate on which the first exposure process is completed; 상기 제 2마스크를 이용하여 상기 기판을 2차 노광하는 단계와,Secondly exposing the substrate using the second mask; 상기 제 2마스크를 제거하는 단계를 포함한 것을 특징으로 하는 레티클 제작 방법.Reticle manufacturing method comprising the step of removing the second mask. 제 1항에 있어서, 상기 1차 및 2차 노광 공정에서, 광원으로는 365nm 파장의 I선, 248nm 파장의 KrF, 193nm 파장의 ArF 및 157nm 파장의 EUV 중 어느 하나를 사용하는 것을 특징으로 하는 레티클 제작 방법.The reticle according to claim 1, wherein in the first and second exposure processes, a light source uses any one of 365 nm wavelength I line, 248 nm KrF, 193 nm ArF, and 157 nm wavelength EUV. How to make. 제 1항에 있어서, 상기 제 1및 제 2마스크 형성 단계에서, 감광제로는 365nm 파장의 I선, 248nm 파장의 KrF, 193nm 파장의 ArF 및 157nm 파장의 EUV 중 어느 하나의 광원을 사용하는 것을 특징으로 하는 레티클 제작 방법.The method of claim 1, wherein in the forming of the first and second masks, the photosensitive agent uses a light source of any one of I-line of 365 nm wavelength, KrF of 248 nm wavelength, ArF of 193 nm wavelength, and EUV of 157 nm wavelength. Reticle production method.
KR1020020040348A 2002-07-11 2002-07-11 Method for manufacturing reticle KR20040006323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040348A KR20040006323A (en) 2002-07-11 2002-07-11 Method for manufacturing reticle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040348A KR20040006323A (en) 2002-07-11 2002-07-11 Method for manufacturing reticle

Publications (1)

Publication Number Publication Date
KR20040006323A true KR20040006323A (en) 2004-01-24

Family

ID=37316232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040348A KR20040006323A (en) 2002-07-11 2002-07-11 Method for manufacturing reticle

Country Status (1)

Country Link
KR (1) KR20040006323A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598497B1 (en) * 2003-12-31 2006-07-10 동부일렉트로닉스 주식회사 Method of forming dual lithography pattern
DE102007043097B4 (en) * 2007-05-02 2012-09-13 Dongbu Hitek Co., Ltd. Layout procedure for a mask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598497B1 (en) * 2003-12-31 2006-07-10 동부일렉트로닉스 주식회사 Method of forming dual lithography pattern
DE102007043097B4 (en) * 2007-05-02 2012-09-13 Dongbu Hitek Co., Ltd. Layout procedure for a mask

Similar Documents

Publication Publication Date Title
US8541147B2 (en) System and method of selective optical pattern enhancement for semiconductor manufacturing
US5827625A (en) Methods of designing a reticle and forming a semiconductor device therewith
US20040248016A1 (en) Method of designing a reticle and forming a semiconductor device therewith
US7859645B2 (en) Masks and methods of manufacture thereof
US6656646B2 (en) Fabrication method of semiconductor integrated circuit device
US20110191728A1 (en) Integrated circuit having line end created through use of mask that controls line end shortening and corner rounding arising from proximity effects
JP2002323746A (en) Phase shift mask and hole pattern forming method using the same
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
KR100801745B1 (en) Photomask and the method for fabricating the same
US20070015088A1 (en) Method for lithographically printing tightly nested and isolated hole features using double exposure
KR20040006323A (en) Method for manufacturing reticle
KR20030056499A (en) Mask for Forming Minute Pattern
JP2003075985A (en) Mask for manufacturing of semiconductor device, and its manufacturing method and exposing method
US7581203B2 (en) Method and apparatus for manufacturing multiple circuit patterns using a multiple project mask
US6924069B2 (en) Method for repairing attenuated phase shift masks
JPH0448715A (en) Manufacture of semiconductor device
US20040171275A1 (en) Semiconductor device and a fabrication method thereof
US20030180629A1 (en) Masks and method for contact hole exposure
KR100278917B1 (en) Method for manufacturing contact mask of semiconductor device
KR100728947B1 (en) Method for exposing using reticle for semiconductor device
KR100780761B1 (en) Controlling Method of Adjusting a Position Using Mask Process
US20030117605A1 (en) Apparatus and method for contact hole exposure
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
TW417042B (en) Method of making attenuated phase shift mask
JPH04101146A (en) Photomask and resist pattern forming method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination