KR20040005927A - 데이터 처리장치에서의 소스 레지스터 록킹 - Google Patents
데이터 처리장치에서의 소스 레지스터 록킹 Download PDFInfo
- Publication number
- KR20040005927A KR20040005927A KR10-2003-7013759A KR20037013759A KR20040005927A KR 20040005927 A KR20040005927 A KR 20040005927A KR 20037013759 A KR20037013759 A KR 20037013759A KR 20040005927 A KR20040005927 A KR 20040005927A
- Authority
- KR
- South Korea
- Prior art keywords
- instruction
- register
- pipeline
- source
- processing unit
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 32
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 4
- 238000007792 addition Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Abstract
Description
Claims (16)
- 명령어로 구성된 시퀀스를 실행하는 파이프라인을 구비한 처리부와,상기 시퀀스의 명령어를 실행할 때 상기 처리부가 요구하는 소스 데이터를 저장하는 일련의 소스 레지스터와,가변구성 표준에 의존한 소스 레지스터를 록킹하되, 상기 가변구성 표준은 후속하는 명령어에 의한 소정 형태의 액세스를 막기 위해 파이프라인에서의 명령어의 실행을 완료하는데 필요로 하는 소스 레지스터를 확실히 록킹하도록 선택되고, 상기 후속하는 명령어는 상기 명령어가 필요로 할 때에 그 명령어에 관련된 소스 레지스터를 액세스할 수 있는 경우만 그 파이프라인에 들어갈 수 있는 록킹장치를 구비하고,상기 처리부는 제 1 및 제 2 연산모드를 갖고,상기 제 1 연산모드에서, 상기 처리부는 명령어를 실행하는 동안 1개 이상의 예외 조건을 판정시에 상기 파이프라인된 실행부에 부수적인 프로세스를 야기시켜 그 명령어의 실행이 완료 가능해지도록 구성되고,상기 제 2 연산모드에서, 상기 처리부는 상기 1개 이상의 예외 조건이 존재한다고 판정되어도 상기 파이프라인 내의 명령어의 실행을 완료하도록 구성되며,상기 록킹장치는 상기 처리부의 연산모드에 의존한 가변구성 표준을 변경하여, 상기 제 2 연산모드에서 록킹되는 소스 레지스터의 수를 감소시킬 수 있도록 구성된 것을 특징으로 하는 데이터 처리장치.
- 제 1 항에 있어서,상기 시퀀스의 명령어의 실행으로부터 생기는 목적지 데이터를 저장하는 일련의 목적지 레지스터를 더 구비하고, 상기 록킹장치가 소정 표준에 의존한 목적지 레지스터를 로크하도록 구성된 것을 특징으로 하는 데이터 처리장치.
- 제 2 항에 있어서,목적지 레지스터의 록킹을 판정하는데 사용된 소정 표준은, 상기 제 1 및 제 2 연산모드에서와 같은 것을 특징으로 하는 데이터 처리장치.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 록킹장치는,상기 로크된 레지스터의 레코드와,상기 로크된 레지스터의 레코드를 참조하여 후속하는 명령어가 파이프라인에 들어갈 수 있는지의 여부를 판정하는 체크 로직과,상기 후속하는 명령어에 대해 상기 명령어를 갖는 임의의 소스 레지스터가 상기 레코드에 로크되는지의 여부를 판정하고 상기 가변구성 표준에 응답하는 판정 로직을 구비한 것을 특징으로 하는 데이터 처리장치.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 가변구성 표준은, 제 1 연산모드에서, 상기 파이프라인에 의해 명령어를 실행할 경우, 파이프라인에서의 명령어에 의해 소스 레지스터가 판독되기 전에 소스 레지스터들을 오버라이트하는 동안이나 또는 상기 파이프라인에 부수적인 프로세스에 의해 소스 레지스터를 필요로 하는 동안에, 그 명령어가 필요로 하는 소스 레지스터를 상기 록킹장치가 로크하도록 구성되는 반면에, 상기 가변구성 표준은, 제 2 연산모드에서, 파이프라인에서의 명령어에 의해 소스 레지스터가 판독되기 전에 소스 레지스터들을 오버라이트하는 동안만 그 명령어가 필요로 하는 소스 레지스터를 상기 록킹장치가 로크하도록 구성된 것을 특징으로 하는 데이터 처리장치.
- 제 5 항에 있어서,제 2 연산모드에서, 상기 가변구성 표준은, 상기 록킹장치가 스칼라 명령어용 또는 소정 값 이하의 반복의 수를 갖는 벡터 명령어용 임의의 소스 레지스터를 로크하지 않도록 구성된 것을 특징으로 하는 데이터 처리장치.
- 제 6 항에 있어서,상기 소정 값은, 1 사이클 처리율을 갖는 단일 정밀도 벡터 명령어 또는 배정밀도 벡터 명령어에 대해서는 4이고, 상기 소정 값은 2 사이클 처리율을 갖는 배정밀도 벡터 명령어에 대해서는 2인 것을 특징으로 하는 데이터 처리장치.
- 제 7 항에 있어서,상기 가변구성 표준은, 제 2 연산모드에서, 상기 록킹장치가 임의의 배정밀도 벡터 명령어를 2 사이클 처리율을 갖는 것으로서 처리하도록 한 것을 특징으로 하는 데이터 처리장치.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 파이프라인에 부수적인 프로세스는, 지원 코드 또는 사용자 인에이블형 예외 제어 루틴인 것을 특징으로 하는 데이터 처리장치.
- 선행하는 청구항 중 어느 한 항에 있어서,상기 제 1 연산모드는 IEEE 754 연산 호환모드이고, 제 2 연산모드는 소프트웨어 루틴이 상기 1개 이상의 예외 조건을 제어할 필요가 없는 IEEE 754 비호환모드인 것을 특징으로 하는 데이터 처리장치.
- 청구항 2에 종속하는 선행하는 청구항 중 어느 한 항에 있어서,상기 록킹장치는, 상기 로크된 목적지 레지스터를 기록하는 제 1 레코드와 상기 로크된 소스 레지스터를 기록하는 제 2 레코드를 구비한 것을 특징으로 하는 데이터 처리장치.
- 제 11 항에 있어서,상기 제 2 모드에서, 상기 후속하는 명령어가 제 1 레코드에서 로크된 것처럼 나타낸 목적지 레지스터에 임의의 형태로 액세스할 필요가 있으면, 그 후속하는 명령어는, 상기 제 1 레코드로부터 로크가 해제될 때까지 파이프라인에 들어가는 것이 일시 중지되는 반면에, 그 후속하는 명령어가 제 2 레코드에 로크된 한 개 이상의 소스 레지스터에 관한 판독 액세스를 할 필요만 있으면, 그 후속하는 명령어는 관련 로크가 제 2 레코드로부터 해제되기를 기다릴 필요없이 파이프라인에 들어가는 것이 허용되는 것을 특징으로 하는 데이터 처리장치.
- 선행하는 청구항 중 어느 한 항에 있어서,제 2 연산모드에서, 상기 처리부는, 플러쉬-투-제로 모드를 사용하여, 비정상 범위에 있는 임의의 소스 데이터 또는 결과 데이터를 포지티브 제로로 대체하는 것을 특징으로 하는 데이터 처리장치.
- 선행하는 청구항 중 어느 한 항에 있어서,제 2 연산모드에서, 상기 처리부는, 디폴트 NaN(수가 아님) 모드를 사용하여, 임의의 소스 데이터가 NaN인 경우 디폴트 NaN을 결과 데이터로서 생성하도록 구성된 것을 특징으로 하는 데이터 처리장치.
- 선행하는 청구항 중 어느 한 항에 있어서,제 2 연산모드에서, 상기 처리부는, 처리부의 하드웨어 내에서, 임의의 오버플로우 예외, 부정확한 예외, 나눗셈에서 0으로 나누지 못하는 예외 또는 무효 예외 조건을 처리하도록 구성된 것을 특징으로 하는 데이터 처리장치.
- 명령어로 이루어진 시퀀스를 실행하는 파이프라인을 포함한 처리부와, 상기 시퀀스에서의 명령어를 실행할 경우 상기 처리부가 요구하는 소스 데이터를 저장하는 소스 레지스터로 이루어진 세트를 갖고,(i) 록킹장치를 사용하여, 후속하는 명령어가 요구하는 것처럼 그 명령어에관련된 소스 레지스터가 액세스될 수 있는 경우 파이프라인에 들어갈 수만 있는 후속하는 명령어에 의해 소정 형태의 액세스를 막기 위해 상기 파이프라인에 있는 명령어의 실행을 완료하는데 필요한 소스 레지스터를 확실히 로크하도록 선택되는 가변구성 표준에 따라 소스 레지스터를 로크하는 단계와,(ii) 상기 처리부에 대해 제 1 연산모드 또는 제 2 연산모드를 선택하고, 상기 제 1 연산모드에서는 명령어의 실행시에 한 개 이상의 예외 조건의 판정시에, 파이프라인된 처리부를, 파이프라인된 실행부에 부수적인 프로세스를 야기시켜 그 명령어의 실행이 완료될 수 있도록 구성하고, 상기 제 2 연산모드에서는 상기 한 개 이상의 예외 조건의 존재가 판정되어도 상기 파이프라인 내의 명령어의 실행이 완료되도록 상기 파이프라인된 처리부를 구성하는 단계와,(iii) 상기 록킹장치가 상기 처리부의 연산모드에 따라 가변구성 표준을 변경되게 하여, 제 2 연산모드에서 로크되어 있는 소스 레지스터의 수를 감소시키는 단계를 포함한 것을 특징으로 하는 데이터 처리장치의 연산방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/860,777 US6842849B2 (en) | 2001-05-21 | 2001-05-21 | Locking source registers in a data processing apparatus |
US09/860,777 | 2001-05-21 | ||
PCT/GB2002/000593 WO2002095575A1 (en) | 2001-05-21 | 2002-02-11 | Locking source registers in a data processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040005927A true KR20040005927A (ko) | 2004-01-16 |
KR100864890B1 KR100864890B1 (ko) | 2008-10-22 |
Family
ID=25333994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037013759A KR100864890B1 (ko) | 2001-05-21 | 2002-02-11 | 데이터 처리장치에서의 소스 레지스터 록킹 |
Country Status (12)
Country | Link |
---|---|
US (1) | US6842849B2 (ko) |
EP (1) | EP1389312B1 (ko) |
JP (1) | JP3793155B2 (ko) |
KR (1) | KR100864890B1 (ko) |
CN (1) | CN1260647C (ko) |
DE (1) | DE60222765D1 (ko) |
GB (1) | GB2375855B (ko) |
IL (2) | IL155298A0 (ko) |
MY (1) | MY126211A (ko) |
RU (1) | RU2282235C2 (ko) |
TW (1) | TWI220960B (ko) |
WO (1) | WO2002095575A1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101015202B1 (ko) * | 2008-09-25 | 2011-02-18 | 퍼멘텍 주식회사 | 미생물배양기용 온도조절장치 |
KR20200076915A (ko) * | 2018-12-20 | 2020-06-30 | 한양대학교 에리카산학협력단 | 안드로이드 앱 보호를 위한 안티 에뮬레이션 방법 및 장치 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080184017A1 (en) * | 1999-04-09 | 2008-07-31 | Dave Stuttard | Parallel data processing apparatus |
WO2003103945A1 (en) * | 2002-06-07 | 2003-12-18 | Interface, Inc. | Asymmetrical carpet tile design, manufacture and installation |
US7430652B2 (en) * | 2003-03-28 | 2008-09-30 | Tarari, Inc. | Devices for performing multiple independent hardware acceleration operations and methods for performing same |
JP2005309229A (ja) * | 2004-04-23 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
DE102005037216A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Steuerung eines Rechnersystems |
US20080208863A1 (en) * | 2007-02-28 | 2008-08-28 | Microsoft Corporation | Compound Item Locking Technologies |
US8117578B2 (en) * | 2007-12-28 | 2012-02-14 | Nec Corporation | Static hazard detection device, static hazard detection method, and recording medium |
US8255674B2 (en) * | 2009-01-28 | 2012-08-28 | International Business Machines Corporation | Implied storage operation decode using redundant target address detection |
US9529596B2 (en) * | 2011-07-01 | 2016-12-27 | Intel Corporation | Method and apparatus for scheduling instructions in a multi-strand out of order processor with instruction synchronization bits and scoreboard bits |
US9086873B2 (en) | 2013-03-15 | 2015-07-21 | Intel Corporation | Methods and apparatus to compile instructions for a vector of instruction pointers processor architecture |
US11132203B2 (en) * | 2014-08-14 | 2021-09-28 | Texas Instruments Incorporated | System and method for synchronizing instruction execution between a central processor and a coprocessor |
CN108509791B (zh) * | 2018-02-09 | 2021-06-04 | 清华大学 | 检测处理器的方法、检测装置以及检测系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5787465A (en) * | 1994-07-01 | 1998-07-28 | Digital Equipment Corporation | Destination indexed miss status holding registers |
US5749095A (en) * | 1996-07-01 | 1998-05-05 | Sun Microsystems, Inc. | Multiprocessing system configured to perform efficient write operations |
US6216222B1 (en) | 1998-05-14 | 2001-04-10 | Arm Limited | Handling exceptions in a pipelined data processing apparatus |
US6304963B1 (en) * | 1998-05-14 | 2001-10-16 | Arm Limited | Handling exceptions occuring during processing of vector instructions |
US6317821B1 (en) | 1998-05-18 | 2001-11-13 | Lucent Technologies Inc. | Virtual single-cycle execution in pipelined processors |
DE69901556T2 (de) | 1998-05-27 | 2002-11-21 | Advanced Risc Mach Ltd | Rückführender registerspeicher |
US6282634B1 (en) * | 1998-05-27 | 2001-08-28 | Arm Limited | Apparatus and method for processing data having a mixed vector/scalar register file |
US6282633B1 (en) * | 1998-11-13 | 2001-08-28 | Tensilica, Inc. | High data density RISC processor |
US6675292B2 (en) * | 1999-08-13 | 2004-01-06 | Sun Microsystems, Inc. | Exception handling for SIMD floating point-instructions using a floating point status register to report exceptions |
JP4160705B2 (ja) | 1999-10-15 | 2008-10-08 | 富士通株式会社 | プロセッサ及びプロセッサシステム |
-
2001
- 2001-05-21 US US09/860,777 patent/US6842849B2/en not_active Expired - Lifetime
-
2002
- 2002-02-05 GB GB0202642A patent/GB2375855B/en not_active Expired - Lifetime
- 2002-02-11 KR KR1020037013759A patent/KR100864890B1/ko active IP Right Grant
- 2002-02-11 IL IL15529802A patent/IL155298A0/xx active IP Right Grant
- 2002-02-11 CN CNB02810403XA patent/CN1260647C/zh not_active Expired - Lifetime
- 2002-02-11 DE DE60222765T patent/DE60222765D1/de not_active Expired - Lifetime
- 2002-02-11 WO PCT/GB2002/000593 patent/WO2002095575A1/en active IP Right Grant
- 2002-02-11 EP EP02711060A patent/EP1389312B1/en not_active Expired - Lifetime
- 2002-02-11 RU RU2003112627/09A patent/RU2282235C2/ru not_active IP Right Cessation
- 2002-02-11 JP JP2002591974A patent/JP3793155B2/ja not_active Expired - Lifetime
- 2002-03-05 MY MYPI20020766A patent/MY126211A/en unknown
- 2002-04-02 TW TW091106667A patent/TWI220960B/zh not_active IP Right Cessation
-
2003
- 2003-04-08 IL IL155298A patent/IL155298A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101015202B1 (ko) * | 2008-09-25 | 2011-02-18 | 퍼멘텍 주식회사 | 미생물배양기용 온도조절장치 |
KR20200076915A (ko) * | 2018-12-20 | 2020-06-30 | 한양대학교 에리카산학협력단 | 안드로이드 앱 보호를 위한 안티 에뮬레이션 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
DE60222765D1 (de) | 2007-11-15 |
CN1511281A (zh) | 2004-07-07 |
EP1389312A1 (en) | 2004-02-18 |
IL155298A0 (en) | 2003-11-23 |
US6842849B2 (en) | 2005-01-11 |
GB2375855B (en) | 2004-11-10 |
KR100864890B1 (ko) | 2008-10-22 |
WO2002095575A1 (en) | 2002-11-28 |
JP3793155B2 (ja) | 2006-07-05 |
US20030033506A1 (en) | 2003-02-13 |
JP2004520657A (ja) | 2004-07-08 |
EP1389312B1 (en) | 2007-10-03 |
CN1260647C (zh) | 2006-06-21 |
MY126211A (en) | 2006-09-29 |
TWI220960B (en) | 2004-09-11 |
GB2375855A (en) | 2002-11-27 |
RU2282235C2 (ru) | 2006-08-20 |
GB0202642D0 (en) | 2002-03-20 |
IL155298A (en) | 2007-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2597811B2 (ja) | データ処理システム | |
US6105129A (en) | Converting register data from a first format type to a second format type if a second type instruction consumes data produced by a first type instruction | |
JP2938426B2 (ja) | 順不同ロード命令とストア命令との干渉を検出回復するための方法及び装置 | |
US5500943A (en) | Data processor with rename buffer and FIFO buffer for in-order instruction completion | |
US5887161A (en) | Issuing instructions in a processor supporting out-of-order execution | |
US5694565A (en) | Method and device for early deallocation of resources during load/store multiple operations to allow simultaneous dispatch/execution of subsequent instructions | |
US6393555B1 (en) | Rapid execution of FCMOV following FCOMI by storing comparison result in temporary register in floating point unit | |
US6098167A (en) | Apparatus and method for fast unified interrupt recovery and branch recovery in processors supporting out-of-order execution | |
US5913048A (en) | Dispatching instructions in a processor supporting out-of-order execution | |
KR100864890B1 (ko) | 데이터 처리장치에서의 소스 레지스터 록킹 | |
US5546599A (en) | Processing system and method of operation for processing dispatched instructions with detected exceptions | |
EP0753172B1 (en) | Processing system and method of operation | |
US6216222B1 (en) | Handling exceptions in a pipelined data processing apparatus | |
JP2003523574A (ja) | 2次リオーダ・バッファ・マイクロプロセッサ | |
US6021488A (en) | Data processing system having an apparatus for tracking a status of an out-of-order operation and method thereof | |
US5727177A (en) | Reorder buffer circuit accommodating special instructions operating on odd-width results | |
JP3207124B2 (ja) | カウント/リンク・レジスタ変更命令の投機実行をサポートする方法及び装置 | |
US5768553A (en) | Microprocessor using an instruction field to define DSP instructions | |
US6658555B1 (en) | Determining successful completion of an instruction by comparing the number of pending instruction cycles with a number based on the number of stages in the pipeline | |
US5850563A (en) | Processor and method for out-of-order completion of floating-point operations during load/store multiple operations | |
RU2150738C1 (ru) | Система обработки и способ ее функционирования | |
EP1208424B1 (en) | Apparatus and method for reducing register write traffic in processors with exception routines | |
US5784606A (en) | Method and system in a superscalar data processing system for the efficient handling of exceptions | |
US6266761B1 (en) | Method and system in an information processing system for efficient maintenance of copies of values stored within registers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130926 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 11 |