KR20030085999A - Method of making sram memory device using damascene process - Google Patents
Method of making sram memory device using damascene process Download PDFInfo
- Publication number
- KR20030085999A KR20030085999A KR1020020024331A KR20020024331A KR20030085999A KR 20030085999 A KR20030085999 A KR 20030085999A KR 1020020024331 A KR1020020024331 A KR 1020020024331A KR 20020024331 A KR20020024331 A KR 20020024331A KR 20030085999 A KR20030085999 A KR 20030085999A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- tungsten
- forming
- cmp
- chemical mechanical
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 35
- 239000010937 tungsten Substances 0.000 claims abstract description 35
- 238000005498 polishing Methods 0.000 claims abstract description 34
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000002002 slurry Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000126 substance Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- RLUSFUDRRHZOCH-UHFFFAOYSA-N [N].[Ti].[Sn] Chemical compound [N].[Ti].[Sn] RLUSFUDRRHZOCH-UHFFFAOYSA-N 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 다마신(Damascene) 공정을 이용한 에스램(SRAM) 메모리 소자의 배선 형성 방법에 관한 것으로, 특히 텅스텐 CMP(Chemical Mechanical Polishing)시사용하는 슬러리(slurry)의 첨가물인 과수의 양을 변화시켜 산화막과 텅스텐의 선택비를 조절함으로써, 텅스텐의 리세스(recess)를 제거할 수 있는 다마신 공정을 이용한 에스램(SRAM) 메모리 소자의 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming wiring of an SRAM memory device using a damascene process, and in particular, by changing the amount of fruit, which is an additive of a slurry used in tungsten chemical mechanical polishing (CMP), A method of forming a wiring of an SRAM memory device using a damascene process that can remove tungsten recesses by adjusting the selectivity of oxide film and tungsten.
일반적으로, 금속배선은 두 가지 방법으로 형성되고 있다.In general, metal wiring is formed in two ways.
첫번째 방법은 금속막 상에 감광막 패턴을 형성하고, 그런다음, 상기 감광막 패턴을 식각 장벽으로 하는 플라즈마 식각 공정으로 상기 금속막을 직접 식각하여 소망하는 형태의 금속배선을 형성하는 방법이다. 그런데, 이 방법은 금속배선의 임계 치수(critical dimension)가 감소되고 있는 추세에서, 그 전기적 특성의 확보가 매우 어려운 문제점이 있다.The first method is a method of forming a photoresist pattern on a metal film, and then directly etching the metal film by a plasma etching process using the photoresist pattern as an etching barrier to form a metal wiring in a desired form. However, this method has a problem that it is very difficult to secure the electrical characteristics in the trend that the critical dimension of the metal wiring is reduced.
두번째 방법은 다마신(damascene) 공정을 이용한 방법으로서, 먼저, 제1층간절연막의 일부분을 식각·제거하여 콘택홀을 형성한 후, 상기 콘택홀 내에 금속막을 매립시켜 금속 플러그를 형성하고, 그런다음, 상기 결과물 상에 제2층간절연막을 형성한 후, 상기 제2층간절연막을 식각하여 상기 금속 플러그를 노출시킴과 동시에 라인 형태를 갖는 스페이싱 패턴(spacing pattern)을 형성하고, 그리고나서, 상기 스페이싱 패턴 내에 금속막을 매립시켜, 상기 금속 플러그와 콘택되는 금속배선을 형성하는 방법이다. 이 방법은 전자의 방법 보다 상대적으로 우수한 전기적 특성을 얻을 수 있으며, 아울러, 공정 비용이 적기 때문에, 점차 그 이용이 확대되고 있다.The second method is a method using a damascene process. First, a portion of the first interlayer insulating layer is etched and removed to form a contact hole, and then a metal film is embedded in the contact hole to form a metal plug. After forming a second interlayer insulating film on the resultant, the second interlayer insulating film is etched to expose the metal plug, and a spacing pattern having a line shape is formed. Then, the spacing pattern is formed. A metal film is embedded in the metal film to form a metal wiring in contact with the metal plug. This method is able to obtain relatively superior electrical characteristics than the former method, and at the same time, the use of the method is gradually expanded because of less process cost.
도 1a 내지 도 1c는 종래 기술에 따른 다마신 공정을 이용한 에스램(SRAM) 메모리 소자의 배선 형성방법을 설명하기 위한 공정 단면도이다.1A to 1C are cross-sectional views illustrating a wiring forming method of an SRAM memory device using a damascene process according to the prior art.
도 1a를 참조하면, 트랜지스터 등과 같은 하부 패턴들(도시안됨)이 형성된 반도체 기판(1) 상에 상기 하부 패턴들을 덮도록 제 1 층간절연막(2) 및 제 1 하드 마스크막(3)을 차례로 형성하고, 공지된 방법으로 상기 제 1 하드 마스크막(3) 및 제 1 층간절연막(2)을 식각해서, 반도체 기판(1)의 일부분 또는 하부 패턴을 노출시키는 콘택홀(4)을 형성한다.Referring to FIG. 1A, a first interlayer insulating layer 2 and a first hard mask layer 3 are sequentially formed on a semiconductor substrate 1 on which lower patterns (not shown), such as a transistor, are formed to cover the lower patterns. The first hard mask film 3 and the first interlayer insulating film 2 are etched by a known method to form a contact hole 4 exposing a portion or a lower pattern of the semiconductor substrate 1.
도 1b를 참조하면, 콘택홀(4)이 완전히 매립될 정도의 충분한 두께로 상기 제 1 하드 마스크막(3) 상에 금속막을 증착하고, 상기 제 1 하드 마스크막(3)이 노출되도록, 상기 금속막을 화학적기계연마(Chemacal Mechanical Polishing: CMP) 공정으로 연마하여 표면 평탄화를 얻음과 동시에 상기 콘택홀(4) 내에 금속 플러그(5)을 형성한다.Referring to FIG. 1B, a metal film is deposited on the first hard mask film 3 to a sufficient thickness such that the contact hole 4 is completely filled, and the first hard mask film 3 is exposed. The metal film is polished by a chemical mechanical polishing (CMP) process to obtain surface planarization and to form a metal plug 5 in the contact hole 4.
도 1c를 참조하면, 상기 결과물의 상부에 저유전상수 값을 갖는 제 2 층간절연막(6)과 제 2 하드 마스크막(7)을 차례로 형성하고, 공지된 방법으로 상기 제 2 하드 마스크막(7) 및 제 2 층간절연막(6)을 플라즈마 식각해서, 상기 금속 플러그(5) 및 이에 인접된 제 1 하드 마스크막 부분을 노출시키는 라인 형태의 스페이싱 패턴(8)을 형성한다. 그런다음, 상기 스페이싱 패턴(8) 내에 금속막을 매립시켜, 상기 금속 플러그(5)와 콘택되는 금속배선(9)를 형성한다.Referring to FIG. 1C, a second interlayer insulating film 6 having a low dielectric constant value and a second hard mask film 7 are sequentially formed on the resultant, and the second hard mask film 7 is well known. And plasma etching the second interlayer insulating film 6 to form a line-type spacing pattern 8 exposing the metal plug 5 and a portion of the first hard mask film adjacent thereto. Then, a metal film is embedded in the spacing pattern 8 to form a metal wiring 9 in contact with the metal plug 5.
에스램(SRAM) 및 기타 로직 디바이스(Logic device) 등에서 집적도를 높이기 위하여 건식 식각을 통한 금속 배선 대신 다마신 공정을 통한 금속 배선을 사용하고 있다. 그 중 텅스텐 다마신 법이 널리 쓰이고 있는 방법인데, 텅스텐 화학적기계적연마(CMP)를 이용하여 금속 배선을 형성하더라도 텅스텐과 산화막과의 연마 비의 차이에 의하여 금속 배선의 디싱(dishing)에 의한 리세스(recess)는 피할 수 없다. 따라서, 도 2a와 같은 모양이 된다. 현재 사용하고 있는 방법으로는 이러한 리세스의 양이 대략 150∼200Å이 되며, 이러한 단차는 이후에 증착되는 절연막 및 금속막에 그대로 전사되어 후속 금속막 간에 단차를 유발하게 된다. 따라서, 화학적기계적연마(CMP) 후 식각 정지막으로 질화막(10)을 올린 모양이 도 2b와 같이 형성된다.In order to increase the degree of integration in SRAM and other logic devices, metal wiring through a damascene process is used instead of metal wiring through dry etching. Among them, the tungsten damascene method is widely used. Even though metal wires are formed by tungsten chemical mechanical polishing (CMP), recesses due to dishing of metal wires due to differences in polishing ratio between tungsten and oxide film (recess) is inevitable. Thus, the shape is as shown in FIG. In the current method, the amount of the recess is approximately 150 to 200 microseconds, and the step is transferred as it is to the subsequently deposited insulating film and the metal film, causing a step between the subsequent metal films. Therefore, after the chemical mechanical polishing (CMP), the shape in which the nitride film 10 is raised by the etch stop film is formed as shown in FIG. 2B.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 슬러리(slurry)에 첨가되는 과산화수소의 첨가량을 줄임으로써 텅스텐의 연마 속도를 절연막의 연마속도 정도로 떨어뜨려 텅스텐의 디싱(dishing)을 방지함으로써 리세스(recess)를 막아 후속 공정에 있어서 패턴간의 단차를 제거할 수 있는 다마신 공정을 이용한 에스램(SRAM) 메모리 소자의 배선 형성 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to reduce the tungsten polishing rate by reducing the amount of hydrogen peroxide added to the slurry, so that the tungsten dishing is reduced. The present invention provides a method of forming an SRAM memory device using a damascene process that prevents recesses and thereby eliminates a step difference between patterns in a subsequent process.
도 1a 내지 도 1c는 종래 기술에 따른 다마신 공정을 이용한 에스램 메모리 소자의 배선 형성 방법을 설명하기 위한 공정 단면도1A to 1C are cross-sectional views illustrating a wiring forming method of an SRAM memory device using a damascene process according to the related art.
도 2a 내지 도 2b는 종래의 다마신 공정을 이용한 에스램 메모리 소자의 배선 형성 방법에 따른 문제점을 설명하기 위한 단면도2A to 2B are cross-sectional views illustrating a problem in a wiring forming method of an SRAM memory device using a conventional damascene process.
도 3a 내지 도 3f는 본 발명에 의한 다마신 공정을 이용한 에스램 메모리 소자의 배선 형성 방법을 설명하기 위한 공정 단면도3A to 3F are cross-sectional views illustrating a method of forming a wire of an SRAM memory device using a damascene process according to the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
21 : 웨이퍼22 : 플러그21 wafer 22 plug
23 : 질화막24 : 절연막23 nitride film 24 insulating film
25 : 콘택홀26 : 텅스텐25 contact hole 26 tungsten
상기 목적을 달성하기 위한 본 발명에 의한 다마신 공정을 이용한 에스램 메모리 소자의 배선 형성 방법은,Wire forming method of the SRAM memory device using the damascene process according to the present invention for achieving the above object,
제 1 금속배선이 형성되어 있는 웨이퍼 위에 식각 정지층을 형성한 후 그 위에 절연막을 형성하는 단계와,Forming an etch stop layer on the wafer on which the first metal wiring is formed, and then forming an insulating film thereon;
상기 절연막 및 식각 정지층을 식각하여 제 2 금속배선을 위한 트렌치를 형성하는 단계와,Etching the insulating layer and the etch stop layer to form a trench for a second metal wiring;
상기 트렌치 내부에 방벽 금속을 소정의 두께로 형성한 후 그 위에 상기 제 2 금속배선을 위한 제 2 금속막을 형성하는 단계와,Forming a barrier metal in the trench to a predetermined thickness and then forming a second metal film on the trench for the second metal wiring;
상기 절연막이 드러나도록 상기 제 2 금속막을 제 1 내지 제 2 화학적기계적연마(CMP) 공정으로 평탄화시켜 금속 배선끼리 절연이 되도록 하는 단계를 포함하며,Planarizing the second metal film by a first to second chemical mechanical polishing (CMP) process to expose the insulating film so that the metal wires are insulated from each other;
여기서, 상기 제 1 화학적기계적연마(CMP) 공정은 실리카 성분의 연마제를 사용하는 pH 1∼4 정도의 슬러리에 과산화수소를 2∼6 wt% 섞어서 상기 웨이퍼 표면에 증착되어 있는 텅스텐과 상기 방벽 금속의 잔류물을 제거하고,Here, the first chemical mechanical polishing (CMP) process is a residual of the tungsten and the barrier metal deposited on the surface of the wafer by mixing 2-6 wt% hydrogen peroxide in a slurry of pH 1-4 using a silica-based abrasive. Remove the water,
상기 제 2 화학적기계적연마(CMP) 공정은 상기 슬러리에 2wt% 미만 또는 0%의 과산화수소를 첨가시켜 상기 텅스텐의 리세스를 제거하는 것을 특징으로 한다.The second chemical mechanical polishing (CMP) process is characterized in that to remove the recess of the tungsten by adding less than 2wt% or 0% hydrogen peroxide to the slurry.
상기 제 2 화학적기계적연마(CMP) 공정시 상기 텅스텐의 연마 속도는 분당 500Å 이하인 것을 특징으로 한다.In the second chemical mechanical polishing (CMP) process, the tungsten polishing rate is 500 Pa / min or less.
상기 식각 정지층은 300∼600Å 정도의 두께로 증착하는 것을 특징으로 한다.The etch stop layer is characterized in that deposited to a thickness of about 300 ~ 600Å.
상기 절연막은 3000∼6000Å 정도의 두께로 증착하는 것을 특징으로 한다.The insulating film is characterized in that deposited to a thickness of about 3000 ~ 6000Å.
상기 방벽 금속은 티타늄(Ti)과 티타늄질소(TiN)를 각각 100∼300Å 정도의 두께로 형성하는 것을 특징으로 한다.The barrier metal is characterized in that the titanium (Ti) and titanium nitrogen (TiN) to form a thickness of about 100 ~ 300Å respectively.
상기 제 2 금속막은 텅스텐으로 형성하는 것을 특징으로 한다.The second metal film is formed of tungsten.
상기 제 2 금속막은 3000∼6000Å 정도의 두께로 형성하는 것을 특징으로 한다.The second metal film is formed to a thickness of about 3000 to 6000 kPa.
상기 제 1 화학적기계적연마(CMP) 공정시 텅스텐의 연마 속도가 분당 2000Å 이상 되도록 연마하는 것을 특징으로 한다.In the first chemical mechanical polishing (CMP) process, the polishing rate of tungsten is characterized in that the polishing so that more than 2000Å per minute.
상기 제 1 화학적기계적연마(CMP) 공정시 상기 절연막이 200Å 이상 연마되도록 하여 각 배선간의 절연을 확실히 하는 것을 특징으로 한다.In the first chemical mechanical polishing (CMP) process, the insulating film is polished to 200 Å or more to ensure insulation between the wirings.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.
도 3a 내지 도 3d는 본 발명에 의한 다마신 공정을 이용한 에스램 메모리 소자의 배선 형성 방법을 설명하기 위한 제조공정 단면도이다.3A to 3D are cross-sectional views illustrating a method of forming wirings of an SRAM memory device using a damascene process according to the present invention.
도 3a 내지 도 3b에 도시된 바와 같이, 플러그(22)가 형성되어 있는 웨이퍼(21)에 식각 정지층으로 질화막(23)을 300∼600Å 정도 증착하고, 그 위에 절연막(24)을 3000∼6000Å정도 증착한다.As shown in Figs. 3A to 3B, the nitride film 23 is deposited on the wafer 21 on which the plug 22 is formed as the etch stop layer by about 300 to 600 mV, and the insulating film 24 is 3000 to 6000 mV thereon. To the extent deposited.
그 다음, 도 3c에 도시된 바와 같이, 사진 식각을 통해서 패턴을 형성하고, 건식 식각으로 상기 절연막(23)과 상기 질화막(24)을 식각하여, 이후에 증착되는 금속 배선막과 상기 플러그(22)가 접촉할 수 있도록 콘택홀(25)을 형성한다.Next, as shown in FIG. 3C, a pattern is formed through photolithography, and the insulating film 23 and the nitride film 24 are etched by dry etching, and then a metal wiring film and the plug 22 deposited thereafter. ) Forms a contact hole 25 so that the contact can be made.
그 다음, 도 3d에 도시된 바와 같이, 방벽 금속(barrier metal)으로 티타늄(Ti)과 티타늄질소(TiN)를 각각 100∼300Å 정도의 두께로 증착한 후 텅스텐(26)을 3000∼6000Å 정도의 두께로 증착한다.Next, as shown in FIG. 3D, titanium (Ti) and titanium nitrogen (TiN) were deposited to a thickness of about 100 to 300 microseconds, respectively, as a barrier metal, and then tungsten 26 was about 3000 to 6000 microns. Deposit to thickness.
그 다음, 상기 절연막(24')이 드러나도록 상기 텅스텐(26)을 화학적기계적연마(CMP)를 이용하여 평탄화시킴으로써 각 금속 배선끼리 절연이 되도록 한다. 이때, 화학적기계적연마(CMP)는 기존의 방법과는 달리 동일한 슬러리를 사용하는 대신 각 공정별로 두 가지의 슬러리를 사용한다.Then, the tungsten 26 is planarized using chemical mechanical polishing (CMP) so that the insulating film 24 'is exposed so that the metal wires are insulated from each other. At this time, chemical mechanical polishing (CMP), unlike the conventional method uses two slurries for each process instead of using the same slurry.
첫번째 연마 공정에서는 실리카 성분의 연마제를 사용하는 pH 1∼4 정도의 슬러리에 과산화수소를 2∼6 wt% 섞어서 텅스텐(26)의 연마 속도가 분당 2000Å 이상 되도록 연마한다. 첫번째 공정에서는 웨이퍼(21) 표면에 증착되어 있는 텅스텐(26)과 방벽 금속의 잔류물이 없도록 모두 연마하고, 또한 절연막(24')이 200Å 이상 연마되도록 하여 각 배선간의 절연을 확실히 한다. 첫번째 공정에서는 도 3e에 도시된 바와 같이, 텅스텐(26)의 연마 속도와 절연막(24')의 연마 속도의 차이에 의해 텅스텐(26') 배선의 리세스(recess)가 일어난다.In the first polishing step, 2-6 wt% of hydrogen peroxide is mixed with a slurry having a pH of 1-4 using a silica-based abrasive to polish the tungsten 26 so that the polishing rate of tungsten 26 is 2000 kPa or more per minute. In the first step, both the tungsten 26 and the barrier metal deposited on the surface of the wafer 21 are polished so that there is no residue, and the insulating film 24 'is polished to 200 mW or more to ensure insulation between the wirings. In the first process, as shown in Fig. 3E, the tungsten 26 'wiring is recessed due to the difference in the polishing rate of the tungsten 26 and the polishing rate of the insulating film 24'.
두번째 연마 공정에서는 동일한 슬러리에 과수를 첨가시키지 않거나 1wt% 미만으로 첨가시켜서 텅스텐(26')의 연마 속도를 현저히 감소시켜 분당 500Å 이하의 조건이 되게 한다. 이러한 조건에서는 절연막(24')과 텅스텐(26')의 연마 속도는 모두 현저히 낮기 때문에 금속 배선에서의 텅스텐(26")의 리세스는 일어나지 않게 되어 도 3f와 같이 된다.In the second polishing process, no or more fruit is added to the same slurry to less than 1 wt%, which significantly reduces the polishing rate of tungsten (26 ') to less than 500 kPa / min. Under these conditions, since the polishing rates of the insulating film 24 'and tungsten 26' are both significantly low, the recess of tungsten 26 "in the metal wiring does not occur, as shown in FIG. 3F.
이상에서 설명한 바와 같이, 본 발명에 의한 다마신(Damascene) 공정을 이용한 에스램(SRAM) 메모리 소자의 배선 형성 방법에 의하면, 슬러리(slurry)에 첨가되는 과산화수소의 첨가량을 줄임으로써 텅스텐의 연마 속도를 절연막의 연마속도 정도로 떨어뜨려 텅스텐의 디싱(dishing)을 방지함으로써 리세스(recess)를 막아 후속 공정에 있어서 패턴간의 단차를 제거할 수 있는 효과가 있다.As described above, according to the wiring forming method of the SRAM memory device using the damascene process according to the present invention, the polishing rate of tungsten is reduced by reducing the amount of hydrogen peroxide added to the slurry. By dropping the insulating film at the polishing rate to prevent dishing of tungsten, it is possible to prevent recesses and to eliminate the step difference between patterns in a subsequent process.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020024331A KR20030085999A (en) | 2002-05-03 | 2002-05-03 | Method of making sram memory device using damascene process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020024331A KR20030085999A (en) | 2002-05-03 | 2002-05-03 | Method of making sram memory device using damascene process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030085999A true KR20030085999A (en) | 2003-11-07 |
Family
ID=32381372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020024331A KR20030085999A (en) | 2002-05-03 | 2002-05-03 | Method of making sram memory device using damascene process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030085999A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733262B1 (en) * | 2005-12-29 | 2007-06-27 | 동부일렉트로닉스 주식회사 | Method for manufacturing conductive plugs |
| KR20150088159A (en) | 2014-01-23 | 2015-07-31 | 주식회사 벤플 | Method for connecting web page using nfc tag or beacon |
-
2002
- 2002-05-03 KR KR1020020024331A patent/KR20030085999A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733262B1 (en) * | 2005-12-29 | 2007-06-27 | 동부일렉트로닉스 주식회사 | Method for manufacturing conductive plugs |
| KR20150088159A (en) | 2014-01-23 | 2015-07-31 | 주식회사 벤플 | Method for connecting web page using nfc tag or beacon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100873759B1 (en) | Manufacturing Method of Semiconductor Integrated Circuit Device | |
| KR100359552B1 (en) | Combined chemical mechanical polishing and reactive ion etching process | |
| KR100396883B1 (en) | Slurry for chemical mechanical polishing and manufacturing method of copper metal interconnection layer using the same | |
| WO2000002235A1 (en) | Method of planarizing integrated circuits | |
| KR20010082972A (en) | Wiring of Semiconductor Device and Method for Manufacturing Thereof | |
| KR100419021B1 (en) | Method of fabricating Copper line of semiconductor device | |
| US7172963B2 (en) | Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties | |
| KR20030085999A (en) | Method of making sram memory device using damascene process | |
| KR20030056580A (en) | Method for manufacturing of metal line contact plug of semiconductor device | |
| US6261914B1 (en) | Process for improving local uniformity of chemical mechanical polishing using a self-aligned polish rate enhancement layer | |
| JP2005072238A (en) | Method for manufacturing semiconductor device | |
| KR100755141B1 (en) | Contact flug and fabrication method of semiconductor device | |
| US20220277964A1 (en) | Chemical mechanical planarization slurries and processes for platinum group metals | |
| KR100440082B1 (en) | A method for forming a conductive line of a semiconductor device | |
| KR100370160B1 (en) | method for forming W plug of semiconductor device | |
| KR20080010996A (en) | Method for forming landing plug of semiconductor device | |
| KR20080062019A (en) | Method of manufacturing semiconductor device | |
| KR20080084293A (en) | Method for manufacturing semiconductor device | |
| KR100745075B1 (en) | Method of Forming Landing plug contact of semiconductor device | |
| KR100578230B1 (en) | Method for forming bitline using dual damascene process | |
| KR100945867B1 (en) | Method for manufacturing sidewall spacer of semiconductor device | |
| KR20030001086A (en) | Method for forming landing plug contact in semiconductor device | |
| KR100637100B1 (en) | Method for fabricating metal plug in semiconductor device | |
| KR20020002538A (en) | Method for forming contact plug in semiconductor device | |
| KR20070097806A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |