KR20030079243A - Controlled gain amplifier with improved selectable wide linearity - Google Patents
Controlled gain amplifier with improved selectable wide linearity Download PDFInfo
- Publication number
- KR20030079243A KR20030079243A KR1020020018166A KR20020018166A KR20030079243A KR 20030079243 A KR20030079243 A KR 20030079243A KR 1020020018166 A KR1020020018166 A KR 1020020018166A KR 20020018166 A KR20020018166 A KR 20020018166A KR 20030079243 A KR20030079243 A KR 20030079243A
- Authority
- KR
- South Korea
- Prior art keywords
- current
- gain
- transistor
- amplifier
- variable
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G2201/00—Indexing scheme relating to subclass H03G
- H03G2201/10—Gain control characterised by the type of controlled element
- H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
본 발명은 이득 가변 조절이 가능한 증폭기(Controlled Gain Amplifier; 이하 CGA라 함)에 관한 것으로, 특히 특정한 입력 신호의 세기의 정도에 따라 제어전압(Control voltage)에 대한 이득 특성을 광범위하게 조절이 가능하도록 하여 증폭기의 선형성을 향상시킨 이득 가변 조절이 가능한 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an adjustable gain amplifier (hereinafter referred to as CGA). In particular, the gain characteristics of a control voltage can be adjusted in a wide range according to the strength of a specific input signal. The present invention relates to an amplifier having a variable gain control which improves the linearity of the amplifier.
CGA는 그 이득을 전압 등으로 제어할 수 있는 증폭기로서, 신호의 강도를 증폭시켜 시스템에서 직접 사용하거나 차후의 신호 처리를 위한 소정 강도의 출력 신호를 제공하는데 흔히 이용되고 있는 바, 예컨대, 이동통신(Mobi1e communication) 등의 무선통신의 송수신기에서는 환경적 요인에 의해 신호 강도가 크게 변화하는 경우가 있다.CGA is an amplifier that can control the gain by a voltage or the like, and is commonly used to amplify the signal strength and use it directly in a system or to provide an output signal having a predetermined strength for subsequent signal processing. In radio transceivers such as Mobi1e communication, signal strength may change significantly due to environmental factors.
따라서, 보다 정확히 신호를 송수신 하기 위해서는 신호 강도가 작은 경우에는 증폭기의 이득을 크게하고, 반대로 신호 강도가 클 때에는 증폭기의 이득을 작게 한다고 하는 전력 제어가 필요하다. 이 때문에, 신호 강도에 따라 이득을 변화시킬 수 있는 CGA를 사용한다.Therefore, in order to transmit and receive a signal more accurately, power control is required to increase the gain of the amplifier when the signal strength is small and to decrease the gain of the amplifier when the signal strength is large. For this reason, CGA which can change a gain according to signal strength is used.
도 1은 종래기술에 따른 CGA를 도시한 상세회로도이다.1 is a detailed circuit diagram illustrating a CGA according to the prior art.
도 1을 참조하면, 종래의 CGA는 입력신호(Vin)의 차에 비례하여 출력신호(Vout)를 발생하는 차동증폭부(10)와, 차동증폭부(10)에 가변하는 기준전류(Iref)를 제공하여 차동증폭부(10)의 이득을 조절하기 위한 가변전류제공부(11)와, 가변전류제공부(11)를 제어하기 위한 제어부(12)와, 차동증폭부(10)의 출력신호를 증폭하여 출력하기 위한 출력부(13)를 구비하여 구성되는 바,제어전압(Vctrl)을 이용하여 가변전류공급부(11)의 전류를 가변시킨다.Referring to FIG. 1, in the conventional CGA, the differential amplifier 10 generates an output signal Vout in proportion to the difference between the input signals Vin and the reference current Iref that varies in the differential amplifier 10. A variable current providing unit 11 for adjusting the gain of the differential amplifier 10 by providing a control unit, a control unit 12 for controlling the variable current providing unit 11, and an output signal of the differential amplifier 10. An output unit 13 for amplifying and outputting the bar is configured, and the current of the variable current supply unit 11 is varied using the control voltage Vctrl.
전술한 종래의 CGA에 대한 각 구성 요소를 보다 상세하게 살펴본다.Each component of the above-described conventional CGA will be described in more detail.
차동증폭부(10)는 서로 전류미러를 형성하고 차동증폭부(10)의 부하역할을 하며 각각의 에미터가 전원전압단(Vcc)에 접속된 트랜지스터(Q7) 및 트랜지스터(Q8)와, 입력신호(Vin)를 베이스 입력으로 하고 트랜지스터(Q7)의 콜렉터와 그 콜렉터가 접속된 트랜지스터(Q5)와, 그 베이스에 일정전압(V1)이 인가되어지고 트랜지스터(Q8)의 콜렉터와 그 콜렉터가 접속되어 입력신호(Vin)를 차동증폭한 신호를 출력하며 트랜지스터(Q5)와 에미터가 공통접속되어 가변되는 전류(Iref)에 따라 그 이득이 조절되는 트랜지스터(Q6)와, 트랜지스터(Q5)및 트랜지스터(Q6)의 에미터와 그 콜렉터가 접속되고 가변전류공급부(11)로 부터의 신호를 그 베이스 입력으로하며 에미터가 접지전원단에 접속된 트랜지스터(Q4)를 포함한다.The differential amplifier 10 forms a current mirror with each other, serves as a load of the differential amplifier 10, and each emitter is connected to a transistor Q7 and a transistor Q8 connected to a power supply voltage terminal Vcc, and Transistor Q5 is connected to the collector of transistor Q7 and its collector, with the signal Vin being the base input, and a constant voltage V1 is applied to the base, and the collector of transistor Q8 and its collector are connected. Transistor Q6, transistor Q5, transistor Q5 and transistor whose output is differentially amplified by the input signal Vin and whose gain is adjusted in accordance with the current Iref that the transistor Q5 and the emitter are commonly connected. The emitter of Q6 and its collector are connected, and the signal from the variable current supply unit 11 is used as its base input, and the emitter includes a transistor Q4 connected to the ground power supply terminal.
가변전류공급부(11)는 정전류원(I1, I2)과, 정전류원(I1)의 출력을 베이스 입력으로 하고 콜렉터가 전원전압단에 접속된 트랜지스터(Q1)과, 트랜지스터(Q4)의 베이스와 접지전압단 사이에 전류미러를 형성하는 트랜지스터(Q3) 및 트랜지스터(Q2)와, 트랜지스터(Q2)의 콜렉터와 트랜지스터(Q1)의 에미터 사이에 접속된 저항(R1)과, 제어전압(Vctrl)을 베이스 입력으로 하고 트랜지스터(Q1)의 베이스와 그 에미터가 접속되고 콜렉터가 접지전압단에 접속된 트랜지스터(Q12)와, 트랜지스터(Q12)의 베이스와 접지전압단 사이에 접속된 캐패시터(C1)을 포함한다.The variable current supply unit 11 has the constant current sources I1 and I2, the outputs of the constant current source I1 as the base inputs, the transistors Q1 having the collector connected to the power supply voltage terminal, and the base and ground of the transistors Q4. Transistor Q3 and transistor Q2, which form a current mirror between the voltage terminals, resistor R1 connected between the collector of transistor Q2 and the emitter of transistor Q1, and the control voltage Vctrl. The transistor Q12 connected with the base of the transistor Q1 and its emitter connected to the collector, and the collector connected to the ground voltage terminal, and the capacitor C1 connected between the base and the ground voltage terminal of the transistor Q12 are used as the base input. Include.
제어부(12)는 정전류원(Ia) 및 정전류원(Ib)와, 제어신호(Vsw)에 응답하여 정전류원(Ia) 및 정전류원(Ib)와 트랜지스터(Q12)의 베이스를 선택적으로 스위칭하기 위한 스위치(SW1, SW1B)를 포함한다.The controller 12 is configured to selectively switch the base of the constant current source Ia and the constant current source Ib and the transistor Q12 in response to the constant current source Ia and the constant current source Ib and the control signal Vsw. Switches SW1 and SW1B.
출력부(13)는 차동증폭부(10)의 출력단에 게이트가 접속되고 그 콜렉터가 전원전압단에 접속되며 그 에미터를 통해 출력신호(Vout)을 출력하기 위한 트랜지스터(Q9)와, 트랜지스터(Q11)와 공통 베이스로 접속되고 트랜지스터(Q9)과 접지전압단 사이에 접속된 트랜지스터를 포함한다.The output unit 13 has a transistor Q9 for outputting the output signal Vout through the emitter through a gate connected to an output terminal of the differential amplifier 10 and a collector connected to a power supply voltage terminal, and a transistor ( And a transistor connected to the common base Q11 and connected between the transistor Q9 and the ground voltage terminal.
도 2는 도 1의 CGA에서의 이득과 제어전압과의 관계를 도시한 그래프인바, 이하 전술한 구성을 갖는 종래의 CGA의 동작을 도 2를 참조하여 살펴본다.FIG. 2 is a graph illustrating a relationship between a gain and a control voltage in the CGA of FIG. 1. Hereinafter, an operation of a conventional CGA having the above-described configuration will be described with reference to FIG. 2.
먼저, 제어신호(Vsw)가 양의 펄스로 인가됨에 따라 스위치(SW1)가 턴-온되어 제어전압(Vctrl)이 증가하면 트랜지스터(Q12)의 베이스 전압이 증가하게 되며, 이에 따라 트랜지스터(Q12)는 턴-오프되어 트랜지스터(Q12)를 통한 전류 패스는 차단되므로 저항(R1)을 따라 흐르는 전류가 증가하게 된다. 증가한 전류는 트랜지스터(Q2, Q3)의 미러링(Mirroring)에 의해 트랜지스터(Q4)의 베이스 전류를 접지전압단으로 흐르게 한다.First, when the control signal Vsw is applied as a positive pulse and the switch SW1 is turned on to increase the control voltage Vctrl, the base voltage of the transistor Q12 is increased. Accordingly, the transistor Q12 is applied. Is turned off so that the current path through transistor Q12 is blocked, so that the current flowing along resistor R1 increases. The increased current causes the base current of the transistor Q4 to flow to the ground voltage terminal by mirroring the transistors Q2 and Q3.
따라서, 트랜지스터(Q4)의 베이스 전류가 감소함에 따라 그 콜렉터 전류 즉, 기준전류(Iref) 또한 감소하게 되므로 차동증폭부(10)의 이득이 감소하게 되는 바, 도 2에 도시된 바와 같이 제어전압(Vctrl)이 증가함에 따라 트랜지스터(Q4)의 베이스 전류가 증가하며, 이에 따라 기준전류(Iref)가 감소됨을 알 수 있다.Therefore, as the base current of the transistor Q4 decreases, the collector current, that is, the reference current Iref, also decreases, so that the gain of the differential amplifier 10 decreases, as shown in FIG. 2. It can be seen that as Vctrl increases, the base current of the transistor Q4 increases, thereby decreasing the reference current Iref.
한편, 제어신호(Vsw)가 양의 펄스로 인가됨에 따라 스위치(SW1B)가 턴-온되어 제어전압(Vctrl)이 증가하면 트랜지스터(Q12)의 베이스 전압이 감소하게 되며, 이에 따라 트랜지스터(Q12)는 턴-온되어 트랜지스터(Q12)를 통한 전류가 증가하므로 저항(R1)을 따라 흐르는 전류가 감소하게 된다. 감소된 전류는 트랜지스터(Q2, Q3)의 미러링(Mirroring)에 의해 트랜지스터(Q4)의 베이스 전류가 증가하게 된다.On the other hand, when the control signal Vsw is applied as a positive pulse and the switch SW1B is turned on to increase the control voltage Vctrl, the base voltage of the transistor Q12 is decreased, and accordingly, the transistor Q12 is applied. Since the current is turned on to increase the current through the transistor Q12, the current flowing along the resistor R1 decreases. The reduced current causes the base current of the transistor Q4 to increase due to the mirroring of the transistors Q2 and Q3.
따라서, 트랜지스터(Q4)의 베이스 전류가 증가함에 따라 그 콜렉터 전류 즉, 기준전류(Iref) 또한 증가하게 되므로 차동증폭부(10)의 이득이 증가하게 되는 바, 제어전압(Vctrl)이 감소함에 따라 트랜지스터(Q4)의 베이스 전류가 감소하며, 이에 따라 기준전류(Iref)가 증가됨을 알 수 있다.Accordingly, as the base current of the transistor Q4 increases, the collector current, that is, the reference current Iref, also increases, so that the gain of the differential amplifier 10 increases. As the control voltage Vctrl decreases, It can be seen that the base current of the transistor Q4 decreases, thereby increasing the reference current Iref.
그러나, 전술한 바와 같은 종래의 CGA에서는 CGA의 이득 특성이 제어전압(Vctrl)의 크기에 따라 변화하도록 동작하나, 제어전압(Vctrl) 대비 이득 특성 곡선의 기울기가 일정한 값을 유지하고 있으며, 기울기를 변화시키기 위해서는 칩내부에 특정값을 트리밍(Trimming)할 수 있는 구조로서 회로를 구성하거나 칩 외부에서 특정한 변수를 조절해야 할 필요가 있다. 따라서, 증폭기 이득의 선형성을 증가시키기가 용이하지 않은 문제점이 발생한다.However, in the conventional CGA as described above, the gain characteristic of the CGA operates to change according to the magnitude of the control voltage Vctrl, but the slope of the gain characteristic curve with respect to the control voltage Vctrl maintains a constant value. In order to change, it is necessary to configure a circuit as a structure capable of trimming a specific value inside the chip or to adjust a specific variable outside the chip. Thus, a problem arises that it is not easy to increase the linearity of the amplifier gain.
상기한 바와 같은 종래의 문제점을 해결하기 위해 제안된 본 발명은, 제어전압에 대한 이득 특성을 광범위하게 조절이 가능하도록 하여 선형성을 증가시킬 수 있는 이득 가변 조절이 가능한 증폭기를 제공하는 것을 그 목적으로 한다.The present invention proposed to solve the conventional problems as described above, the object of the present invention is to provide a gain variable adjustable amplifier that can increase the linearity by making it possible to adjust the gain characteristics of the control voltage over a wide range. do.
도 1은 종래기술에 따른 CGA를 도시한 상세회로도,1 is a detailed circuit diagram illustrating a CGA according to the prior art;
도 2는 도 1의 CGA에서의 이득과 제어전압과의 관계를 도시한 그래프,FIG. 2 is a graph showing a relationship between a gain and a control voltage in the CGA of FIG. 1;
도 3은 본 발명의 일실시예에 따른 CGA를 도시한 상세회로도,3 is a detailed circuit diagram illustrating a CGA according to an embodiment of the present invention;
도 4는 본 발명의 다른 실시예에 따른 CGA를 도시한 블럭도,4 is a block diagram illustrating a CGA according to another embodiment of the present invention;
도 5 및 도 6은 도 4에 따른 신호 파형을 도시한 그래프,5 and 6 are graphs showing signal waveforms according to FIG. 4;
도 7은 본 발명에 따른 출력신호의 선형성을 도시한 그래프.7 is a graph showing the linearity of the output signal according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
30 : 차동증폭부31 : 가변전류제공부30: differential amplifier 31: variable current providing unit
32 : 제어부33 : 전류보상부32: control unit 33: current compensation unit
34 : 출력부34: output unit
상기 목적을 달성하기 위한 본 발명은, 입력신호의 차에 비례하여 출력신호를 발생하는 차동증폭부; 제어전압에 의해 가변하는 기준전류를 상기 차동증폭부에 제공하여 상기 차동증폭부의 이득을 조절하기 위한 가변전류제공부; 상기 제어전압의 변동에 따른 상기 차동증폭부의 출력신호의 선형성을 확보하기 위해 상기 기준전류를 보상하는 전류보상부; 상기 가변전류제공부를 제어하기 위한 제어부; 및 상기 차동증폭부의 출력신호를 증폭하여 출력하기 위한 출력부를 포함하는 이득 가변 조절이 가능한 증폭기를 제공한다.The present invention for achieving the above object, the differential amplifier for generating an output signal in proportion to the difference between the input signal; A variable current providing unit for controlling a gain of the differential amplifier by providing a reference current variable by a control voltage to the differential amplifier; A current compensator for compensating the reference current to ensure linearity of the output signal of the differential amplifier according to the change of the control voltage; A controller for controlling the variable current providing unit; And it provides an amplifier capable of variable gain control including an output unit for amplifying and outputting the output signal of the differential amplifier.
또한, 상기 목적을 달성하기 위한 본 발명은, 제1제어신호에 따라 가변 이득만큼 증폭된 신호를 출력하기 위한 제1증폭부; 상기 제1증폭부의 출력을 각각 다른 이득으로 증폭하는 제2 및 제3증폭부; 상기 제2 및 제3증폭부의 각각의 출력으로부터 그 최고치를 검출하는 제1 및 제2최고치검출부; 및 상기 제1최고치검출부와 상기 제2최고치검출부의 출력을 비교하여 상기 제1증폭부의 이득을 조절하기 위한 제2제어신호를 상기 제1증폭부로 출력하는 피드백 루프를 형성하는 비교부를 포함하는 이득 가변 조절이 가능한 증폭기를 제공한다.In addition, the present invention for achieving the above object, the first amplifier for outputting a signal amplified by a variable gain in accordance with the first control signal; Second and third amplifiers for amplifying the outputs of the first amplifier with different gains; First and second highest value detectors detecting their highest values from respective outputs of the second and third amplifiers; And a comparator configured to compare outputs of the first peak detector and the second peak detector to form a feedback loop for outputting a second control signal for adjusting the gain of the first amplifier to the first amplifier. Provide an adjustable amplifier.
본 발명은, CGA에 간단한 전류보상부를 추가하여 제저전압의 감소에 따른 차동증폭부에 제공되는 기준전류의 급격한 감소를 보상함으로써, 이득의 선형성을 확보하는 것을 기술적 특징으로 한다.The technical feature of the present invention is to secure a linearity of gain by adding a simple current compensator to the CGA and compensating for a sudden decrease in the reference current provided to the differential amplifier according to the decrease in the de-stabilization voltage.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하는 바, 도 3은 본 발명의 일실시예에 따른 CGA를 도시한 상세회로도이며, 도 4는 본 발명의 다른 실시예에 따른 CGA를 도시한 블럭도이며, 도 5 및 도 6은 도 4에 따른 신호 파형을 도시한 그래프이며, 도 7은 본 발명에 따른 출력신호의 선형성을 도시한 그래프이다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. 3 is a detailed circuit diagram illustrating a CGA according to an embodiment of the present invention, FIG. 4 is a block diagram illustrating a CGA according to another embodiment of the present invention, and FIGS. 5 and 6 are signals according to FIG. 4. Figure 7 is a graph showing the waveform, Figure 7 is a graph showing the linearity of the output signal according to the present invention.
도 3을 참조하면, 본 발명의 CGA는 입력신호(Vin)의 차에 비례하여 출력신호(Vout)를 발생하는 차동증폭부(30)와, 제어전압(Vctrl)에 의해 가변하는 기준전류(Iref)를 차동증폭부(30)에 제공하여 차동증폭부(30)의 이득을 조절하기 위한 가변전류제공부(31)와, 제어전압(Vout)의 변동에 따른 차동증폭부(30)의 출력신호의 선형성을 확보하기 위해 기준전류(Iref)를 보상하는 전류보상부(33)와, 가변전류제공부(31)를 제어하기 위한 제어부(32)와, 차동증폭부(30)의 출력신호(Vout)를 증폭하여 출력하기 위한 출력부(34)를 구비하여 구성된다.Referring to FIG. 3, the CGA of the present invention includes a differential amplifier 30 generating an output signal Vout in proportion to the difference between the input signals Vin and a reference current Iref that is changed by a control voltage Vctrl. ) Is provided to the differential amplifier 30 to adjust the gain of the differential amplifier 30, and the output signal of the differential amplifier 30 according to the variation of the control voltage (Vout) Output signal Vout of the current compensator 33 for compensating the reference current (Iref), the control unit 32 for controlling the variable current providing unit 31, and the differential amplifier 30 to ensure the linearity of the ) Is provided with an output unit 34 for amplifying and outputting.
여기서, 전류보상부(33)는 차동증폭부(30)의 출력신호(Vout)의 선형성을 확보하기 위해 제어전압(Vctrl)의 변동에 따른 기준전류(Iref)의 변동의 폭을 감소시키는 바, 제1전압단(예컨대, VCC)에 일측이 접속된 전류원(I3)와, 제어전압(Vctrl)에 의해 제어되며, 전류원(I3)의 타측에 그 일측이 접하는 트랜지스터(Q12)와, 트랜지스터(Q12)의 타측과 차동증폭부(30) 및 가변전류제공부(31)가 접하는 노드(X) 사이에 순방향으로 접속된 다이오드(D1)을 구비하며, 트랜지스터(Q12)는 도시된 BJT 이외에 PMOS 또는 NMOS 트랜지스터로도 구현이 가능하다.Here, the current compensation unit 33 reduces the width of the variation of the reference current (Iref) according to the variation of the control voltage (Vctrl) in order to secure the linearity of the output signal (Vout) of the differential amplifier 30, A current source I3 having one side connected to the first voltage terminal (eg, VCC), a transistor Q12 controlled by the control voltage Vctrl, and having one side thereof in contact with the other side of the current source I3, and a transistor Q12. And a diode (D1) connected in the forward direction between the other side of the circuit and the node (X) in contact with the differential amplifier 30 and the variable current providing unit 31, the transistor Q12 is a PMOS or NMOS in addition to the BJT shown It can also be implemented as a transistor.
차동증폭부(30)는 서로 전류미러를 형성하고 차동증폭부(30)의 부하역할을하며 각각의 에미터가 전원전압단(Vcc)에 접속된 트랜지스터(Q7) 및 트랜지스터(Q8)와, 입력신호(Vin)를 베이스 입력으로 하고 트랜지스터(Q7)의 콜렉터와 그 콜렉터가 접속된 트랜지스터(Q5)와, 그 베이스에 일정전압(V1)이 인가되어지고 트랜지스터(Q8)의 콜렉터와 그 콜렉터가 접속되어 입력신호(Vin)를 차동증폭한 신호를 출력하며 트랜지스터(Q5)와 에미터가 공통접속되어 가변되는 전류(Iref)에 따라 그 이득이 조절되는 트랜지스터(Q6)와, 트랜지스터(Q5)및 트랜지스터(Q6)의 에미터와 그 콜렉터가 접속되고 가변전류공급부(31)로 부터의 신호를 그 베이스 입력으로하며 에미터가 접지전원단에 접속된 트랜지스터(Q4)를 포함한다.The differential amplifier 30 forms a current mirror with each other, serves as a load of the differential amplifier 30, and each emitter is connected to a transistor Q7 and a transistor Q8 connected to the power supply voltage terminal Vcc, and Transistor Q5 is connected to the collector of transistor Q7 and its collector, with the signal Vin being the base input, and a constant voltage V1 is applied to the base, and the collector of transistor Q8 and its collector are connected. Transistor Q6, transistor Q5, transistor Q5 and transistor whose output is differentially amplified by the input signal Vin and whose gain is adjusted in accordance with the current Iref that the transistor Q5 and the emitter are commonly connected. The emitter of Q6 and its collector are connected, and the signal from the variable current supply part 31 is used as its base input, and the emitter includes transistor Q4 connected to the ground power supply terminal.
가변전류공급부(31)는 정전류원(I1, I2)과, 정전류원(I1)의 출력을 베이스 입력으로하고 콜렉터가 전원전압단에 접속된 트랜지스터(Q1)과, 트랜지스터(Q4)의 베이스와 접지전압단 사이에 전류미러를 형성하는 트랜지스터(Q3) 및 트랜지스터(Q2)와, 트랜지스터(Q2)의 콜렉터와 트랜지스터(Q1)의 에미터 사이에 접속된 저항(R1)과, 제어전압(Vctrl)을 베이스 입력으로 하고 트랜지스터(Q1)의 베이스와 그 에미터가 접속되고 콜렉터가 접지전압단에 접속된 트랜지스터(Q13)와, 트랜지스터(Q13)의 베이스와 접지전압단 사이에 접속된 캐패시터(C1)을 포함한다.The variable current supply unit 31 has the constant current sources I1 and I2, the output of the constant current source I1 as a base input, the transistor Q1 having a collector connected to the power supply voltage terminal, the base and ground of the transistor Q4. Transistor Q3 and transistor Q2, which form a current mirror between the voltage terminals, resistor R1 connected between the collector of transistor Q2 and the emitter of transistor Q1, and the control voltage Vctrl. Transistor Q13 connected to the base of the transistor Q1 and its emitter, the collector connected to the ground voltage terminal, and the capacitor C1 connected between the base of the transistor Q13 and the ground voltage terminal. Include.
제어부(32)는 정전류원(Ia) 및 정전류원(Ib)와, 제어신호(Vsw)에 응답하여 정전류원(Ia) 및 정전류원(Ib)와 트랜지스터(Q13)의 베이스를 선택적으로 스위칭하기 위한 스위치(SW1, SW1B)를 포함한다.The control unit 32 selectively switches the constant current source Ia and the constant current source Ib and the base of the constant current source Ia and the constant current source Ib and the transistor Q13 in response to the control signal Vsw. Switches SW1 and SW1B.
출력부(13)는 차동증폭부(30)의 출력단에 게이트가 접속되고 그 콜렉터가 전원전압단(VCC)에 접속되며 그 에미터를 통해 출력신호(Vout)을 출력하기 위한 트랜지스터(Q9)와, 트랜지스터(Q11)와 공통 베이스로 접속되고 트랜지스터(Q9)과 접지전압단 사이에 접속된 트랜지스터(Q10)를 포함한다.The output unit 13 has a gate connected to the output terminal of the differential amplifier unit 30 and its collector connected to the power supply voltage terminal VCC and the transistor Q9 for outputting the output signal Vout through the emitter. And a transistor Q10 connected to the transistor Q11 with a common base and connected between the transistor Q9 and the ground voltage terminal.
도 4를 참조하면, 본 발명의 CGA는, 도 3에 도시된 제1제어신호(Vctrl)에 따라 가변 이득만큼 증폭된 신호를 출력하기 위한 제1증폭부(40)와, 제1증폭부(40)의 출력을 각각 다른 이득으로 증폭하는 제2 및 제3증폭부(41a, 41b)와, 제2 및 제3증폭부(41a, 41b)의 각각의 출력으로부터 그 최고치를 검출하는 제1 및 제2최고치검출부(42a, 42b)와, 제1최고치검출부(42a)와 제2최고치검출부(42b)의 출력을 비교하여 제1증폭부(40)의 이득을 조절하기 위한 제2제어신호(Va)를 제1증폭부(40)로 출력하는 피드백 루프를 형성하는 비교부(43)를 구비하여 구성된다.Referring to FIG. 4, the CGA of the present invention includes a first amplifier 40 and a first amplifier for outputting a signal amplified by a variable gain according to the first control signal Vctrl shown in FIG. 3. Second and third amplifiers 41a and 41b for amplifying the output of 40 with different gains, and first and second peaks from the respective outputs of the second and third amplifiers 41a and 41b, respectively. The second control signal Va for adjusting the gain of the first amplifier 40 by comparing the outputs of the second peak detector 42a and 42b with the first peak detector 42a and the second peak detector 42b. ) Is provided with a comparator 43 for forming a feedback loop for outputting a) to the first amplifier 40.
한편, 도 4는 전술한 도 3의 제2제어신호(Va)를 구현하기 위한 일실시 블럭도인 바, 전술한 구성을 갖는 본 발명의 CGA의 동작을 도 3 내지 도 7을 참조하여 상세하게 살펴본다.Meanwhile, FIG. 4 is an embodiment block diagram for implementing the second control signal Va of FIG. 3 described above. The operation of the CGA of the present invention having the above-described configuration will be described in detail with reference to FIGS. 3 to 7. Take a look.
본 발명의 경우 도 3에 도시된 바와 같이, 종래와 같이 Vsw에 인가된 펄스에 의해 스위치(SW1, SW1B)는 반대로 스위칭 동작을 하며, 캐패시터(C1)에 일정한 제어전압(Vctrl)을 유지하도록 한다.In the case of the present invention, as shown in FIG. 3, the switches SW1 and SW1B reversely switch by a pulse applied to Vsw as in the related art, and maintain a constant control voltage Vctrl at the capacitor C1. .
제어전압(Vctrl)이 증가하면, R1에 인가되는 전압이 증가하며 Q2와 Q1의 콜렉터 전류는 증가한다. 이 때 제2제어전압(Va)이 "제1로직(예컨대, 로직하이)"인 경우 Q12는 턴-오프 상태이며, Q3의 콜렉터 전류의 증가는 Q4의 베이스 전류를 감소시켜 CGA의 이득을 감소시키는 바, 제어전압(Vctrl)에 대한 이득 특성은 도 7에서 '가'의 특성을 나타내며 종래의 기술과 같은 선형성을 유지한다.As the control voltage Vctrl increases, the voltage applied to R1 increases and the collector currents of Q2 and Q1 increase. At this time, when the second control voltage Va is "first logic (eg, logic high)", Q12 is turned off, and increasing the collector current of Q3 decreases the base current of Q4 to decrease the gain of the CGA. As shown in FIG. 7, the gain characteristic of the control voltage Vctrl is 'A' in FIG. 7 and maintains the linearity as in the prior art.
반면에, Va가 "제2로직(예컨대, 로직하이)"인 경우 Q12는 턴-온 상태가 되며 전류원(I3)에 의해 Q3의 베이스 전류가 보상된다. 따라서, Q3의 콜렉터 전류 증가에 따른 Q4의 베이스 전류의 증가량이 감소하게 되는 종래에 비해 Q4의 베이스 전류를 보상할 수 있게 되므로, 제어전압(Vctrl) 대비 이득 특성 곡선을 나타내는 도 3의 '나'와 같은 특성을 나타내므로, 이득의 선형성이 증대된다.On the other hand, when Va is "second logic (eg, logic high)" Q12 is turned on and the base current of Q3 is compensated by current source I3. Accordingly, since the base current of Q4 can be compensated compared with the conventional case in which the increase amount of the base current of Q4 decreases with the increase of the collector current of Q3, 'B' of FIG. 3 showing a gain characteristic curve compared to the control voltage Vctrl. Since these characteristics are shown, the linearity of gain is increased.
도 4에서 제1증폭부(40)의 출력(Vout)은 제2증폭부(41a)와 제3증폭부(41b)를 통과하면서 증폭된다. 예컨대, 이 때 제2증폭부(41a)의 이득은 제3증폭부(41b)의 이득보다 크다면, 제2증폭부(41a)를 통과하면서 증폭된 신호의 크기가 제3증폭부(41b)를 통과하면서 증폭된 신호의 크기보다 상대적으로 크게 된다.In FIG. 4, the output Vout of the first amplifier 40 is amplified while passing through the second amplifier 41a and the third amplifier 41b. For example, at this time, if the gain of the second amplifier 41a is greater than the gain of the third amplifier 41b, the amplitude of the signal amplified while passing through the second amplifier 41a is increased by the third amplifier 41b. As it passes through, it becomes relatively larger than the amplitude of the amplified signal.
따라서, 제2증폭부(41a)와 제3증폭부(41b) 각각의 이득 크기를 적절히 조절함으로써, 비교부(43)에서 비교되는 입력신호 'C'와 'D'의 차이값(ΔV)의 조절이 가능하다.Therefore, by appropriately adjusting the gain magnitude of each of the second amplifier 41a and the third amplifier 41b, the difference value ΔV between the input signals 'C' and 'D' compared in the comparator 43 is adjusted. Adjustable
제2증폭부(41a)와 제3증폭부(41b)를 통과한 신호(A, B)는 도 5 및 도 6에 도시된 바와 같이, 다음단의 두 최고치검출부(42a, 42b)를 각각 통과하면서 작은 리플(Ripple)을 가진 DC 전압으로 변환되는 바, 두개의 DC 전압은 비교부(43)의 입력단으로 각각 입력되어 입력되는 두 신호(C, D)의 차이의 값에 따라 비교부(43)의 출력이 "로직하이" 또는 "로직로우"를 유지하게 된다. 이 때, 인가된 신호의 차이가 일정값 이상이 되지 않으면 비교부(43)의 출력 즉, Va가 "로직하이"가 되며, 일정값 이상이 되면 "로직로우"로 반전되는 바, 비교부(43)의 출력 Va는 제1증폭부(40)에 피드백되어 Vout이 도 7에 도시된 '가' 또는 '나'의 특성을 갖도록 한다.Signals A and B passing through the second amplifier 41a and the third amplifier 41b pass through the two highest peak detectors 42a and 42b, respectively, as shown in FIGS. While being converted into a DC voltage having a small ripple, the two DC voltages are respectively input to the input terminal of the comparator 43 and the comparator 43 according to the value of the difference between the two signals C and D that are input. ) Will maintain "logic high" or "logic low". At this time, if the difference between the applied signals does not exceed a predetermined value, the output of the comparator 43, that is, Va becomes "logic high", and when it exceeds a predetermined value, it is inverted to "logic low". The output Va of 43) is fed back to the first amplifier 40 so that Vout has a characteristic of 'ga' or 'b' shown in FIG.
한편, 도 3의 전류보상부(33)는 도시된 구성이외에 전술한 바와 같은 BJT를 NPN 또는 PNP로 대체한 형태 이외에 전류원과 스위치 형태로 구성할 수 있다.Meanwhile, the current compensator 33 of FIG. 3 may be configured in the form of a current source and a switch in addition to the form of replacing the BJT with NPN or PNP as described above.
전술한 바에 따르면, 종래의 기술은 입력신호의 세기에 상관없이 일정한 이득의 선형특성을 나타내며 선형성을 증가시키고자 할 경우에 칩(Chip) 내부에 트리밍을 위한 회로를 추가하거나 칩 외부에서 특정한 변수를 조절하여 선형성을 증가시키는 방법을 이용하였으며, 이에 따라 이득의 선형특성이 중요시되는 증폭기에서 쉽게 조절할 수 없는 제약을 가져다 주었으나, 본 발명은 간단한 회로 즉, 전류보상부를 추가하여 입력신호의 세기에 따라 CGA의 이득 선형 특성이 두가지의 특성을 나타내도록 하였으며, 종래에 비해 이득의 가변 특성을 향상시킬 수 있음을 실시예를 통해 알아 보았다.According to the above, the conventional technique exhibits a linear characteristic of a constant gain regardless of the intensity of the input signal, and if you want to increase the linearity, add a circuit for trimming inside the chip or apply a specific variable outside the chip. The method of increasing the linearity by using a control method has been used, and thus, a constraint that cannot be easily adjusted in an amplifier in which the linearity of gain is important is provided. However, the present invention adds a simple circuit, that is, a current compensation unit, according to the strength of the input signal. The gain linear characteristics of the CGA were to exhibit two characteristics, and it was found through the examples that the gain variable characteristics could be improved as compared with the conventional art.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상기한 바와 같이 이루어지는 본 발명은, 이득 가변 조절이 기능한 증폭기에 별도의 복잡한 회로의 추가없이 제어전압에 대한 이득 특성을 광범위하게 조절이가능하도록 하여 선현성을 증가시킬 수 있어, 궁극적으로 제품 성능 향상에 따른 경쟁력 확보라는 탁월한 효과를 기대할 수 있다.According to the present invention made as described above, it is possible to increase the linearity by allowing the gain characteristics of the control voltage to be extensively adjusted without the addition of a separate complicated circuit to the amplifier functioning with the gain variable adjustment, ultimately product performance. We can expect the outstanding effect of securing competitiveness through improvement.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0018166A KR100445056B1 (en) | 2002-04-03 | 2002-04-03 | Controlled gain amplifier with improved selectable wide linearity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0018166A KR100445056B1 (en) | 2002-04-03 | 2002-04-03 | Controlled gain amplifier with improved selectable wide linearity |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030079243A true KR20030079243A (en) | 2003-10-10 |
KR100445056B1 KR100445056B1 (en) | 2004-08-21 |
Family
ID=32377637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0018166A KR100445056B1 (en) | 2002-04-03 | 2002-04-03 | Controlled gain amplifier with improved selectable wide linearity |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100445056B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7760021B2 (en) | 2007-12-04 | 2010-07-20 | Medison Co., Ltd. | Variable gain amplifier |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101351152B1 (en) * | 2007-08-08 | 2014-01-14 | 엘지전자 주식회사 | Apparatus and method for adjusting amplyfication gain using GPS receive sensitivity |
-
2002
- 2002-04-03 KR KR10-2002-0018166A patent/KR100445056B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7760021B2 (en) | 2007-12-04 | 2010-07-20 | Medison Co., Ltd. | Variable gain amplifier |
KR101024849B1 (en) * | 2007-12-04 | 2011-03-31 | 주식회사 하이볼릭 | Variable gain amplifier |
Also Published As
Publication number | Publication date |
---|---|
KR100445056B1 (en) | 2004-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8154263B1 (en) | Constant GM circuits and methods for regulating voltage | |
US7492137B2 (en) | Series regulator and differential amplifier circuit thereof | |
US7612613B2 (en) | Self regulating biasing circuit | |
US9178474B2 (en) | Feedback amplifier | |
US20030048135A1 (en) | High-frequency amplifier | |
US6717471B2 (en) | Automatic gain adjustment circuit and amplifier using the same | |
US8841969B2 (en) | Automatic gain control feedback amplifier | |
US8866554B2 (en) | Translinear slew boost circuit for operational amplifier | |
EP1062727B1 (en) | Gain control amplifier, variable gain amplifier and automatic gain control amplifier | |
US6933786B1 (en) | Amplifier circuit and method | |
US6271652B1 (en) | Voltage regulator with gain boosting | |
CN110808721A (en) | Anti-saturation current mode control radio frequency power amplifier | |
CN110808720A (en) | Anti-saturation radio frequency power amplifier | |
US8890612B2 (en) | Dynamically biased output structure | |
US8552802B2 (en) | Amplifying circuit and current-voltage conversion circuit | |
JP2007233657A (en) | Amplifier, step-down regulator using it, and operational amplifier | |
KR100445056B1 (en) | Controlled gain amplifier with improved selectable wide linearity | |
US7605657B2 (en) | Multi-mode amplifier arrangement and method for controlling an amplifier arrangement | |
US5642062A (en) | Comparator circuit operating on variable current | |
US20060170497A1 (en) | Gain variable amplifier | |
US9608581B2 (en) | Differential amplifier | |
JP4667939B2 (en) | High power amplifier and multi-stage high power amplifier | |
US11183979B2 (en) | Gain-control stage for a variable gain amplifier | |
EP3594773A1 (en) | Voltage regulation circuit | |
US11764736B2 (en) | Bias compensation circuit of amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 16 |