KR20030071192A

KR20030071192A - A polishing appartus for semiconductor device

Info

Publication number: KR20030071192A
Application number: KR1020020010772A
Authority: KR
Inventors: 김경호
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-02-28
Filing date: 2002-02-28
Publication date: 2003-09-03

Abstract

PURPOSE: An apparatus for planarizing a semiconductor wafer is provided to make a difference of a removal rate in a wafer uniform by planarizing a metal layer and an insulation layer in a multilayered interconnection process through a mechanical cutting method. CONSTITUTION: A semiconductor wafer(100) is placed on the first bedplate(110) so that the height of the semiconductor wafer is controlled. The first bedplate is positioned by a pad(120). A rotation axis(130) rotates the pad. A cutting apparatus(140) cuts the semiconductor wafer. A height control part(151) controls the height of the cutting apparatus. A right-and-left control part(152) transfers the cutting apparatus in the right and left direction. The second bedplate(150) is composed of the height control part and the right-and-left control part.

Description

Flattening device for semiconductor wafers {A POLISHING APPARTUS FOR SEMICONDUCTOR DEVICE}

본 발명은 반도체 웨이퍼의 평탄화 장치에 관한 것으로, 특히 웨이퍼내의 제거 비율(removal rate)을 균일하게 하여 웨이퍼 평탄도를 향상시킬 수 있는 반도체웨이퍼의 평탄화 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planarization apparatus for semiconductor wafers, and more particularly, to a planarization apparatus for semiconductor wafers that can improve wafer flatness by making the removal rate within the wafer uniform.

반도체 소자의 집적도가 향상될수록 다층 배선이 필요하게 되고, 다층 배선을 형성하기 위해서는 평탄화 공정이 필수 불가결한 공정이 되고 있다.As the integration degree of a semiconductor element improves, multilayer wiring is required, and the planarization process becomes an essential process in order to form a multilayer wiring.

현재 일반적으로 사용되는 평탄화 공정은 화학기계적 연마장비(CMP : Chemical Mechanical Polishing)를 통한 평탄화 공정으로, 폴리싱(Polishing), 클리닝(Cleaning), 버퍼링(Buffing) 및 드라이(Dry)로 진행된다.The planarization process currently used generally is a planarization process through chemical mechanical polishing (CMP), and is performed by polishing, cleaning, buffering, and drying.

도 1은 일반적인 CMP 장비의 개념도이다.1 is a conceptual diagram of a general CMP equipment.

도 1에 도시한 바와 같이 반도체 웨이퍼(10)를 위치시키는 제 1 패드(20)와, 상기 제 1 패드(20)와 대향하도록 배치되는 제 2 패드(30)와, 상기 제 1, 제 2 패드(20)(30)를 회전시키는 상하의 연마축(40)(50)으로 구성된다.As shown in FIG. 1, a first pad 20 for positioning a semiconductor wafer 10, a second pad 30 disposed to face the first pad 20, and the first and second pads. It consists of the upper and lower grinding | polishing shafts 40 and 50 which rotate (20) (30).

여기서, 상기 CMP 장비의 평탄화 공정은 연마제(slurry)를 흘려주면서 상기 상하 연마축(40)(50)을 회전시켜 상기 제 1, 제 2 패드(20)(30)를 상기 웨이퍼(10)와 마찰시킴으로써 웨이퍼(10) 표면을 연마한다. 이때, 상기 웨이퍼(10)에 단차가 있는 경우에는 제 1 패드(20)에서 웨이퍼(10)에 국부적으로 압력차를 인가함으로써 단차를 극복하고 평탄화시킨다.Here, in the planarization process of the CMP equipment, the first and second pads 20 and 30 are rubbed with the wafer 10 by rotating the upper and lower polishing shafts 40 and 50 while flowing a slurry. The surface of the wafer 10 is polished by doing so. In this case, when there is a step in the wafer 10, the pressure difference is locally applied to the wafer 10 in the first pad 20 to overcome the step and planarize it.

그러나 상기와 같은 종래의 반도체 웨이퍼 평탄화 장치에 있어서는 다음과 같은 문제점이 있었다.However, the above-mentioned conventional semiconductor wafer planarization apparatus has the following problems.

연마패드, 연마제 등의 잦은 교체로 비용이 많이 들고 다층 배선 공정시 금속 및 절연막을 증착하여 평탄화 공정에 있어, 도 2a와 같은 라운딩(rounding)현상및 도 2b와 같은 디싱(dishing)현상 그리고 도 2c와 같은 부식(erosion)현상 등의 문제점이 발생한다.It is costly due to frequent replacement of polishing pads and abrasives, and in the planarization process by depositing metals and insulating films during the multi-layer wiring process, the rounding phenomenon as shown in FIG. 2A and the dishing phenomenon as shown in FIG. 2B and FIG. 2C Problems such as erosion phenomenon occur.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 기계적 방법에 의한 절삭(cutting)의 방법을 이용하여 다층 배선 공정시 금속 및 절연막을 평탄화시킴으로써, 웨이퍼 내의 제거 비율 차이를 균일하게 할 수 있는 반도체 웨이퍼의 평탄화 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and by using a method of cutting by a mechanical method, a semiconductor capable of making the difference in removal ratio in the wafer uniform by flattening the metal and the insulating film during the multilayer wiring process. It is an object of the present invention to provide an apparatus for planarizing wafers.

도 1은 일반적인 CMP 장비의 개념도1 is a conceptual diagram of a general CMP equipment

도 2a 내지 도 2c는 종래의 CMP 장비에 의한 평탄화 공정시 발생하는 문제점을 나타낸 도면2a to 2c is a view showing a problem occurring during the planarization process by the conventional CMP equipment

도 3은 본 발명의 일실시예에 따른 반도체 웨이퍼의 평탄화 장치를 나타낸 도면3 illustrates a planarization apparatus of a semiconductor wafer according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 반도체 웨이퍼 110 : 제 1 받침대100 semiconductor wafer 110 first pedestal

120 : 패드 130 : 회전축120: pad 130: rotation axis

140 : 절삭기 150 : 제 2 받침대140: cutting machine 150: second pedestal

151 : 높이 조절로 152 : 좌우 조절로151: height adjustment 152: left and right adjustment

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 웨이퍼의 평탄화 장치는 반도체 웨이퍼를 위치시켜 높이를 조절하는 제 1 받침대와, 상기 받침대를 위치시키는 패드와, 상기 패드를 회전시키는 회전축과, 상기 웨이퍼을 절삭시키는 절삭기와, 상기 절삭기의 높이를 조절하는 높이 조절로와, 좌우로 이동시키는 좌우 조절로를 구비한 제 2 받침대로 구성됨을 특징으로 한다.The planarization apparatus of the semiconductor wafer of the present invention for achieving the above object comprises a first pedestal for positioning the semiconductor wafer to adjust the height, a pad for positioning the pedestal, a rotation axis for rotating the pad, and cutting the wafer It characterized in that it comprises a second pedestal having a cutting machine, a height adjusting passage for adjusting the height of the cutting machine, and a left and right adjusting passage for moving left and right.

또한, 상기 절삭기는 다이아몬드, 레이저 중 어느 하나를 이용하는 것이 바람직하다.In addition, it is preferable that the said cutting machine uses either diamond or a laser.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 웨이퍼의 평탄화 장치에 대하여 보다 상세히 설명하기로 한다.Hereinafter, a planarization apparatus of a semiconductor wafer of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일실시예에 따른 반도체 웨이퍼의 평탄화 장치를 나타낸 도면이다.3 illustrates a planarization apparatus of a semiconductor wafer according to an embodiment of the present invention.

도 3에 도시한 바와 같이 반도체 웨이퍼(100)를 부착시켜 상기 웨이퍼(100)의 높이를 조절하는 제 1 받침대(110)와, 상기 제 1 받침대(110)를 위치시키는 패드(120)와, 상기 패드(120)를 회전시키는 회전축(130)과, 상기 웨이퍼(100)를 절삭시키는 절삭기(140)와, 상기 절삭기(140)의 높이를 조절하는 높이 조절로(151)와, 상기 절삭기(140)를 좌우로 이동시키는 좌우 조절로(152)를 구비한 제 2 받침대(150)로 구성된다. 이때, 상기 절삭기(140)는 다이아몬드 또는 레이저이다.As shown in FIG. 3, a first pedestal 110 for attaching the semiconductor wafer 100 to adjust the height of the wafer 100, a pad 120 for positioning the first pedestal 110, and A rotating shaft 130 for rotating the pad 120, a cutting machine 140 for cutting the wafer 100, a height adjusting path 151 for adjusting the height of the cutting machine 140, and the cutting machine 140. It consists of a second pedestal 150 having a left and right adjusting passage 152 to move the left and right. At this time, the cutting machine 140 is a diamond or a laser.

여기서, 상기와 같이 구성된 본 발명의 반도체 웨이퍼의 평탄화 장치의 평탄화 공정은 상기 제 2 받침대(150)의 높이 조절로(151)와, 좌우 조절로(152)를 이용하여 절삭기(140)를 상기 웨이퍼(100)상에 위치시킨 후, 상기 회전축(130)을 회전하면서 원하는 두께만큼 상기 웨이퍼(100)상의 금속 또는 절연막을 상기 절삭기(140)로 절삭하여 제거시킴으로 평탄화시킨다.Here, in the planarization process of the planarization apparatus of the semiconductor wafer of the present invention configured as described above, the cutting machine 140 is moved to the wafer using the height adjusting passage 151 and the left and right adjusting passage 152 of the second pedestal 150. After positioning on (100), the rotating shaft 130 is rotated and planarized by cutting the metal or insulating film on the wafer 100 with the cutting machine 140 to a desired thickness.

즉, 상기 절삭기(140)와 웨이퍼(100)의 거리 조절에 의해 웨이퍼(100)내의 제거 비율을 균일하게 할 수 있다.That is, the removal rate in the wafer 100 can be made uniform by adjusting the distance between the cutter 140 and the wafer 100.

이상에서 설명한 바와 같이 본 발명의 반도체 웨이퍼의 평탄화 장치에 있어서는 다음과 같은 효과가 있다.As described above, the semiconductor wafer flattening apparatus of the present invention has the following effects.

웨이퍼내의 제거 비율을 균일하게 하여 균일성을 향상시킬 수 있고, 기계적 방법에 의해 평탄화 공정을 진행하므로 화학물질에 의한 웨이퍼 오염을 방지할 수 있다.Uniformity of the removal rate in the wafer can be improved to improve uniformity, and the planarization process can be performed by a mechanical method, thereby preventing wafer contamination by chemicals.

Claims

A first pedestal for positioning the semiconductor wafer to adjust its height;

A pad for positioning the pedestal;

A rotating shaft for rotating the pad;

A cutter for cutting the wafer;

And a second pedestal having a height adjusting path for adjusting the height of the cutting machine and a left and right adjusting path for moving from side to side.

The method of claim 1,

The said cutting machine uses any one of a diamond and a laser, The planarization apparatus of the semiconductor wafer characterized by the above-mentioned.