KR20030065674A

KR20030065674A - 물리채널 전송 포맷 스크램블링 방법 및 물리채널 전송포맷 정보 전송 장치

Info

Publication number: KR20030065674A
Application number: KR1020020005389A
Authority: KR
Inventors: 김기준; 유철우; 윤영우; 권순일
Original assignee: 엘지전자 주식회사
Priority date: 2002-01-30
Filing date: 2002-01-30
Publication date: 2003-08-09
Also published as: KR100830456B1

Abstract

본 발명은 물리채널 전송 포맷 정보를 전송하는 것에 관한 것으로 특히 송수신단이 다양한 포맷을 갖는 물리채널을 송수신할 때 전송 포맷을 스크램블링하여 송신하고, 이를 수신한 수신단이 물리채널의 전송 포맷을 효율적으로 검출할 수 있는 물리채널 전송 포맷 스크램블링 방법 및 물리채널 전송 포맷 정보 전송 장치에 관한 것이다. 이와 같은 물리채널 전송 포맷 스크램블링 방법은, 송신측에서 가변길이의 전송 포맷을 갖는 물리채널을 발생시켜 임의의 데이터를 수신측으로 송신하는 경우 상기 임의의 데이터를 상기 가변길이 전송 포맷의 정보를 포함하는 마스크 정보에 따라 스크램블링하여 전송한다.

Description

물리채널 전송 포맷 스크램블링 방법 및 물리채널 전송 포맷 정보 전송 장치{Method for scrambling physical channel transmitting format and device for transmitting physical channel transmitting format information}

본 발명은 물리채널 전송 포맷 정보를 전송하는 것에 관한 것으로 특히 송수신단이 다양한 포맷을 갖는 물리채널을 송수신할 때 전송 포맷을 스크램블링하여 송신하고, 이를 수신한 수신단이 물리채널의 전송 포맷을 효율적으로 검출할 수 있는 물리채널 전송 포맷 스크램블링 방법 및 물리채널 전송 포맷 정보 전송 장치에 관한 것이다.

어떤 종류의 유무선 통신 시스템에서는, 특정 물리채널 (physical channel)이 여러 가지 형태의 포맷(format)으로 전송될 수 있으나, 수신측에서는 전송 포맷에 대한 명확한 정보 없이 그 채널을 수신해야하는 경우가 있다. 따라서, 수신단은 블라인드 포맷 검파(blind format detection)를 수행하여야 한다. 이와 같은 시스템의 한 예로써 차세대 이동 통신 시스템으로 개발되고 있는 1x-EVDV 시스템(Cdma2000-Revision-C)이 있다.

1x-EVDV시스템에서는 Packet data를 전송하는 물리적 채널인 F-PDCH의 제어 정보를 전송하기 위하여 여러 개의 F-SPDCCH를 사용한다.

즉 종래의 패킷 데이터 전송을 위한 무선 통신 시스템들은 패킷 데이터 전송을 위하여 패킷 데이터 채널(Packet Data Channel;이하 PDCH)과, 패킷 데이터 제어 채널(Packet Data Control Channel;이하 PDCCH) 등의 물리적 채널을 사용한다.

상기 PDCH는 실제로 해당 단말기(혹은 사용자, 이하 단말기라 통칭)에 전송되어야 할 패킷 데이터들을 전송하는 채널이다.

PDCCH는 상기 PDCH를 통해 전송되고 있는 데이터들을 해당 단말기가 오류 없이 제대로 수신할 수 있도록 해주는 제어 정보가 들어 있다. 여기서 PDCCH는 PPDCCH(Primary PDCCH)와, SPDCCH(Secondary PDCCH)의 두 가지를 사용한다. 이 중 SPDCCH는 필수적으로 사용되고, PPDCCH는 선택적으로 이용된다.

이때, SPDCCH는 순방향 채널로서 PDCH(packet data channel)을 사용하기 위한 제어 채널로써, PDCH를 통해 전송되는 데이터를 수신단측에서 복호화(decoding)하기 위하여 SPDCCH는 복호화(decoding)에 필요한 정보를 전송한다.

기본적으로 현재의 SPDCCH는 13~21bit의 디코딩(decoding)에 필요한 각종 정보들과 이 정보들의 수신 에러 유무를 검사하기 위한 6~8bit의 주기적 덧붙임 검사(cyclic redundancy checking : 이하 CRC라 약칭 함) 비트(bit), 그리고 8비트의 컨벌루션 부호화기 테일 비트(Convolutional encoder tail bit)로 구성이 된다.

이렇게 구성된 총 27~37비트(bit)의 정보들은 1/2 또는 1/4의 컨벌루션 부호화(Convolutional coding)를 거치며 54 ~ 64bit의 부호화된 비트(coded bit)(1/2 coding의 경우) 또는 108~128bit의 부호화된 비트(coded bit)(1/4 coding의 경우)를 만들어 낸다.

이하 첨부된 도면을 참조하여 종래 기술에 따른 부호 비트의 펑처링 방법을 설명하기로 한다.

도 1은 일반적인 F-SPDCCH의 전송 체인 블록 구성도이다.

일반적인 F-SPDCCH로 전송된 데이터(입력 시퀀스)는 에러 검출 코드 추가 블록(101)에서 CRC 코드와 같은 에러 검출 코드가 부가된다.

그리고, 이 CRC 코드가 부가된 비트는 테일 비트 추가블록(102)에서 부호기의 최종 상태(state)를 알려진 상태(trellis termination)로 보내주기 위한 테일비트들이 부가된다.

테일비트가 부가된 비트들은 부호화기(103)에서 컨벌루셔널 코드로 부호화된다.

이러한 과정을 통해 생성된 부호화된 비트들은 전송하는 슬롯의 길이에 맞게 심볼반복블록(104)에서 반복되고, 상기 반복된 비트들은 펑처링 블록(105)에서 펑처링된다.

예를 들면 1x EVDV 시스템에서는 사용 가능한 왈시 코드(walsh code)수의 제한으로 인해 SPDCCH에서는 길이가 64칩인 왈시 코드(walsh code)를 사용한다. 따라서 한 슬롯당 들어가는 부호화된(coded bit)의 수는 48비트(bit)가 된다.

SPDCCH에서는 전송을 하기 위해서 사용하는 슬롯(slot)의 길이가 1, 2, 4 슬롯(slot)이므로 1 슬롯(slot) 길이에는 48 부호화된 비트(coded bit)가, 2 슬롯(slot) 길이에는 96 부호화된 비트(coded bit), 그리고 4 슬롯(slot) 길이에는 192 부호화된 비트(coded bit)가 들어간다.

예를 들어 도 1에서처럼 18비트(bit)의 정보 비트에 8비트 CRC, 8비트 부호화 테일 비트(encoder tail bit)의 경우에는 총 34비트(bit)의 정보가 만약 1 슬롯(slot)에 대해서 전송된다면 1/2 부호화(encoding)를 거치게 되면서 68비트(bit)의 부호화된 비트(coded bit)가 생성된다. 즉 전송하는 슬롯의 길이에 맞게 펑처링 블록(105)에서 펑처링된다.

즉 1슬롯 길이에는 48 부호화된 비트(coded bit)가 전송되므로 68-48=20 즉 20비트(bit)만큼의 펑처링(puncturing)이 이루어진 후에 48 부호화된 비트(coded bit)가 1 슬롯(slot)을 통해 전송되어진다.

이때 같은 정보량이 4 슬롯(slot)으로 전송된다면 도 1에서 보듯이 1/4 부호화(coding)를 거쳐서 136 부호화된 비트(coded bit)를 만들어 내고 다시 심볼 반복(repetition)을 통해 272 비트를 생성해 낸다. 이 272 비트의 정보는 4 슬롯 즉 192비트로 전송되어야 하므로 272 - 192 = 80 비트의 펑처링(puncturing)을 하여 192비트를 4 슬롯에 나누어 전송하게 된다.

상기 펑처링된 비트들은 블록 인터리버(106)에서 인터리빙되고, 변조기(107)에서 QPSK 방식에 의하여 변조된다. 이 변조된 신호는 왈쉬 코드들 중의 일부를 사용하여 I 채널 및 Q 채널로 분리된다.

이때, 앞에서도 설명한 바와 같이 F-SPDCCH의 전송 길이는 1 slot, 2 slot, 4 slot일 수 있는데, 여기서, slot이란 1.25 msec의 시간 단위를 의미한다. 이때, 송신단은 지금 전송되고 있는 F-SPDCCH의 길이를 수신단에게 알려주지 않는다. 즉, 어떤 포맷인지를 수신단은 명확히 알 수 없다. 그러므로, 수신단은 수신된 F-SPDCCH의 전송 길이(혹은 포맷)가 무엇인지를 알기 위하여 세 가지 포맷(세 가지 길이 : 1 slot, 2 slot, 4 slot)에 대하여 전부 복호 과정을 수행하고, CRC를 검사한다.

이때, CRC=1라고 판정이 난 포맷을 정확한 포맷이라고 판단한다.

여기서, CRC=1란 CRC 검사를 통해 F-SPDCCH상에 전달되는 데이터에 오류가 없다고 판단하는 경우를 의미한다. 반대로, CRC=0란 CRC 검사를 통해 F-SPDCCH상에 전달되는 데이터에 오류가 있다고 판단하는 경우를 의미한다.

이와 같은 종래 기술에서는 오직 CRC만으로 수신단이 전송 채널의 포맷을 결정할 경우, 두 종류 이상의 포맷에 대하여 CRC가 1의 값을 가지는 경우가 발생할 수 있다. 이와 같은 경우, 수신단은 수신한 포맷이 어떤 종류의 포맷인지를 정확히 판단할 수 없다. 그러므로, 그와 같은 경우가 발생하는 것을 최소화하기 위한 또 다른 부가적인 장치가 필요하게 된다.

본 발명은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 유무선 송신단이 특정 물리채널을 통해 데이터를 전송할 때 포맷 정보를 스크램블링하여 전송하도록 하고 수신단에서는 전송된 포맷 정보에 따라 수신된 데이터의 포맷 종류를 정확히 판단할 수 있는 물래채널 전송 포맷 스크램블링 방법 및 물리채널 전송 포맷 정보 전송 장치를 제공하기 위한 것이다.

이상과 같은 본 발명의 일 특징에 따르면, 송신측에서 가변길이의 전송 포맷을 갖는 물리채널을 발생시켜 임의의 데이터를 수신측으로 송신하는 경우 상기 임의의 데이터를 상기 가변길이 전송 포맷의 정보를 포함하는 마스크 정보에 따라 스크램블링하여 전송한다.

바람직하게, 상기 스크램블링은, 상기 데이터에 에러 검출 코드를 추가하는 에러 검출 코드 추가 블록과, 상기 데이터에 상기 데이터를 부호화하는 부호기의 최종 상태를 알려주는 테일 비트를 추가하는 테일 비트 추가 블록과, 상기 테일 비트가 추가된 데이터를 컨벌루셔널 코드로 부호화하는 컨벌루셔널 부호화기와, 상기 부호화된 비트들을 전송하는 슬롯의 길이에 맞게 심볼반복하는 심볼 반복 블록과, 상기 심볼 반복된 비트들을 펑처링하는 펑처리 블록과, 상기 펑처링된 비트들을 인터리빙하는 블록 인터리버와, 상기 송신측 변조 방식에 따라 변조하는 변조 블록 중 어느 하나의 블록에서 출력된 데이터 또는 출력 비트에 스크램블링한다.

그리고 상기 송신단은 상기 스크램블링을 위한 스크램블러를 더 구비하며, 상기 스크램블러는 롱 코드 발생기 또는 천이 레지스트 중 하나로 구성된다.

바람직하게, 상기 롱 코드 발생기를 사용하는 경우 상기 롱 코드 필드 중 상기 롱 코드 필드의 필드0, 필드 1, 필드 3 및 필드 4를 X라 하고, 상기 전송 포맷 정보 코드를 L2, L1, L0라 할 때,

XXXXXXXXXXXXXXXXXXXXXL2L1L0XXXXXXXXXXXXXXXXXXXX 의 롱 코드 패턴을 갖는다.

상기와 같은 본 발명의 다른 특징에 따르면, 송신측에서 가변길이의 전송 포맷을 갖는 물리채널을 통해 임의의 데이터를 전송하는 전송체인에 있어서, 상기 임의의 데이터에 상기 가변길이 전송 포맷의 정보를 포함하는 마스크(mask)정보를 이용하여 스크램블링하는 스크램블러(Scrambler)를 포함한다.

바람직하게, 상기 스크램블러는 롱 코드 발생기 또는 천이 레지스트 중 하나를 사용하여 실시한다.

도 1은 일반적인 F-SPDCCH의 전송 체인 블록 구성도

도 2는 본 발명에 따른 F-SPDCCH의 전송 체인 블록 구성도

도 3은 도 2에 나타낸 스크램블러의 제 1 실시예를 나타낸 도면

도 4는 본 발명 제 1 실시예에 따른 롱코드에 대한 스크램블링 포맷 삽입 상태를 나타낸 도면

도 5는 도 2에 나타낸 스크램블러의 제 2 실시예를 나타낸 도면

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

도 2는 본 발명에 따른 F-SPDCCH의 전송 체인 블록 구성도이다.

본 발명에 따른 F-SPDCCH의 전송 체인 블록은 1x-EVDV시스템에서 패킷 데이터(Packet data)를 전송하는 물리적 채널인 F-PDCH의 제어 정보를 전송하기 위하여 사용하는 F-SPDCCH를 나타낸 것으로 편의상, F-SPDCCH은 두 개가 사용된다고 가정하고, 각각을 F-SPDCCH0, F-SPDCCH1이라고 명한다. 또한, 각 F-SPDCCH이 가질 수 있는 전송 포맷의 종류는 전송 길이(1 slot, 2 slot, 4 slot)에 따라 세 가지가 있다고 가정한다. 그리고 그 포맷을 FM(i, N)라고 명한다. 이때, FM(i, N)에서 i=0, 1 은 각각 F-SPDCCH0, F-SPDCCH1을 의미하고, N=1,2,4는 1 slot, 2 slot, 4 slot을 각각 의미한다. 이와 같은 가정은 설명의 편의상일 뿐, 구분해야 할 채널의 수나 포맷의 수가 다른 시스템일지라도 자연스럽게 본 발명의 내용을 적용할 수 있을 것다.

도 2에 나타낸 F-SPDCCH 전송 체인의 블록 구성은 도 1과 유사하지만, 수신단이 F-SPDCCH에 대한 블라인드 포맷 검파를 오류없이 수행하기 위한 스크램블러(Scrambler)(109)를 부가하고, 스크램블러(Scrambler)를 미리 설정한 원칙에 따라 포맷 정보를 사용하여 구동시킨다.

여기서, 스크램블러(109)는 0과 1을 비교적 랜덤하게 발생시키는 장치이다. 스크램블러(109)의 첨가 위치는 도 1에 나타낸 P1, P2, P3 , P4 , P5 , P6 및 P7 중 어느 곳이라도 가능하다.

도 2에서는 P7부분에 스크램블러(109)를 첨가한 경우를 나타내었다.

도 2에서 Mask(i,N)은 FM(Format)(i,N)와 1:1 대응 관계에 있는 변수로써, 스크램블러(109)의 출력을 채널 포맷에 따라 다르게 발생시켜주는 역할을 한다.

도 3은 도 2에 나타낸 스크램블러의 제 1 실시예를 나타낸 도면이고, 도 4 본 발명 제 1 실시예에 따른 롱코드에 대한 스크램블링 포맷 삽입 상태를 나타낸도면이다.

도 3에서는 도 2에 나타낸 스크램블러(Scrambler)(109)를 구현하기 위하여 기존의 코드분할다중접속(CDMA) 시스템이 사용하는 롱 코드(long code) 발생기를사용한다.

도 3에 나타낸 롱 코드 발생기(109a)는 고속의 칩(chip) 전송율로 출력 비트를 발생시키고, 스크램블링 비트 추출기(109b)는 롱 코드 발생기(109a)에서 고속으로 출력되는 비트들 중 필요한 비트만을 추출한다. 그리고, 스크램블링 비트 반복기(109c)는 필요에 따라(option) 첨가되는 부분으로 스크램블링 비트 추출기(109b)의 출력을 필요에 따라 반복해 준다. 이때, Mask(i,N)은 FM(i,N)과 1:1 대응 관계에 있으며, 기존의 롱 코드 마스크(long code mask)와 동일한 동작 원리를 가진다.

도 4는 도 3에 나타낸 롱 코드 발생기(109a)의 특성을 규정하는 다항식이 42차일 경우, Mask(i,N)의 한 가지 예로써, 필드 0, 필드 1, 필드 3, 필드 4는 사용 시스템에서 다른 채널들과 구분 가능한 특정 숫자로 고정시킨다. 그리고, 필드 2는 FM(i,N)에 따라 미리 약속된 값이다.

표 1에서는 몇 가지 예를 나타내었다.

	FM(0,1)	FM(0,2)	FM(0,4)	FM(1,1)	FM(1,2)	FM(1,4)
L2 L1 L0	000	001	010	100	101	110	제 1 예
	000	001	010	011	100	101	제 2 예
	000	001	010	000	001	010	제 3 예

도 5는 도 2에 나타낸 스크램블러의 제 2 실시예를 나타낸 도면이다.

도 5는 제안된 Scrambler를 구현하기 위하여 통상의 천이(Shift) 레지스터를 이용할 수 있다.

즉 도 5는 천이 레지스터를 규정하는 다항식이 h(D)=D¹⁷+D¹⁴+1인 경우의 한 가지 예시도로써, Mask(i,N)은 FM(i,N)과 1:1 대응 관계에 있으며, 이 값을 이용하여 천이 레지스터의 메모리 값을 초기화시킨다.

도 5와 관련된 Mask(i,N)의 한 가지 예로써 다음과 같이 나타낼 수 있다.

Mask(i,N)=(1 1 1 1 1 1 1 1 1 1 1 1 1 1 L2 L1 L0)------(1)

여기서 (1)의 (L2 L1 L0)의 값에 대한 예로써 표 1에 있는 값들이 사용될 수 있다.

도 5와 관련한 Mask(i,N)의 또 다른 예로써, Mask(i,N)에 시간 정보를 추가하여 다음과 같이 나타낼 수 있다.

Mask(i,N)=(1 1 1 1 1 1 1 1 1 1 1 1 T1 T0 L2 L1 L0)------(2)

여기서, (2)의 (L2 L1 L0)의 값에 대한 예로써 표 1에 있는 값들이 사용될 수 있다. 또한, (2)의 (T1 T0)은 현재 전송 시간에 따른 변수이다. 한 가지 예로써, 현재 전송 slot 시간을 Slot(t)라고 하고, Slot(t)의 값이 {0, 1, 2, ... , 14, 15} 중의 어느 하나라고 가정한다. 이때, Val= (Slot(t) % 4)라고 하면, Val는 {0, 1, 2, 3}중의 어느 한 값을 가지게 되며, T1과 T0와 Val과의 관계는 표 2와 같이 정의 될 수 있다.

Val	0	1	2	3
T1 T0	00	01	10	11

이상의 설명에서 본 발명은 순방향 채널 중 하나인 SPDCCH를 예로 들어 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.

본 발명에 따른 블라인드 포맷 스크램블링 방법 및 검출 방법에 있어서는, 가변길이의 물리채널 전송 포맷을 전송 데이터에 스크램블링하여 전송함으로서 수신측에서 정확한 포맷 검출이 가능하여 전송된 채널에 사용된 자원의 낭비를 줄일 수 있으며, 그 결과 시스템의 전체 성능을 향상시킬 수 있는 효과가 있다.

Claims

송신측에서 가변길이의 전송 포맷을 갖는 물리채널을 발생시켜 임의의 데이터를 수신측으로 송신하는 경우 상기 임의의 데이터를 상기 가변길이 전송 포맷의 정보를 포함하는 마스크 정보에 따라 스크램블링하여 전송하는 것을 특징으로 하는 물리채널 전송 포맷 스크램블링 방법.
제 1 항에 있어서, 상기 스크램블링은,

상기 데이터에 에러 검출 코드를 추가하는 에러 검출 코드 추가 블록과, 상기 데이터에 상기 데이터를 부호화하는 부호기의 최종 상태를 알려주는 테일 비트를 추가하는 테일 비트 추가 블록과, 상기 테일 비트가 추가된 데이터를 컨벌루셔널 코드로 부호화하는 컨벌루셔널 부호화기와, 상기 부호화된 비트들을 전송하는 슬롯의 길이에 맞게 심볼반복하는 심볼 반복 블록과, 상기 심볼 반복된 비트들을 펑처링하는 펑처리 블록과, 상기 펑처링된 비트들을 인터리빙하는 블록 인터리버와, 상기 송신측 변조 방식에 따라 변조하는 변조 블록 중 어느 하나의 블록에서 출력된 데이터 또는 출력 비트에 스크램블링하는 것을 특징으로 하는 물리채널 전송 포맷 스크램블링 방법.
제 2 항에 있어서, 상기 송신단은 상기 스크램블링을 위한 스크램블러를 더 구비한 것을 특징으로 하는 물리채널 전송 포맷 스크램블링 방법.
제 3 항에 있어서, 상기 스크램블러는 롱 코드 발생기 또는 천이 레지스트 중 하나를 사용하여 실시하는 것을 특징으로 하는 물리채널 전송 포맷 스크램블링 방법.
제 4 항에 있어서, 상기 롱코드 발생기를 사용하는 경우

상기 롱 코드 필드 중 상기 롱 코드 필드의 필드0, 필드 1, 필드 3 및 필드 4를 X라 하고, 상기 전송 포맷 정보 코드를 L2, L1, L0라 할 때,

XXXXXXXXXXXXXXXXXXXXXL2L1L0XXXXXXXXXXXXXXXXXXXX

의 롱 코드 패턴을 갖는 것을 특징으로 하는 물리채널 전송 포맷 정보 전송방법.
송신측에서 가변길이의 전송 포맷을 갖는 물리채널을 통해 임의의 데이터를 전송하는 전송체인에 있어서,상기 임의의 데이터에 상기 가변길이 전송 포맷의 정보를 포함하는 마스크(mask)정보를 이용하여 스크램블링하는 스크램블러(Scrambler)를 포함하는 것을 특징으로 하는 물리채널 전송 포맷 정보 전송 장치.
제6항에 있어서, 상기 스크램블러는 롱 코드 발생기 또는 천이 레지스트 중 하나를 사용하여 실시하는 것을 특징으로 하는 물리채널 전송 포맷 정보 전송 장치.