KR20030059486A - System chip including voice codec and stereo dac - Google Patents

System chip including voice codec and stereo dac Download PDF

Info

Publication number
KR20030059486A
KR20030059486A KR1020010088349A KR20010088349A KR20030059486A KR 20030059486 A KR20030059486 A KR 20030059486A KR 1020010088349 A KR1020010088349 A KR 1020010088349A KR 20010088349 A KR20010088349 A KR 20010088349A KR 20030059486 A KR20030059486 A KR 20030059486A
Authority
KR
South Korea
Prior art keywords
digital
voice codec
analog
stereo dac
band filter
Prior art date
Application number
KR1020010088349A
Other languages
Korean (ko)
Inventor
정지운
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088349A priority Critical patent/KR20030059486A/en
Publication of KR20030059486A publication Critical patent/KR20030059486A/en

Links

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Stereophonic System (AREA)

Abstract

PURPOSE: A system chip including a voice CODEC and a stereo DAC is provided to integrate the voice CODEC and stereo DAC into one chip using a modulation technique to reduce a hardware size. CONSTITUTION: A system chip including a voice CODEC and a stereo DAC includes the first and second multiplexers, the first and second demultiplexers. The first multiplexer and the first demultiplexer selectively set a path to share a digital low pass filter according as a digital filter is used for the stereo DAC or voice CODEC. The second multiplexer and the second demultiplexer share an interpolator(21), a low pass filter(25), a digital SD modulator(28), and a digital/analog converter(29) in order to convert a digital audio signal for the stereo DAC and a digital audio signal for the voice CODEC into analog audio signals. The second multiplexer and demultiplexer selectively connect the output of the digital/analog converter to a corresponding analog low pass filter among the first and second analog low pass filters.

Description

음성 ＣＯＤＥＣ과 스테레오 ＤＡＣ를 포함하는 시스템 칩{System chip including voice CODEC and stereo DAC}System chip including voice CODEC and stereo DAC}

본 발명은 시스템 IC에 관한 것으로, 보다 상세하게는 블루투스(bluetooth)의 오디오 어플리케이션(audio application)에 적합한 음성 CODEC 및 스테레오 DAC를 단일 칩으로 구성한 시스템 IC에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system IC, and more particularly, to a system IC in which a voice CODEC and a stereo DAC suitable for a Bluetooth audio application are configured in a single chip.

도 1은 일반적인 음성 CODEC의 구조를 나타낸 블록도이다.1 is a block diagram showing the structure of a general voice codec.

일반적인 음성 CODEC은, 마이크를 통해 대역폭이 3.6KHz 정도인 아날로그 음성 신호 AVS가 입력되는 2차 아날로그 SD 모듈레이터(analog sigma-delta modulator)(1)와, 아날로그 SD 모듈레이터(1)의 출력을 1비트/1.024MHz 디지털 신호로 변환하는 1-비트 아날로그/디지털 변환기(analog-to-digital convertor; ADC)(2)와, 디지털 신호로 변환된 음성 신호를 출력하는 데서메이터(decimator)(3)와, 디지털 음성 신호 DVS를 보간하는 보간기(interpolator)(4)와, 보간된 신호를 입력받는 디지털 SD 모듈레이터(digital sigma-delta modulator)(5)와, 디지털 SD 모듈레이터(5)의 출력을 아날로그 신호로 변환하는 1-비트 디지털/아날로그 변환기(digital-to-analog convertor; DAC)(6)와, 아날로그 신호를 필터링하여 아날로그 음성 신호 AVS를 출력하는 아날로그 저대역 여파기(analog low pass filter; analog LPF)(7)를 포함한다.The general audio CODEC uses a second analog SD sigma-delta modulator (1) and an analog SD modulator (1) to which an analog audio signal AVS having a bandwidth of about 3.6 KHz is input through a microphone. A 1-bit analog-to-digital convertor (ADC) 2 for converting to a 1.024 MHz digital signal, a deciator 3 for outputting an audio signal converted into a digital signal, and a digital Interpolator 4 for interpolating the audio signal DVS, digital sigma-delta modulator 5 for receiving the interpolated signal, and output of the digital SD modulator 5 to analog signals. A 1-bit digital-to-analog converter (DAC) 6 and an analog low pass filter (analog LPF) for filtering analog signals to output analog voice signals AVS (7). ).

일반적인 음성 CODEC은 우선 마이크를 통해 입력된 대역폭이 3.6KHz 정도되는 아날로그 음성 신호 AVS는 디지털 신호로 변환하기 위해 2차 SD 모듈레이터(1)와 아날로그/디지털 변환기(2)를 통해 1비트/1.024MHz의 디지털 신호를 출력한다.The general voice CODEC is analog audio signal having a bandwidth of about 3.6KHz input through the microphone.The AVS is 1 bit / 1.024MHz through the secondary SD modulator (1) and the analog / digital converter (2) to convert it into a digital signal. Output a digital signal.

변환된 디지털 신호는 대역폭에 해당하는 디지털 저대역 여파기를 통해 128배로 다운 변환(down conversion)되어, 원하는 13비트/8KHz의 디지털 음성 신호 DVS를 발생한다.The converted digital signal is down converted 128 times through a digital low-band filter corresponding to the bandwidth, producing a digital voice signal DVS of the desired 13 bits / 8 kHz.

반대로, 대역폭이 3.6KHz인 디지털 음성 신호 DVS에 128배로 0을 패딩(padding)한 후 대역폭에 해당하는 저대역 여파기를 통해 디지털 SD 모듈레이션을 이용하여 댕역폭이 3.6KHz인 아날로그 음성 신호 AVS를 출력할 수 있다.On the contrary, the digital voice signal DVS having a bandwidth of 3.6KHz is padded with 128 times zero, and then the analog voice signal AVS having a bandwidth of 3.6KHz is output using digital SD modulation through a low band filter corresponding to the bandwidth. Can be.

도 2는 일반적인 스테레오 DAC 구조를 나타낸 블록도이다.2 is a block diagram showing a general stereo DAC structure.

스테레오 DAC는, 좌우 디지털 음성 신호 DVSL 및 DVSR를 각각 보간하는 보간기(11, 15)와, 보간기(11, 15)의 출력을 각각 변조하는 3차 디지털 SD 모듈레이터(12, 16)와, 3차 디지털 SD 모듈레이터(12, 16)의 출력을 디지털 신호로 각각 변환하는 1-비트 디지털/아날로그 변환기(13, 17)와, 아날로그 신호로 변환된 신호를 각각 필터링하여 좌우 아날로그 음성 신호 AVSL 및 AVSR를 출력하는 아날로그 저대역 여파기(14, 18)를 포함한다.The stereo DAC includes interpolators 11 and 15 for interpolating the left and right digital audio signals DVSL and DVSR, and third-order digital SD modulators 12 and 16 for modulating the outputs of the interpolators 11 and 15, respectively. 1-bit digital-to-analog converters 13 and 17 for converting the outputs of the secondary digital SD modulators 12 and 16 into digital signals, respectively, and the signals converted into analog signals are respectively filtered to filter the left and right analog audio signals AVSL and AVSR. And an analog low band filter 14, 18 for outputting.

일반적인 스테레오 DAC는 상기한 음성 CODEC의 DAC 부분이 2-채널로 구성된 것과 유사하다.A typical stereo DAC is similar to the two-channel DAC portion of the voice codec described above.

차이점은 음성 신호의 대역폭이 20KHz 정도이고, 신호의 분해능(resolution)이 최소 16비트 정도이다. 따라서, 동적 범위가 음성 CODEC보다 넓다. 그러므로,하드웨어적으로 아날로그 저대역 여파기의 대역폭이 19.6KHz이고, 더 큰 동적 범위를 얻기 위해 디지털 SD 모듈레이션의 차수를 올린다. 여기서는 3차 SD 모듈레이션을 사용한다.The difference is that the bandwidth of the voice signal is about 20KHz and the resolution of the signal is at least 16 bits. Thus, the dynamic range is wider than the voice CODEC. Therefore, the bandwidth of the analog low band filter is 19.6 KHz in hardware, raising the order of digital SD modulation to obtain a larger dynamic range. Here we use 3rd order SD modulation.

일반적인 시스템 IC에서는 음성 CODEC과 스테레오 DAC는 각각 다른 칩으로 설계되었기 때문에, 두 기능을 모두 지원하는 어플리케이션의 경우에는 두 칩을 모두 사용하여야 한다.In a typical system IC, the voice CODEC and the stereo DAC are designed with different chips, so for an application that supports both functions, both chips must be used.

예를 들어 블루투스(bluetooth)를 이용하여 헤드 셋(headset)을 만든 경우에는 전화기와 연동된 경우에는 음성 CODEC을 사용하지만, MP3 플레이어 등과 연동된 경우에는 스테레오 DAC를 사용하여야 한다.For example, when a headset is created using Bluetooth, a voice CODEC is used when it is linked with a phone, but a stereo DAC should be used when it is linked with an MP3 player.

따라서, 전화기와 MP3 플레이어에 모두 연동되는 블루투스의 헤드 셋 어플리케이션에서는 음성 CODEC이 실장된 칩과 스테레오 DAC가 실장된 칩 모두를 사용하여야 하는 문제점이 있다.Therefore, there is a problem in the headset application of Bluetooth that interoperates with both the phone and the MP3 player, both the chip on which the voice codec is mounted and the chip on which the stereo DAC is mounted.

이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 음성 CODEC과 스테레오 DAC를 하나의 칩에 SD 모듈레이션 기법을 사용하여 설계함으로써 하드웨어의 크기를 줄이는 것이다.An object of the present invention to solve this problem is to reduce the size of the hardware by designing the voice CODEC and the stereo DAC on a single chip using the SD modulation technique.

도 1은 종래 기술의 반도체 메모리 장치의 레벨 시프터를 나타낸 상세 회로도.1 is a detailed circuit diagram showing a level shifter in a semiconductor memory device of the prior art.

도 2a는 도 1의 회로도에서 입력전압을 출력전압으로 정상적으로 시프트한 경우를 나타낸 동작 타이밍도.2A is an operation timing diagram illustrating a case where an input voltage is normally shifted to an output voltage in the circuit diagram of FIG. 1.

도 2b는 도 1의 회로도에서 입력전압을 출력전압으로 시프트할 경우 동작 오류가 발생한 경우를 나타낸 동작 타이밍도.2B is an operation timing diagram illustrating a case in which an operation error occurs when the input voltage is shifted to the output voltage in the circuit diagram of FIG. 1.

도 3은 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 레벨 시프터를 나타낸 블록도.3 is a block diagram illustrating a level shifter of a semiconductor memory device in accordance with a preferred embodiment of the present invention.

도 4는 도 3의 블록도에서 입력전압을 출력전압으로 정상적으로 시프트한 경우를 나타낸 동작 타이밍도.4 is an operation timing diagram illustrating a case where an input voltage is normally shifted to an output voltage in the block diagram of FIG. 3.

도 5는 공급전압에 따른 동작 영역을 나타낸 그래프.5 is a graph showing an operating region according to a supply voltage.

도 6은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 레벨 시프터를 나타낸 블록도.6 is a block diagram illustrating a level shifter of a semiconductor memory device in accordance with another embodiment of the present invention.

도 7은 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 레벨 시프터를 나타낸 블록도.7 is a block diagram illustrating a level shifter of a semiconductor memory device in accordance with still another embodiment of the present invention.

도 8은 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 레벨 시프터를 나타낸 블록도.8 is a block diagram illustrating a level shifter of a semiconductor memory device in accordance with still another embodiment of the present invention.

상기 목적을 달성하기 위한 본 발명의 음성 CODEC과 스테레오 DAC를 포함하는 시스템 칩은, 스테레오 DAC와 음성 CODEC을 포함하는 시스템 칩에 있어서, 디지털 필터를 스테레오 DAC와 음성 CODEC 중 어느 것이 사용되는지에 따라 선택적으로경로를 설정하여 디지털 저대역 여파기를 공용하는 제1 멀티플렉서 및 제1 디멀티플렉서; 및 스테레오 DAC용 디지털 음성 신호와 음성 CODEC용 디지털 음성 신호를 아날로그 음성 신호로 변환하기 위해 보간기, 저대역 여파기, 디지털 SD 모듈레이터 및 디지털/아날로그 변환기를 공용하는데, 상기 디지털/아날로그 변환기의 출력을 선택적으로 제 1 아날로그 저대역 여파기 및 제 2 아날로그 저대역 여파기 중에서 해당하는 아날로그 저대역 여파기에 연결하는 제2 멀티플렉서 및 제2 디멀티플렉서를 포함하는 것을 특징으로 한다.A system chip including a voice CODEC and a stereo DAC of the present invention for achieving the above object is a system chip including a stereo DAC and a voice CODEC, wherein the digital filter is selected depending on which of the stereo DAC and the voice CODEC is used. A first multiplexer and a first demultiplexer for setting a path to share the digital low band filter; And an interpolator, a low band filter, a digital SD modulator, and a digital / analog converter for converting a digital voice signal for a stereo DAC and a digital voice signal for a voice CODEC into an analog voice signal, wherein the output of the digital / analog converter is optional. And a second multiplexer and a second demultiplexer connected to the corresponding analog low band filter among the first analog low band filter and the second analog low band filter.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 실시예에 따른 음성 CODEC과 스테레오 DAC를 통합한 단일 칩의 구조를 나타낸 블록도이다.3 is a block diagram showing the structure of a single chip integrating a voice CODEC and a stereo DAC according to a preferred embodiment of the present invention.

단일 칩은, 스테레오 DAC용 좌측 디지털 음성 신호 DVSL와 음성 CODEC용 아날로그 음성 신호 AVS를 입력받아 스테레오 DAC용 좌측 아날로그 음성 신호 AVSL와 음성 CODEC용 디지털 음성 신호 DVS를 출력하는 보간기(21), 아날로그 SD 모듈레이터(22), 1-비트 아날로그/디지털 변환기(23), 멀티플렉서(24), 저대역 여파기(25), 디멀티플렉서(26), 데서메이터(27), 3차 디지털 SD 모듈레이터(28), 1-비트 디지털/아날로그 변환기(29) 및 아날로그 저대역 여파기(30)를 포함하고, 스테레오 DAC용 우측 디지털 음성 신호 DVSR와 음성 CODEC용 디지털 음성 신호 DVS를 입력받아 스테레오 DAC용 우측 아날로그 음성 신호 AVSR와 음성 CODEC용 아날로그 음성 신호 AVS를 출력하는 보간기(31), 저대역 여파기(32), 3차 디지털 SD 모듈레이터(33), 1-비트 디지털/아날로그 변환기(34), 디멀티플렉서(35), 아날로그 여파기(36, 37) 및 멀티플렉서(38)를 포함한다.The single chip receives the left digital audio signal DVSL for stereo DAC and analog audio signal AVS for audio codec, and outputs the left analog audio signal AVSL for stereo DAC and digital audio signal DVS for audio codec, analog SD. Modulator 22, 1-Bit Analog-to-Digital Converter 23, Multiplexer 24, Low Band Filter 25, Demultiplexer 26, Desimator 27, Tertiary Digital SD Modulator 28, 1- Right digital audio signal DVSR for stereo DAC and digital audio signal DVS for audio CODEC, including bit digital-to-analog converter 29 and analog low-band filter 30, receive the right analog audio signal AVSR and audio codec for stereo DAC. Interpolator 31 for outputting analog audio signal AVS, low band filter 32, tertiary digital SD modulator 33, 1-bit digital / analog converter 34, demultiplexer 35, analog And a duplexer (36, 37) and a multiplexer (38).

여기서, 아날로그 저대역 여파기(30)의 대역폭 BW은 20KHz를 갖는다. 디지털 저대역 여파기(25, 32)의 대역폭 BW은 1/128로 스테레오 DAC와 음성 CODEC에서 공용으로 사용할 수 있도록 설정된다.Here, the bandwidth BW of the analog low band filter 30 has 20 KHz. The bandwidth BW of the digital low band filters 25, 32 is 1/128, which is set for common use in stereo DACs and voice codecs.

또한, 두 개의 아날로그 저대역 여파기(36, 37)는 대역폭 BW이 각각 20KHz와 3.6KHz를 갖는다.In addition, the two analog low band filters 36, 37 have a bandwidth BW of 20 KHz and 3.6 KHz, respectively.

따라서, 스테레오 DAC와 음성 CODEC 중 어느 것을 사용할 것인지에 따라 멀티플렉서(24) 및 디멀티플렉서(26)를 사용하여 디지털 필터(25)를 재사용한다. 여기서, 디지털 필터(25)를 재사용하기 위해 상태에 따라 클럭 신호를 바꾸어 주어야 한다.Therefore, the digital filter 25 is reused using the multiplexer 24 and the demultiplexer 26 depending on which of the stereo DAC and the voice CODEC are to be used. Here, in order to reuse the digital filter 25, the clock signal should be changed according to the state.

예를 들어, 대역폭이나 샘플링 비(sampling rate)가 6배 차이가 나는 경우 클럭 신호 또한 6배 차이가 나는 클럭 신호를 각각 인가하면, 음성 CODEC의 경우 3.6KHz의 대역폭을 갖게 되고, 스테레오 DAC의 경우 21.6KHz의 대역폭을 갖게 되므로, 동일한 디지털 필터(25)를 공용할 수 있게 된다.For example, if the bandwidth or sampling rate differs by 6 times, the clock signal also applies a clock signal that differs 6 times, and the voice codec has a bandwidth of 3.6 KHz and the stereo DAC Since it has a bandwidth of 21.6 KHz, the same digital filter 25 can be shared.

또한, 음성 CODEC과 스테레오 DAC의 디지털 입력의 비(rate)를 비교하여 오버 샘플링 비(oversampling ratio)를 결정하여 사용한다. 여기서는, 음성 CODEC과 스테레오 DAC의 디지털 입력 비는 각각 8KHz와 48KHz이므로 128배로 설정한다.In addition, an oversampling ratio is determined and used by comparing the rate of the digital input of the audio CODEC and the stereo DAC. Here, the digital input ratios of the audio CODEC and the stereo DAC are set to 128 times because they are 8KHz and 48KHz, respectively.

원하는 스펙(분해능(resolution), 샘플링 비(sampling rate) 등)을 고려하여 DAC 부분의 SD 모듈레이션의 차수를 각각 정하여 더 높은 차수로 통일하여 설정한다. 여기서는 3차 SD 모듈레이터(3 order sigma-delta modulator)를 사용한다.In consideration of the desired specifications (resolution, sampling rate, etc.), the order of SD modulation of the DAC part is determined and set to the higher order. In this case, we use a third order sigma-delta modulator.

여기서, 데서메이터(21)는 콤브 필터(comb filter)(41), 32배 다운 변환기(42), 고대역 여파기(43), 2배 다운 변환기(44), 고대역 여파기(45), 2배 다운 변환기(46) 및 등화기(equalizer)(47)를 포함하여 좌측 디지털 음성 신호 DVSL를 128배 다운 변환(down conversion)한다. 도 4는 데서메이터(21)의 상세 블록도이다.Here, the desiccator 21 is a comb filter 41, a 32 times down converter 42, a high band filter 43, a double down converter 44, a high band filter 45, 2 times A down converter 46 and an equalizer 47 are included to down convert the left digital voice signal DVSL 128 times. 4 is a detailed block diagram of the desiccator 21.

보간기(27)는, 등화기(51), 2배 업 변환기(52), 고대역 변환기(53), 2배 업 변환기(54), 고대역 변환기(55), 32배 업 변환기(56) 및 콤브 필터(57)를 포함하여 128배 업 변환(up conversion)하여 음성 CODEC용 디지털 음성 신호 DVS를 출력한다. 도 5는 보간기(27)의 상세 블록도이다.The interpolator 27 includes an equalizer 51, a double up converter 52, a high band converter 53, a double up converter 54, a high band converter 55, and a 32 times up converter 56. And a comb filter 57 to up-convert 128 times to output the digital voice signal DVS for the voice CODEC. 5 is a detailed block diagram of the interpolator 27.

이상에서 살펴본 바와 같이, 본 발명에 따른 스테레오 DAC와 음성 CODEC을 포함하는 시스템 칩은, 각각 다른 칩에 별도로 구비된 스테레오 DAC와 음성 CODEC을 하나의 칩에 온 칩화하고, 동일한 기능의 소자는 공용으로 사용하도록 설정하여 칩 면적을 줄일 수 있는 효과가 있다.As described above, the system chip including the stereo DAC and the voice CODEC according to the present invention, the stereo DAC and the voice CODEC separately provided in each of the other chip on the chip, and the device having the same function in common Enabling it has the effect of reducing the chip area.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (5)

스테레오 DAC와 음성 CODEC을 포함하는 시스템 칩에 있어서,In a system chip comprising a stereo DAC and a voice CODEC, 디지털 필터를 스테레오 DAC와 음성 CODEC 중 어느 것이 사용되는지에 따라 선택적으로 경로를 설정하여 디지털 저대역 여파기를 공용하는 제1 멀티플렉서 및 제1 디멀티플렉서; 및A first multiplexer and a first demultiplexer for selectively routing a digital filter according to which of a stereo DAC and a voice CODEC are used to share a digital low band filter; And 스테레오 DAC용 디지털 음성 신호와 음성 CODEC용 디지털 음성 신호를 아날로그 음성 신호로 변환하기 위해 보간기, 저대역 여파기, 디지털 SD 모듈레이터 및 디지털/아날로그 변환기를 공용하는데, 상기 디지털/아날로그 변환기의 출력을 선택적으로 제 1 아날로그 저대역 여파기 및 제 2 아날로그 저대역 여파기 중에서 해당하는 아날로그 저대역 여파기에 연결하는 제2 멀티플렉서 및 제2 디멀티플렉서를 포함하는 것을 특징으로 하는 스테레오 DAC와 음성 CODEC을 포함하는 시스템 칩.In order to convert digital voice signal for stereo DAC and digital voice signal for voice CODEC into analog voice signal, interpolator, low band filter, digital SD modulator and digital / analog converter are used. A system chip comprising a stereo DAC and a voice CODEC comprising a second multiplexer and a second demultiplexer connected to a corresponding analog low band filter among a first analog low band filter and a second analog low band filter. 제 1 항에 있어서,The method of claim 1, 상기 저대역 여파기는,The low band filter, 상기 스테레오 DAC와 음성 CODEC 중 어느 것이 사용되는지에 따라 다른 클럭 신호에 따라 동작하는 것을 특징으로 하는 스테레오 DAC와 음성 CODEC을 포함하는 시스템 칩.And a stereo DAC and a voice CODEC, wherein the stereo DAC and the voice CODEC are operated according to different clock signals depending on which of the stereo DAC and the voice CODEC is used. 제 2 항에 있어서,The method of claim 2, 상기 보간기는,The interpolator, 상기 음성 CODEC과 스테레오 DAC의 디지털 입력의 비(rate)를 비교하여 오버 샘플링 비(oversampling ratio)를 결정하여 배수를 결정하는 것을 특징으로 하는 스테레오 DAC와 음성 CODEC을 포함하는 시스템 칩.And a stereo DAC and a voice CODEC to determine a multiple by comparing an ratio of the digital inputs of the voice CODEC and the stereo DAC to determine an oversampling ratio. 제 1 항에 있어서,The method of claim 1, 상기 SD 모듈레이터는,The SD modulator, 원하는 분해능(resolution) 스펙 및 샘플링 비(sampling rate) 스펙에 따라 각 설정되는 차수 중에서 높은 차수로 통일하는 것을 특징으로 하는 스테레오 DAC와 음성 CODEC을 포함하는 시스템 칩.A system chip comprising a stereo DAC and an audio CODEC, characterized by unifying at higher order among each set order according to a desired resolution specification and sampling rate specification. 제 1 항에 있어서,The method of claim 1, 상기 제 1 아날로그 저대역 여파기는, 스테레오 DAC용 아날로그 저대역 여파기이고, 상기 제 2 아날로그 저대역 여파기는, 음성 CODEC용 아날로그 저대역 여파기인 것을 특징으로 하는 스테레오 DAC와 음성 CODEC을 포함하는 시스템 칩.And the first analog low band filter is an analog low band filter for a stereo DAC, and the second analog low band filter is an analog low band filter for a voice CODEC.
KR1020010088349A 2001-12-29 2001-12-29 System chip including voice codec and stereo dac KR20030059486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088349A KR20030059486A (en) 2001-12-29 2001-12-29 System chip including voice codec and stereo dac

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088349A KR20030059486A (en) 2001-12-29 2001-12-29 System chip including voice codec and stereo dac

Publications (1)

Publication Number Publication Date
KR20030059486A true KR20030059486A (en) 2003-07-10

Family

ID=32215920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088349A KR20030059486A (en) 2001-12-29 2001-12-29 System chip including voice codec and stereo dac

Country Status (1)

Country Link
KR (1) KR20030059486A (en)

Similar Documents

Publication Publication Date Title
US9048861B2 (en) Analogue to digital converter
JP4747199B2 (en) Architecture using digital / analog converter and low-pass filter with continuous time stage and switched capacitor stage
US6658310B1 (en) Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus
US7633417B1 (en) Device and method for enhancing the human perceptual quality of a multimedia signal
KR20210096564A (en) Configurable microphone using internal clock changing
EP3855763A1 (en) Configurable microphone using internal clock changing
US20190289404A1 (en) Microphone Module
US7154419B2 (en) Audio apparatus for processing voice and audio signals
CN116913294B (en) PCM signal processing method and device, digital audio system and electronic equipment
KR20030059486A (en) System chip including voice codec and stereo dac
CN106383548A (en) Low-spur DDS (Direct Digital Synthesizer) source and method for reducing spur of DDS source
US6911927B2 (en) Over-sampling digital-to-analog converter with variable sampling frequencies
KR100300032B1 (en) Bit-serial implementation of interpolation filter in audiocodec
US7437298B2 (en) Method and apparatus for mobile phone using semiconductor device capable of inter-processing voice signal and audio signal
US20240313802A1 (en) Audio d/a converter
US20040028237A1 (en) Noise shaper for processing stereo signals
KR100633568B1 (en) Time sharing digital filter and multi-channel Digital/Analog converter circuit using the same
JP2002540710A (en) converter
EP2137606B1 (en) Method and apparatus for converting signals
CN117155392A (en) Digital-to-analog conversion system with multiple working modes and design method thereof
EP0905889B1 (en) Distributed decimation sample rate conversion
WO2010146874A1 (en) Digital mixing circuit and mobile terminal provided therewith
CN116566393A (en) Analog-to-digital conversion system, audio processing method, device, medium and product
JPH04160822A (en) D/a converter
US20080272947A1 (en) System Clock Generator Circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITB Written withdrawal of application