KR20030059407A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR20030059407A KR20030059407A KR1020010088267A KR20010088267A KR20030059407A KR 20030059407 A KR20030059407 A KR 20030059407A KR 1020010088267 A KR1020010088267 A KR 1020010088267A KR 20010088267 A KR20010088267 A KR 20010088267A KR 20030059407 A KR20030059407 A KR 20030059407A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten film
- semiconductor device
- laser
- manufacturing
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 텅스텐막의 표면을 화학적 기계적 연마(chemical mechanical polishing; 이하 "CMP" 라함) 공정에 의해 폴리싱한 후 레이저를 이용하여 표면처리함으로써 표면 거칠기를 개선하여 후속 공정을 용이하게 하는 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. More particularly, the surface roughness of the tungsten film is polished by chemical mechanical polishing (hereinafter referred to as "CMP") process and then surface treated using a laser. The present invention relates to a method for manufacturing a semiconductor device that is improved to facilitate subsequent processes.
반도체 소자가 고집적화 및 고속화 되어감에 따라 배선의 선폭 및 간격이 감소되어 리소그래피 공정시 마스크들 간에 정확하고 엄격한 정렬이 요구되어 공정 여유도가 감소되고, 저저항의 배선 재료가 요구되고 있다.As semiconductor devices become more integrated and higher in speed, the line width and spacing of wirings are reduced, so that accurate and strict alignment between masks is required in the lithography process, so that process margin is reduced and wiring materials with low resistance are required.
상기 저저항의 배선 재료로서 텅스텐막이 사용되고 있으며, 상기 텅스텐막은 화학기상증착(chemical vapor deposition: 이하 "CVD" 라 함) 방법 또는 물리기상증착(physical vapor deposition; 이하 "PVD"라 함) 방법으로 형성할 수 있다.A tungsten film is used as the wiring material of low resistance, and the tungsten film is formed by chemical vapor deposition (hereinafter referred to as "CVD") method or physical vapor deposition (hereinafter referred to as "PVD") method. can do.
상기 CVD 방법으로 형성된 텅스텐막은 스텝 커버리지(step coverage)는 우수하나, PVD 방법으로 형성된 텅스텐막에 비하여 그 표면의 거칠기가 매우 열악하다.The tungsten film formed by the CVD method is excellent in step coverage, but the surface roughness is very poor compared to the tungsten film formed by the PVD method.
이는 공정의 특성상 박막의 성장이 기판 표면에서 핵생성 과정을 거쳐 특정 결정립이 성장하는 과정에서 그림자 효과(shadow effect)에 의해 전형적인 주상 조직(columnar structure)를 나타내기 때문이다. 주상 조직은 주상이 자라면서 특정 주상이 보다 작은 쪽을 병합하는 경우가 발생하므로 큰 주상 조직이 우선적으로 성장하면서 그 크기가 증가하게 된다. 이것은 성장이 진행될수록 표면의 거칠기가 더욱 증가한다는 것을 의미한다.This is because, due to the nature of the process, the growth of the thin film exhibits a typical columnar structure due to a shadow effect during the growth of a specific grain through nucleation on the substrate surface. As the columnar grows, a particular columnar merges with the smaller one as the columnar grows, so that the larger columnar tissue grows preferentially and its size increases. This means that the roughness of the surface increases as the growth progresses.
또한, PVD 방법으로 형성된 텅스텐막은 표면의 거칠기가 우수한 반면에 스텝 커버리지가 열악하여 콘택과 배선을 동시에 형성하는 배선 공정에는 사용할 수 없다.In addition, the tungsten film formed by the PVD method has excellent surface roughness, but has poor step coverage and cannot be used in a wiring process for simultaneously forming contacts and wiring.
따라서, 상기 CVD 방법으로 콘택 매립을 실시하고, PVD 방법으로 배선을 형성하는 방법이 사용되고 있다.Therefore, the method of forming a contact by the CVD method and forming a wiring by the PVD method is used.
그러나, 상기와 같은 종래기술에 따라 CVD 방법으로 텅스텐막을 형성하게 되면 그 표면의 거칠기가 매우 열악하여 0.10㎛ 이하의 선폭을 갖도록 리소그래피를 실시하는 경우 텅스텐막 표면의 거칠기에 의한 난반사에 의해 패턴의 재현성이 저하되고, 그에 따른 소자의 특성 및 신뢰성이 저하되는 문제점이 있다.However, when the tungsten film is formed by the CVD method according to the prior art as described above, when the lithography is performed so that the surface roughness is very poor and has a line width of 0.10 μm or less, the reproducibility of the pattern by the diffuse reflection due to the roughness of the surface of the tungsten film There is a problem that is lowered, thereby deteriorating the characteristics and reliability of the device.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 텅스텐막을 증착하고, 상기 텅스텐막 표면을 CMP 공정에 의해 폴리싱한 후 레이저를 이용한 표면처리로 표면의 거칠기를 개선함으로써 후속 리소그래피 공정을 용이하게 하여 패턴의 재현성을 향상시키고 그에 따른 소자의 특성 및 신뢰성을 향상시키는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.In order to solve the problems of the prior art, the present invention facilitates the subsequent lithography process by depositing a tungsten film, polishing the surface of the tungsten film by a CMP process, and then improving the surface roughness by surface treatment using a laser. It is an object of the present invention to provide a method for manufacturing a semiconductor device that improves the reproducibility of the pattern and thereby improves the characteristics and reliability of the device.
도 1은 일반적인 텅스텐 배선을 구비하는 반도체 소자의 단면도.1 is a cross-sectional view of a semiconductor device having a general tungsten wiring.
도 2a는 종래의 화학기상증착 방법에 의해 형성된 텅스텐막의 원자력 현미경 사진.2A is an atomic force micrograph of a tungsten film formed by a conventional chemical vapor deposition method.
도 2b는 도 2a의 텅스텐막을 화학적 기계적 연마 공정으로 폴리싱한 후의 원자력 현미경 사진.FIG. 2B is an atomic force micrograph after polishing the tungsten film of FIG. 2A by a chemical mechanical polishing process. FIG.
도 3은 본 발명에 따른 레이저 표면처리된 텅스텐막의 원자력 현미경 사진.3 is an atomic force micrograph of a tungsten film treated with a laser surface according to the present invention.
도 4는 도 3의 레이저 표면처리된 텅스텐막 표면의 거칠기를 레이저의 펄스 수에 따른 평균치로 나타낸 그래프.FIG. 4 is a graph showing the roughness of the surface of the tungsten film treated with the laser surface of FIG. 3 as an average value according to the number of pulses of the laser; FIG.
〈 도면의 주요부분에 대한 부호의 설명 〉<Description of the reference numerals for the main parts of the drawings>
11 : 반도체 기판 13 : 층간절연막11 semiconductor substrate 13 interlayer insulating film
15 : TiN막 17 : 텅스텐막15 TiN film 17 Tungsten film
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 다음의 단계를 포함한다.The method of manufacturing a semiconductor device according to the present invention for achieving the above object includes the following steps.
(a) 반도체기판 상부에 콘택홀이 구비된 층간절연막을 형성하는 단계;(a) forming an interlayer insulating film having a contact hole on the semiconductor substrate;
(b) 상기 결과물 전체 표면에 접착층인 TiN막을 형성하는 단계;(b) forming a TiN film as an adhesive layer on the entire surface of the resultant product;
(c) 상기 TiN막 상부에 텅스텐막을 형성하는 단계;(c) forming a tungsten film on the TiN film;
(d) 상기 텅스텐막의 표면을 CMP 공정으로 폴리싱하여 텅스텐막을 패터닝하는 단계; 및(d) polishing the surface of the tungsten film by a CMP process to pattern the tungsten film; And
(e) 상기 결과물을 레이저를 이용하여 표면처리하는 단계.(e) surface-treating the resultant using a laser.
상기의 단계를 포함하는 본 발명은 상기 TiN막이 CVD 방법 또는 PVD 방법에 의해 100∼400Å 두께 형성되는 것과,The present invention comprising the above step is that the TiN film is formed by a CVD method or PVD method 100 ~ 400Å thick,
상기 텅스텐막이 CVD 방법, PVD 방법 또는 원자층증착(atomic layer deposition; 이하 "ALD"라 함) 방법으로 형성되는 것과,The tungsten film is formed by a CVD method, a PVD method or an atomic layer deposition (hereinafter referred to as "ALD") method,
상기 텅스텐막이 WF6, SiH4및 H2혼합기체 또는 WF6와 H2혼합기체를 이용하는 CVD 방법으로 형성되는 것과,The tungsten film is formed by a CVD method using WF 6 , SiH 4 and H 2 mixed gas or WF 6 and H 2 mixed gas;
상기 텅스텐막이 타겟(target)보다 10∼20% 두껍게 형성되는 것과,The tungsten film is formed 10 to 20% thicker than the target (target),
상기 레이저 이용시 챔버의 상태가 대기압 및 진공상태를 포함한 모든 상태가 가능한 것과,The state of the chamber when using the laser can be any state, including atmospheric pressure and vacuum state,
상기 챔버 내에 반응가스를 사용하는 경우 및 사용하지 않는 경우 모두 가능한 것과,It is possible to use both the reaction gas in the chamber and when not used,
상기 챔버 내에 반응가스를 사용하는 경우 반응가스로서 헬륨(He), 아르곤(Ar) 또는 불화질소(NF3)를 사용하는 것과,When using the reaction gas in the chamber and using helium (He), argon (Ar) or nitrogen fluoride (NF 3 ) as the reaction gas,
상기 레이저의 에너지는 10∼300mJ/㎠이고,The energy of the laser is 10-300mJ / cm 2,
상기 레이저의 펄스 수는 5∼200인 것을 특징으로 한다.The pulse number of the laser is characterized in that 5 to 200.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1은 일반적인 텅스텐 배선을 구비하는 반도체 반도체 소자의 단면도로서, 그 제조방법을 살펴보면 먼저, 반도체기판(11) 상부에 콘택홀이 구비되는 층간절연막(13)을 형성한다.FIG. 1 is a cross-sectional view of a semiconductor semiconductor device having a general tungsten wiring. Referring to the method of manufacturing the semiconductor semiconductor device, first, an interlayer insulating layer 13 having a contact hole is formed on the semiconductor substrate 11.
다음, 상기 결과물 전체 표면에 접착층인 TiN막(15)을 소정 두께 증착한다. 이때, 상기 TiN막(15)은 상기 층간절연막(13)과 후속공정으로 형성되는 텅스텐막 간의 접착 특성을 향상시키기 위하여 CVD 방법 또는 PVD 방법에 의해 100∼400Å 두께로 형성된다.Next, the TiN film 15, which is an adhesive layer, is deposited on the entire surface of the resultant film. At this time, the TiN film 15 is formed to have a thickness of 100 to 400 kPa by the CVD method or the PVD method in order to improve the adhesive property between the interlayer insulating film 13 and the tungsten film formed in a subsequent process.
그 다음, 상기 TiN막(15) 상부에 텅스텐막(17)을 형성한다. 이때, 상기 텅스텐막(17)은 CVD 방법, PVD 방법 또는 ALD 방법으로 형성되고, 타겟보다 10∼20% 두껍게 형성된다. 여기서, 상기 텅스텐막을 CVD방법으로 증착하는 경우 WF6, SiH4및 H2혼합기체 또는 WF6와 H2혼합기체를 이용하여 형성한다.Next, a tungsten film 17 is formed on the TiN film 15. At this time, the tungsten film 17 is formed by a CVD method, a PVD method or an ALD method, and is formed 10 to 20% thicker than the target. Here, when the tungsten film is deposited by CVD, it is formed using a mixed gas of WF 6 , SiH 4 and H 2, or a mixed gas of WF 6 and H 2 .
다음, 상기 텅스텐막(17)의 표면을 CMP공정을 이용한 폴리싱으로 소정 두께의 텅스텐막(17)을 제거한다.Next, the tungsten film 17 having a predetermined thickness is removed by polishing the surface of the tungsten film 17 using a CMP process.
도 2a 및 도 2b는 종래의 CVD 방법에 의해 형성된 텅스텐막을 CMP 공정을 실시한 경우 실험 결과를 나타내는 사진이고, 도 3은 본 발명에 따른 레이저 표면처리된 텅스텐막의 원자력 현미경 사진(atomic force microscope)이며, 도 4는 도 3의 레이저 표면처리된 텅스텐막 표면의 거칠기를 평균치(root mean square)로 나타낸 그래프이다.2A and 2B are photographs showing experimental results when a tungsten film formed by a conventional CVD method is subjected to a CMP process, and FIG. 3 is an atomic force microscope of a laser surface-treated tungsten film according to the present invention. FIG. 4 is a graph showing the roughness of the surface of the laser-treated tungsten film of FIG. 3 as a root mean square. FIG.
이들을 좀더 상세히 설명하면, 도 2a는 종래의 CVD 방법으로 텅스텐막을 형성한 후 표면의 거칠기를 원자력 현미경으로 촬영한 사진이다. 이때, 상기 텅스텐막은 5000Å 두께로 증착된 것이고, 텅스텐막 표면의 거칠기의 피크(pick)와 밸리(valley) 간의 최고간격이 1700Å이며, 그 평균치(root mean squared value)는250Å이다.To explain these in more detail, Figure 2a is a photograph of the surface roughness photographed by an atomic force microscope after the formation of a tungsten film by a conventional CVD method. At this time, the tungsten film is deposited with a thickness of 5000 kPa, the maximum spacing between the peak and valley of the roughness of the tungsten film surface is 1700 kPa, the root mean squared value is 250 kPa.
도 2b는 도 2a의 텅스텐막 표면을 CMP 공정에 의한 폴리싱으로 표면의 거칠기를 제거한 것을 원자력 현미경으로 촬영한 사진으로서, 피크와 밸리 간의 최고간격이 140Å이고, 그 평균치는 15Å으로 텅스텐막 표면의 거칠기가 개선된 것을 알 수 있다.FIG. 2B is a photograph taken by atomic force microscopy to remove the surface roughness of the tungsten film surface of FIG. 2A by polishing by the CMP process. The maximum spacing between the peak and the valley is 140 Å, and the average value is 15 Å. It can be seen that is improved.
여기서, 상기 CMP 공정은 Lam Teres 장비를 이용하고, 헤드 압력(head pressure)이 3psi, 벨트 스피드(belt speed)가 400fpm인 조건하에서, 슬러리(slurry)는 4vol%의 H2O2를 함유하는 Cabot SS-W2000를 사용하고, 패드는 IC-1000을 사용하여 실시된 것으로, CMP 공정 후에는 NH4OH 및 HF를 이용한 포스트 세정공정이 실시된다.Here, the CMP process using a Lam Teres equipment, the head pressure (3 psi), belt speed (belt speed) under the conditions of 400fpm, slurry (slurry) containing 4vol% H 2 O 2 Cabot Using the SS-W2000 and pad using IC-1000, the post-cleaning process using NH 4 OH and HF is performed after the CMP process.
도 3은 도 2b의 텅스텐막 표면을 레이저를 이용하여 표면처리하여 표면의 거칠기를 제거한 것을 원자력 현미경으로 촬영한 사진으로서, 피크와 밸리 간의 최고 간격이 70∼100Å이고, 그 평균치는 7∼9Å으로 텅스텐막 표면의 거칠기가 CMP 공정만을 실시했을 때보다 더욱 개선된 것을 알 수 있다.3 is a photograph taken by atomic force microscopy to remove the surface roughness by surface treatment of the surface of the tungsten film of Figure 2b using a laser, the maximum distance between the peak and the valley is 70 ~ 100Å, the average value is 7 ~ 9Å It can be seen that the roughness of the surface of the tungsten film is further improved than when only the CMP process is performed.
여기서 상기 레이저 이용시 챔버의 상태는 대기압 및 진공상태를 포함한 모든 상태가 가능하고, 상기 챔버 내에는 반응가스를 사용하여도 되고 사용하지 않아도 되며, 만약 상기 챔버 내에 반응가스를 사용하는 경우에는 반응가스로서 헬륨(He), 아르곤(Ar) 또는 불화질소(NF3)를 사용한다.Here, the state of the chamber when the laser is used may be any state including an atmospheric pressure and a vacuum state, and the reaction gas may or may not be used in the chamber. If the reaction gas is used in the chamber, the reaction gas may be used as the reaction gas. Use helium (He), argon (Ar) or nitrogen fluoride (NF 3 ).
또한 상기 레이저의 에너지는 10∼300mJ/㎠이고, 펄스 수는 5∼200이다.The energy of the laser is 10 to 300 mJ / cm 2, and the number of pulses is 5 to 200.
마지막으로, 도 4는 도 3의 레이저 표면처리된 텅스텐막 표면의 거칠기를 레이저의 펄스 수에 따른 평균치로 나타낸 그래프로서, CMP 공정만을 실시한 경우 표면의 거칠기에 대한 평균치와 비교하였을 때 그 평균치가 작아짐을 알수 있다.Finally, FIG. 4 is a graph showing the roughness of the surface of the tungsten film treated with the laser surface of FIG. 3 as an average value according to the number of pulses of the laser. When the CMP process is performed only, the average value becomes smaller when compared with the average value of the surface roughness. You can see.
이상에서 설명한 바와 같이 본 발명에서는 텅스텐막을 증착하고 상기 텅스텐막 표면 일부를 CMP 공정을 이용한 폴리싱으로 제거한 후 레이저를 이용하여 표면 거칠기를 제거함으로써, 텅스텐막 표면 거칠기에 의한 난반사를 감소시켜 후속공정을 용이하게 하고, 특히 표면 거칠기가 열악한 CVD 방법으로 형성된 텅스텐막으로 미세한 선폭을 갖는 배선을 형성할 수 있으므로 공정을 단순하게 하고 그에 따른 반도체 소자의 고집적화를 유리하게 하는 이점이 있다.As described above, in the present invention, by depositing a tungsten film and removing a part of the surface of the tungsten film by polishing using a CMP process, the surface roughness is removed using a laser, thereby reducing diffuse reflection caused by the surface roughness of the tungsten film, thereby facilitating subsequent processes. In particular, since a wiring having a fine line width can be formed by a tungsten film formed by a CVD method having poor surface roughness, there is an advantage of simplifying the process and advantageously integrating the semiconductor device.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010088267A KR20030059407A (en) | 2001-12-29 | 2001-12-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010088267A KR20030059407A (en) | 2001-12-29 | 2001-12-29 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030059407A true KR20030059407A (en) | 2003-07-10 |
Family
ID=32215843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010088267A KR20030059407A (en) | 2001-12-29 | 2001-12-29 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030059407A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166093A (en) * | 1991-07-31 | 1992-11-24 | Micron Technology, Inc. | Method to reduce the reflectivity of a semi-conductor metallic surface |
KR970052219A (en) * | 1995-12-12 | 1997-07-29 | 김주용 | Tungsten plug manufacturing method of semiconductor device |
US6468897B1 (en) * | 2001-05-23 | 2002-10-22 | Macronix International Co., Ltd. | Method of forming damascene structure |
KR20030006035A (en) * | 2001-07-11 | 2003-01-23 | 주식회사 한택 | Method of fabricating semiconductor device using laser |
US6576553B2 (en) * | 1999-05-11 | 2003-06-10 | Micron Technology, Inc. | Chemical mechanical planarization of conductive material |
-
2001
- 2001-12-29 KR KR1020010088267A patent/KR20030059407A/en not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166093A (en) * | 1991-07-31 | 1992-11-24 | Micron Technology, Inc. | Method to reduce the reflectivity of a semi-conductor metallic surface |
KR970052219A (en) * | 1995-12-12 | 1997-07-29 | 김주용 | Tungsten plug manufacturing method of semiconductor device |
US6576553B2 (en) * | 1999-05-11 | 2003-06-10 | Micron Technology, Inc. | Chemical mechanical planarization of conductive material |
US6468897B1 (en) * | 2001-05-23 | 2002-10-22 | Macronix International Co., Ltd. | Method of forming damascene structure |
KR20030006035A (en) * | 2001-07-11 | 2003-01-23 | 주식회사 한택 | Method of fabricating semiconductor device using laser |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7604834B2 (en) | Formation of dielectric film by alternating between deposition and modification | |
US6962869B1 (en) | SiOCH low k surface protection layer formation by CxHy gas plasma treatment | |
JP4738568B2 (en) | Plasma treatment for adhesion enhancement and oxidation minimization of carbon-containing layers | |
KR100413890B1 (en) | Manufacturing method and manufacturing apparatus of semiconductor device | |
KR20010075563A (en) | Silicon carbide deposition method and use as a barrier layer and passivation layer | |
TW476131B (en) | Methods of pre-cleaning dielectric layers of substrates | |
US20020068458A1 (en) | Method for integrated in-situ cleaning and susequent atomic layer deposition within a single processing chamber | |
CN102237272B (en) | Semiconductor device and manufacturing method for semiconductor device | |
JPH05218000A (en) | Method for flattening of semiconductor device | |
KR20110063386A (en) | Hardmask materials | |
US6048788A (en) | Method of fabricating metal plug | |
TW201611096A (en) | Method for critical dimension reduction using conformal carbon films | |
US6573181B1 (en) | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step | |
KR100341849B1 (en) | Method of forming a metal wiring in a semiconductor device | |
US6423637B2 (en) | Method of manufacturing copper wiring in a semiconductor device | |
US7172963B2 (en) | Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties | |
KR20030059407A (en) | Manufacturing method of semiconductor device | |
KR100450470B1 (en) | Ru thin film forming method using plasma enhanced process | |
JP2003124307A (en) | Semiconductor device and method of manufacturing the same | |
JPH06349788A (en) | Etching method | |
US5946599A (en) | Method of manufacturing a semiconductor IC device | |
TWI223331B (en) | Dielectric film | |
KR100459945B1 (en) | Method of manufacturing a semiconductor device | |
KR100442964B1 (en) | Metal-Line formation Method of Semiconductor Device | |
KR20040060873A (en) | Method of manufacturing a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |